JP2006191013A - 薄膜トランジスタ基板、その製造方法及び液晶表示装置 - Google Patents
薄膜トランジスタ基板、その製造方法及び液晶表示装置 Download PDFInfo
- Publication number
- JP2006191013A JP2006191013A JP2005355648A JP2005355648A JP2006191013A JP 2006191013 A JP2006191013 A JP 2006191013A JP 2005355648 A JP2005355648 A JP 2005355648A JP 2005355648 A JP2005355648 A JP 2005355648A JP 2006191013 A JP2006191013 A JP 2006191013A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film transistor
- aluminum
- transistor substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
- A61B17/50—Instruments, other than pincettes or toothpicks, for removing foreign bodies from the human body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
【課題】
本発明は、アルミ二ウム配線で発生するヒールロックを減少させる、薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】
本発明による薄膜トランジスタ基板は、下部アルミ二ウム層と、前記下部アルミ二ウム層の上に形成されている窒化アルミ二ウム層と、前記窒化アルミ二ウム層の上に形成されている上部アルミ二ウム層を含むことを特徴とする。
【選択図】図１
本発明は、アルミ二ウム配線で発生するヒールロックを減少させる、薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】
本発明による薄膜トランジスタ基板は、下部アルミ二ウム層と、前記下部アルミ二ウム層の上に形成されている窒化アルミ二ウム層と、前記窒化アルミ二ウム層の上に形成されている上部アルミ二ウム層を含むことを特徴とする。
【選択図】図１
Description
本発明は、薄膜トランジスタ基板、その製造方法及び液晶表示装置に関し、さらに詳細にはアルミ二ウム層間に形成された窒化アルミ二ウム層を含む薄膜トランジスタ基板、その製造方法及び液晶表示装置に関する。
液晶表示装置は、薄膜トランジスタ基板とカラーフィルター基板との間に液晶が注入されている液晶パネルを含む。液晶パネルは非発光素子であるため、薄膜トランジスタ基板後面には光を供給するためのバックライトユニットが位置している。バックライトから照射された光は、液晶の配列状態により透過量が調整される。
最近の液晶表示装置では、画面の大面積化、高解像度及び高開口率が要求されている。これに応じて、薄膜トランジスタ基板に形成される配線（ゲート配線、データ配線）が長くなる反面、その幅は縮小されている。このような傾向により、配線材料の比抵抗が高い場合、ＲＣ遅延が発生し、画質が歪曲される問題が深刻化されている。
最近の液晶表示装置では、画面の大面積化、高解像度及び高開口率が要求されている。これに応じて、薄膜トランジスタ基板に形成される配線（ゲート配線、データ配線）が長くなる反面、その幅は縮小されている。このような傾向により、配線材料の比抵抗が高い場合、ＲＣ遅延が発生し、画質が歪曲される問題が深刻化されている。
今までの配線材料として使われたクロム（Ｃｒ）、モリブデン−タングステン合金（ＭｏＷ）等の金属は、１０μΩ／ｃｍ以上の高い比抵抗を有するため、２０インチ以上の液晶表示装置に適用することは困難である。よって、比抵抗がより小さい配線材料の使用が要求されている。
比抵抗が低い金属としては銀、銅、アルミ二ウムなどがある。なかでも銀、銅は、ガラス基板との接着性が顕著に低い。特に銅は非晶質シリコン内に侵入して、素子を壊したり、逆にシリコンが銅内に侵入して、比抵抗値を低下させる問題がある。
比抵抗が低い金属としては銀、銅、アルミ二ウムなどがある。なかでも銀、銅は、ガラス基板との接着性が顕著に低い。特に銅は非晶質シリコン内に侵入して、素子を壊したり、逆にシリコンが銅内に侵入して、比抵抗値を低下させる問題がある。
このような銀及び銅の短所により、現在最も一般的に使われている配線物質は、アルミ二ウムである。アルミ二ウムは比抵抗が３μΩ／ｃｍ程度と非常に低く、配線形成工程が容易であり、また低価格という長所がある。
しかし、アルミ二ウムの短所は、ヒールロック（ｈｉｌｌｏｃｋ）が発生して、配線間の短絡を誘発することである。例えば、ゲート配線で発生したヒールロックはゲート絶縁膜を突き抜けて、上部のデータ配線と接触して配線間の短絡を誘発する。（たとえば、特許文献１参照）
このようなヒールロックによる問題点は、低抵抗化にむけてアルミ二ウム配線がより厚膜になると、より一層深刻になる。
特開平０５−３１５３２９号
しかし、アルミ二ウムの短所は、ヒールロック（ｈｉｌｌｏｃｋ）が発生して、配線間の短絡を誘発することである。例えば、ゲート配線で発生したヒールロックはゲート絶縁膜を突き抜けて、上部のデータ配線と接触して配線間の短絡を誘発する。（たとえば、特許文献１参照）
このようなヒールロックによる問題点は、低抵抗化にむけてアルミ二ウム配線がより厚膜になると、より一層深刻になる。
本発明の目的は、ヒールロックの発生を減少させるアルミ二ウム配線を有する薄膜トランジスタ基板、この基板を備える液晶表示装置を提供することである。
本発明の他の目的は、ヒールロックの発生を減少させるアルミ二ウム配線を有する薄膜トランジスタ基板の製造方法を提供することである。
本発明の他の目的は、ヒールロックの発生を減少させるアルミ二ウム配線を有する薄膜トランジスタ基板の製造方法を提供することである。
本発明の薄膜トランジスタ基板は、下部アルミ二ウム層と、前記下部アルミ二ウム層上に形成された窒化アルミ二ウム層と、前記窒化アルミ二ウム層上に形成された上部アルミ二ウム層とを含むことを特徴とする。
また、本発明の別の薄膜トランジスタ基板は、ゲート配線とデータ配線とを含む薄膜トランジスタ基板であって、前記ゲート配線とデータ配線との少なくとも一方が、下部アルミ二ウム層、窒化アルミ二ウム層及び上部アルミ二ウム層がこの順に形成されてなることを特徴とする。
また、本発明の別の薄膜トランジスタ基板は、ゲート配線とデータ配線とを含む薄膜トランジスタ基板であって、前記ゲート配線とデータ配線との少なくとも一方が、下部アルミ二ウム層、窒化アルミ二ウム層及び上部アルミ二ウム層がこの順に形成されてなることを特徴とする。
これらの薄膜トランジスタ基板においては、前記上部アルミ二ウム層の厚さは２５００Å以下、及び／又は１５００Å以下であることが好ましい。
また、前記下部アルミ二ウム層と前記上部アルミ二ウム層との厚さの合計は、４０００Å以上であることが好ましい。
前記窒化アルミ二ウム層の厚さは、前記下部アルミ二ウム層の厚さの５％以上、及び／又は１００〜４００Åであることが好ましい。
また、前記下部アルミ二ウム層と前記上部アルミ二ウム層との厚さの合計は、４０００Å以上であることが好ましい。
前記窒化アルミ二ウム層の厚さは、前記下部アルミ二ウム層の厚さの５％以上、及び／又は１００〜４００Åであることが好ましい。
前記上部アルミ二ウム層上に形成されたモリブデン層をさらに含むことが好ましい。
前記窒化アルミ二ウム層の窒素含有量は、０．０１〜６０原子％であることが好ましい。
また、本発明の薄膜トランジスタ基板の製造方法は、
絶縁基板上に下部アルミ二ウム層を蒸着する工程と；
窒素の前駆体ガスが存在する雰囲気下で前記下部アルミ二ウム層上に窒化アルミ二ウム層を蒸着する工程と；
前記窒化アルミ二ウム層上に上部アルミ層を蒸着する工程を含むことを特徴とする。
前記窒化アルミ二ウム層の窒素含有量は、０．０１〜６０原子％であることが好ましい。
また、本発明の薄膜トランジスタ基板の製造方法は、
絶縁基板上に下部アルミ二ウム層を蒸着する工程と；
窒素の前駆体ガスが存在する雰囲気下で前記下部アルミ二ウム層上に窒化アルミ二ウム層を蒸着する工程と；
前記窒化アルミ二ウム層上に上部アルミ層を蒸着する工程を含むことを特徴とする。
この製造方法においては、前記上部アルミ二ウム層上にモリブデン層を形成する工程をさらに含むことが好ましい。
また、前記上部アルミ二ウム層、前記窒化アルミ二ウム層及び下部アルミ二ウム層の蒸着を連続的に行うことが好ましい。
さらに、前記窒化アルミ二ウム層の蒸着を、スパッタリングにより行うことが好ましい。
また、前記上部アルミ二ウム層、前記窒化アルミ二ウム層及び下部アルミ二ウム層の蒸着を連続的に行うことが好ましい。
さらに、前記窒化アルミ二ウム層の蒸着を、スパッタリングにより行うことが好ましい。
前記窒素の前駆体ガスは、窒素ガス、アンモニア、一酸化窒素、二酸化窒素からなる群から選択される少なくとも１種であるか、さらに、アルゴンと共に存在することが好ましい。
本発明の液晶表示装置は、ゲート配線とデータ配線とを含み、前記ゲート配線とデータ配線との少なくとも一方が、下部アルミ二ウム層、窒化アルミ二ウム層及び上部アルミ二ウム層がこの順に形成されてなる第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板と前記第２基板の間に位置する液晶層を含むことを特徴とする。
本発明の液晶表示装置は、ゲート配線とデータ配線とを含み、前記ゲート配線とデータ配線との少なくとも一方が、下部アルミ二ウム層、窒化アルミ二ウム層及び上部アルミ二ウム層がこの順に形成されてなる第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板と前記第２基板の間に位置する液晶層を含むことを特徴とする。
一般に、アルミ二ウム配線で発生するヒールロックの発生原因は次のようである。
薄膜トランジスタ基板の製造において、アルミ二ウム配線の形成後、絶縁膜、半導体層などがプラズマ強化化学気相蒸着（ＰＥＣＶＤ）工程によって蒸着される。ＰＥＣＶＤ工程は、高温で行われるが、この過程においてアルミ二ウムが圧縮応力を有するようになって、アルミ二ウム表面で拡散されやすい結晶粒界を通してアルミ二ウムが移動するが、絶縁膜を突き抜けて側面や上部側に移動したアルミ二ウムをヒールロックという。
薄膜トランジスタ基板の製造において、アルミ二ウム配線の形成後、絶縁膜、半導体層などがプラズマ強化化学気相蒸着（ＰＥＣＶＤ）工程によって蒸着される。ＰＥＣＶＤ工程は、高温で行われるが、この過程においてアルミ二ウムが圧縮応力を有するようになって、アルミ二ウム表面で拡散されやすい結晶粒界を通してアルミ二ウムが移動するが、絶縁膜を突き抜けて側面や上部側に移動したアルミ二ウムをヒールロックという。
本発明によれば、アルミ二ウム配線の中にアルミ二ウムの移動を防止できる窒化アルミ二ウム層を形成することにより、アルミ二ウム配線のヒールロック発生を抑制することができるアルミ二ウム配線を有する薄膜トランジスタ基板、この基板を備える液晶表示装置を提供することができる。
また、本発明の薄膜トランジスタ基板の製造方法によれば、このようなアルミニウム配線を、特異な工程を追加することなく、簡便に形成することができる。
また、本発明の薄膜トランジスタ基板の製造方法によれば、このようなアルミニウム配線を、特異な工程を追加することなく、簡便に形成することができる。
以下、本発明を、添付図を参照して説明する。
実施の形態１
図１は、本発明の第１実施例によるアルミ二ウム配線を説明するための断面図である。
図１のアルミ二ウム配線は、下部アルミ二ウム層２、窒化アルミ二ウム層３及び上部アルミ二ウム層４の３層で形成されている。配線は基板１上に形成されており、アルミ二ウム配線の上部には絶縁膜５が形成されている。
実施の形態１
図１は、本発明の第１実施例によるアルミ二ウム配線を説明するための断面図である。
図１のアルミ二ウム配線は、下部アルミ二ウム層２、窒化アルミ二ウム層３及び上部アルミ二ウム層４の３層で形成されている。配線は基板１上に形成されており、アルミ二ウム配線の上部には絶縁膜５が形成されている。
窒化アルミ二ウム層３は、下部アルミ二ウム層２の移動を防いで、ヒールロックの発生を減少させる。このために窒化アルミ二ウム層３の厚さ（ｄ２）は下部アルミ二ウム層２の厚さ（ｄ１）の５％以上であることが望ましい。一方、窒化アルミ二ウム層３の厚さ（ｄ２）は、窒化アルミ二ウム層３が絶縁層になる可能性を考慮して、下部アルミ二ウム層２の厚さ（ｄ１）の３０％以下であることが望ましい。窒化アルミ二ウム層３が絶縁層になると、下部アルミ二ウム層２と上部アルミ二ウム層４とが電気的に絶縁されて、アルミ二ウム配線の比抵抗が増加する。
具体的には、窒化アルミ二ウム層３の厚さは１００〜４００Åであることが望ましい。窒化アルミ二ウム層３において、窒素の含有量は０．０１〜６０原子％であることが望ましい。これは、下部アルミ二ウム層２の移動を適切に防止するとともに、絶縁体層ではなく、誘電体層として適切に機能させるためである。
本発明の窒化アルミ二ウム層３は、炭素や酸素のような成分をさらに含むこともできる。
本発明の窒化アルミ二ウム層３は、炭素や酸素のような成分をさらに含むこともできる。
上部アルミ二ウム層４の厚さ（ｄ４）は１５００Å以下であることが望ましい。上部アルミ二ウム層４の移動は絶縁膜５を突き抜けるヒールロックになる可能性があるが、上部アルミ二ウム層４の厚さ（ｄ４）が１５００Å以下で比較的小さいと、短絡を誘発する水準のヒールロックは発生しない。
下部アルミ二ウム層２と上部アルミ二ウム層３を合わせたアルミ二ウム層の厚さの合計（ｄ１+ｄ３）は、４０００Å以上であることが望ましい。これは大面積、高解像度の要求を満足させる低抵抗配線を作るためである。一方、アルミ二ウム層の厚さが４０００Å以下の場合、モリブデン層と同じ金属層でアルミ二ウム層をキャッピング（ｃａｐｐｉｎｇ）という方法でヒールロックを防止することができる。
下部アルミ二ウム層２と上部アルミ二ウム層３を合わせたアルミ二ウム層の厚さの合計（ｄ１+ｄ３）は、４０００Å以上であることが望ましい。これは大面積、高解像度の要求を満足させる低抵抗配線を作るためである。一方、アルミ二ウム層の厚さが４０００Å以下の場合、モリブデン層と同じ金属層でアルミ二ウム層をキャッピング（ｃａｐｐｉｎｇ）という方法でヒールロックを防止することができる。
実施の形態２
図２は、本発明の第２の実施形態によるアルミ二ウム配線を説明するための断面図である。
ここでは、上部アルミ二ウム層４の上にモリブデン層６がさらに形成されている。下部アルミ二ウム層２の厚さ（ｄ４）と窒化アルミ二ウム層３の厚さ（ｄ５）との関係と、窒化アルミ二ウム層３の形成は実施の形態１と同一である。
図２は、本発明の第２の実施形態によるアルミ二ウム配線を説明するための断面図である。
ここでは、上部アルミ二ウム層４の上にモリブデン層６がさらに形成されている。下部アルミ二ウム層２の厚さ（ｄ４）と窒化アルミ二ウム層３の厚さ（ｄ５）との関係と、窒化アルミ二ウム層３の形成は実施の形態１と同一である。
上部アルミ二ウム層４の厚さ（ｄ６）は、実施の形態１よりさらに厚くなってもよく、これは上部アルミ二ウム層４をモリブデン層６がキャッピングしていて、上部アルミ二ウム層４の移動を防止するためである。但し、上部アルミ二ウム層４の厚さ（ｄ６）があまり大きい場合、モリブデン層６が上部アルミ二ウム層４の移動を適切に防止することができないため、上部アルミ二ウム層４の厚さ（ｄ６）は２５００Å以下であることが望ましい。
この実施形態でも、下部アルミ二ウム層２と上部アルミ二ウム層４とを合わせたアルミ二ウム層の厚さ（ｄ４+ｄ６）は、４０００Å以上であることが望ましい。
モリブデン層６の厚さ（ｄ７）は、３００〜５００Åで形成することができる。また、ここでのモリブデン層６の代わりに、モリブデン合金層、ニッケル層、クロム層、チタニウム層を使用することも可能である。モリブデン層６は、上部アルミ二ウム層４の移動を防止し、かつ、透明伝導膜との接触抵抗が低いという長所を有する。配線は、その後の画素電極などとの連結のため、ＩＴＯ、ＩＺＯのような透明伝導膜と接する。アルミ二ウムは透明伝導膜との接触抵抗が不良であるため、信号伝達に問題が発生する。その反面、実施形態２のようにモリブデン層６を配線の上部に形成すると、透明伝導膜はモリブデン層６と接触するようになり、信号伝達問題は解消される。
モリブデン層６の厚さ（ｄ７）は、３００〜５００Åで形成することができる。また、ここでのモリブデン層６の代わりに、モリブデン合金層、ニッケル層、クロム層、チタニウム層を使用することも可能である。モリブデン層６は、上部アルミ二ウム層４の移動を防止し、かつ、透明伝導膜との接触抵抗が低いという長所を有する。配線は、その後の画素電極などとの連結のため、ＩＴＯ、ＩＺＯのような透明伝導膜と接する。アルミ二ウムは透明伝導膜との接触抵抗が不良であるため、信号伝達に問題が発生する。その反面、実施形態２のようにモリブデン層６を配線の上部に形成すると、透明伝導膜はモリブデン層６と接触するようになり、信号伝達問題は解消される。
以上のような本発明の実施形態によるアルミ二ウム配線は、種々変形される。例えば、アルミ二ウム層と窒化アルミ二ウム層とが互いに反復しながら４重層以上で形成されてもよい。
実施の形態３（実施の形態１のアルミ二ウム配線の形成方法）
まず、基板１上に下部アルミ二ウム層２を形成する。下部アルミ二ウム層２はスパッタリング法で形成することができる。
実施の形態３（実施の形態１のアルミ二ウム配線の形成方法）
まず、基板１上に下部アルミ二ウム層２を形成する。下部アルミ二ウム層２はスパッタリング法で形成することができる。
スパッタリング法では、高電圧が印加されるアルミ二ウムで形成されたターゲット電極が設置されたチャンバー内にアルゴンガスを注入してプラズマ放電を起こす。プラズマ放電により、励気されたアルゴン両イオンがターゲット電極でアルミ二ウム原子をはじき出し、このアルミ二ウム原子が基板素材表面で相互結合して、薄膜状に形成される。
所望の厚さで下部アルミ二ウム層２が形成されると、チャンバーに窒素ソースガスを導入して、窒素雰囲気下で窒化アルミ二ウム層３を形成する。窒素ソースガスとしては、窒素ガス（Ｎ2）、アンモニア（ＮＨ4）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2）等がある。この窒素ソースガス中、少なくとも1種以上をチャンバー内に導入すると、窒素がアルミ二ウムと共に蒸着され、窒化アルミ二ウム層３が形成される。
所望の厚さで下部アルミ二ウム層２が形成されると、チャンバーに窒素ソースガスを導入して、窒素雰囲気下で窒化アルミ二ウム層３を形成する。窒素ソースガスとしては、窒素ガス（Ｎ2）、アンモニア（ＮＨ4）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2）等がある。この窒素ソースガス中、少なくとも1種以上をチャンバー内に導入すると、窒素がアルミ二ウムと共に蒸着され、窒化アルミ二ウム層３が形成される。
窒化アルミ二ウム層３が所望の厚さで形成されると、窒素ソースガスの注入を停止して、上部アルミ二ウム層４を蒸着する。必要に応じてチャンバー内に残存する窒素ソースガスを除去する別途の工程を行ってもよい。
以上の工程は、同一チャンバー内で連続的に形成されるため、追加の工程を要しない。
窒化アルミ二ウム層３はチャンバー内に窒素ソースガスのみを導入する比較的に簡単な方法で形成される。
以上の工程は、同一チャンバー内で連続的に形成されるため、追加の工程を要しない。
窒化アルミ二ウム層３はチャンバー内に窒素ソースガスのみを導入する比較的に簡単な方法で形成される。
以後パターニングによって、所望の形状のアルミ二ウム配線を形成して、上部に絶縁膜５を形成する。絶縁膜５形成の工程で、アルミ二ウム配線に高温が加えられても下部アルミ二ウム層２の移動を窒化アルミ二ウム層３が防止するので、ヒールラックを有効に防止することができる。
以下に、本発明による薄膜トランジスタ基板とその製造方法を図面に基づいて説明する。
以下に、本発明による薄膜トランジスタ基板とその製造方法を図面に基づいて説明する。
実施例１
図３は、本発明の実施例１による薄膜トランジスタ基板の平面図であり、図４は、図３に図示した薄膜トランジスタ基板のＩＶ-ＩＶ線断面図である。また、図５〜図８は本発明の実施例１による薄膜トランジスタ基板の製造工程を示す断面図である。
基板素材１０の上にゲート配線２２、２４、２６が形成されている。ここでゲート配線２２、２４、２６は、各々下部アルミ二ウム層２２１、２４１、２６１、窒化アルミ二ウム層２２２、２４２、２６２、上部アルミ二ウム層２２３、２４３、２６３、モリブデン層２２４、２４４、２６４の４層で形成されている。
図３は、本発明の実施例１による薄膜トランジスタ基板の平面図であり、図４は、図３に図示した薄膜トランジスタ基板のＩＶ-ＩＶ線断面図である。また、図５〜図８は本発明の実施例１による薄膜トランジスタ基板の製造工程を示す断面図である。
基板素材１０の上にゲート配線２２、２４、２６が形成されている。ここでゲート配線２２、２４、２６は、各々下部アルミ二ウム層２２１、２４１、２６１、窒化アルミ二ウム層２２２、２４２、２６２、上部アルミ二ウム層２２３、２４３、２６３、モリブデン層２２４、２４４、２６４の４層で形成されている。
ゲート配線２２、２６は、横方向に伸張されているゲート線２２及びゲート線２２に接続されている薄膜トランジスタのゲート電極２６を含む。ここでゲート線２２の一側の端部２４は、外部回路との接続のために幅が拡張されている。
基板素材１０の上には窒化ケイ素（ＳｉＮｘ）などで形成されたゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
基板素材１０の上には窒化ケイ素（ＳｉＮｘ）などで形成されたゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
ゲート電極２４のゲート絶縁膜３０上には非晶質ケイ素などの半導体で形成された半導体層４０が構成されており、半導体層４０の上にはシリサイドまたはｎ型不純物が高濃度でドーピングされているｎ+水素化非晶質ケイ素などの物質で構成された抵抗性接触層５５、５６が各々形成されている。
抵抗性接触層５５、５６及びゲート絶縁膜３０の上には、第１データ金属層６５１、６６１、６８１及び第２データ金属層６５２、６６２、６８２の２重層で形成されているデータ配線６５、６６、６８が構成されている。データ配線６５、６６、６８も下部アルミ二ウム層６５１、６６１、６８１、窒化アルミ二ウム層６５２、６６２、６８２、上部アルミ二ウム層６５３、６６３、６８３、モリブデン層６５４、６６４、６８４の４層で形成されている。
抵抗性接触層５５、５６及びゲート絶縁膜３０の上には、第１データ金属層６５１、６６１、６８１及び第２データ金属層６５２、６６２、６８２の２重層で形成されているデータ配線６５、６６、６８が構成されている。データ配線６５、６６、６８も下部アルミ二ウム層６５１、６６１、６８１、窒化アルミ二ウム層６５２、６６２、６８２、上部アルミ二ウム層６５３、６６３、６８３、モリブデン層６５４、６６４、６８４の４層で形成されている。
データ線６２も、図示していないがデータ配線６５、６６、６８と共に４層である。
データ配線６２、６５、６６は、縦方向で形成されて、ゲート線２２と交差して、画素を定義するデータ線６２、データ線６２の分枝であり、抵抗性接触層５５の上部まで延びているソース電極６５、ソース電極６５と分離しており、ゲート電極２６を中心として、ソース電極６５の反対側の抵抗性接触層５６上部に形成されているドレイン電極６６を含む。この時、データ線６２の一側の端部６８は、外部回路との接続のため、幅が拡張されている。
データ配線６２、６５、６６は、縦方向で形成されて、ゲート線２２と交差して、画素を定義するデータ線６２、データ線６２の分枝であり、抵抗性接触層５５の上部まで延びているソース電極６５、ソース電極６５と分離しており、ゲート電極２６を中心として、ソース電極６５の反対側の抵抗性接触層５６上部に形成されているドレイン電極６６を含む。この時、データ線６２の一側の端部６８は、外部回路との接続のため、幅が拡張されている。
データ配線６２、６５、６６、６８及びそれらが覆っていない半導体層４０の上部には、窒化ケイ素（ＳｉＮｘ）、ＰＥＣＶＤ（ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法により蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜、またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）、及びアクリル界有機絶縁膜などで形成された保護膜７０が形成されている。ＰＥＣＶＤ方法により蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）とは誘電常数が４以下（誘電常数は２〜４の間の値を有する。）で、誘電率が非常に低い。従って、厚さが薄くても寄生容量問題が発生しない。
また、他の膜との接着性及びステップカバレッジが優れている。さらに、無機質ＣＶＤ膜であるため、耐熱性が有機絶縁膜に比べて優れる。また、ＰＥＣＶＤ方法により蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｃ：Ｆ膜（低誘電率ＣＶＤ膜）とは、蒸着速度やエッチング速度が窒化ケイ素膜に比べて、４〜１０倍早いため、工程時間面でも非常に有利である。
保護膜７０にはドレイン電極６６及びデータ線の端部６８を各々示すコンタクトホール７６、７８が形成されており、ゲート絶縁膜３０と共にゲート線の端部２４を示すコンタクトホール７４が形成されている。
保護膜７０の上にはコンタクトホール７６を通して、ドレイン電極６６と電気的に連結されており、画素領域に位置する画素電極８２が形成されている。また、保護膜７０の上にはコンタクトホール７４、７８を通して、各々ゲート線の端部２４及びデータ線の端部６８と連結されている接触補助部材８６、８８が形成されている。
保護膜７０の上にはコンタクトホール７６を通して、ドレイン電極６６と電気的に連結されており、画素領域に位置する画素電極８２が形成されている。また、保護膜７０の上にはコンタクトホール７４、７８を通して、各々ゲート線の端部２４及びデータ線の端部６８と連結されている接触補助部材８６、８８が形成されている。
ここで、画素電極８２と接触補助部材８６、８８とは、ＩＴＯまたはＩＺＯなどの透明伝導膜で形成されている。即ちドレイン電極６６はモリブデン層６６４を通して、画素電極８２と接触するようになる。
ここで、画素電極８２は図３及び図４で示したように、ゲート線２２と重なり、維持蓄電器をなし、維持容量が不足する場合には、ゲート配線２２、２４、２６と同一層に維持容量用配線を追加することもできる。
ここで、画素電極８２は図３及び図４で示したように、ゲート線２２と重なり、維持蓄電器をなし、維持容量が不足する場合には、ゲート配線２２、２４、２６と同一層に維持容量用配線を追加することもできる。
また、画素電極８２はデータ線６２とも重なるように形成して、開口率を極大化することができる。このように開口率を極大化するために、画素電極８２をデータ線６２と重なるように形成しても、保護膜７０の低誘電率ＣＶＤ膜などで形成すると、これらの間から生じる寄生容量を、問題にならないほど小さく維持することができる。
この実施例の薄膜トランジスタ基板の製造方法は以下の通りである。
この実施例の薄膜トランジスタ基板の製造方法は以下の通りである。
まず、図５に図示したように、基板素材１０の上に下部アルミ二ウム層２２１、２４１、２６１、窒化アルミ二ウム層２２２、２４２、２６２、上部アルミ二ウム層２２３、２４３、２６３、モリブデン層２２４、２４４、２６４の４層で構成されたゲート金属層を蒸着し、マスクを利用したフォトエッチング工程でパターニングして、ゲート線２２及びゲート電極２６を含んで横方向に伸張されているゲート配線２２、２４、２６を形成する。
次に、図６に図示したように、窒化ケイ素で形成されたゲート絶縁膜３０、非晶質ケイ素で形成された半導体層４０、ドーピングされた非晶質ケイ素層５０の３重膜を連続積層し、半導体層４０とドーピングされた非晶質ケイ素層５０をフォトエッチングして、ゲート電極２４上のゲート絶縁膜３０の上に島形の半導体層４０と抵抗性接触層５０とを形成する。
次に、図７に図示したように、下部アルミ二ウム層６２１、６５１、６６１、窒化アルミ二ウム層６２２、６５２、６６２、上部アルミ二ウム層６２３、６５３、６６３、モリブデン層６２４、６５４、６６４、マスクを利用したフォトエッチング工程にパターニングして、ゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６上まで延びているソース電極６５、及びソース電極６５と分離されてゲート電極２６を中心にソース電極６５と対向するドレイン電極６６を含むデータ配線を形成する。
続いて、データ配線６２、６５、６６、６８で覆わないドーピングされた非晶質ケイ素層パターン５０をエッチングしてゲート電極２６を中心に両側に分離させる一方、両側のドーピングされた非晶質ケイ素層５５、５６の間の半導体層パターン４０を露出させる。その後に、露出された半導体層４０の表面を安定化させるために酸素プラズマを実施することが望ましい。
次に、図８で示したように、窒化ケイ素膜、ａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法により形成したり、有機絶縁膜を塗布して、保護膜７０を形成する。
続いて、フォトエッチング工程にゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート線の端部２４、ドレイン電極６６及びデータ線の端部６８を表すコンタクトホール７４、７６、７８を形成する。
続いて、フォトエッチング工程にゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート線の端部２４、ドレイン電極６６及びデータ線の端部６８を表すコンタクトホール７４、７６、７８を形成する。
次に、図３及び図４に図示した通り、ＩＴＯまたはＩＺＯ膜を蒸着及びフォトエッチングし、コンタクトホール７６を通してドレイン電極６６と連結される画素電極８２と、コンタクトホール７４、７８を通してゲート線の端部２４及びデータ線の端部６８と各々連結される接触補助部材８６、８８を各々形成する。ＩＴＯまたはＩＺＯを積層する前の予熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程で使用する気体は窒素であることが望ましい。
以上の第１実施例は薄膜トランジスタ基板の製造において、マスクを５枚使用した。
実施例２
図９は本発明の第２実施例による薄膜トランジスタ基板の平面図であり、図１０は図９のＸ-Ｘ線断面図、図１１は図９のＸＩ-ＸＩ線断面図である。また、図１２ａ〜図１９ｂは、本発明の実施例２による薄膜トランジスタ基板の製造過程を示す断面図である。
実施例２
図９は本発明の第２実施例による薄膜トランジスタ基板の平面図であり、図１０は図９のＸ-Ｘ線断面図、図１１は図９のＸＩ-ＸＩ線断面図である。また、図１２ａ〜図１９ｂは、本発明の実施例２による薄膜トランジスタ基板の製造過程を示す断面図である。
基板素材１０の上には、実施例１と同じように、下部アルミ二ウム層２２１、２４１、２６１、窒化アルミ二ウム層２２２、２４２、２６２、上部アルミ二ウム層２２３、２４３、２６３、モリブデン層２２４、２４４、２６４によって構成されるゲート配線２２、２４、２６が形成されている。
また、基板素材１０の上には、ゲート線２２と平行するように維持電極線２８が形成されている。維持電極線２８もゲート配線２２、２４、２６のように４層になっている。
また、基板素材１０の上には、ゲート線２２と平行するように維持電極線２８が形成されている。維持電極線２８もゲート配線２２、２４、２６のように４層になっている。
維持電極線２８は、後述する画素電極８２と連結された維持蓄電器用導電体６４と重なり、画素の電荷保存能力を向上させる維持蓄電器をなし、後述する画素電極８２とゲート線２２の重複で発生する維持容量が充分な場合、形成しなくてもよい。維持電極線２８には、通常、上部基板の共通電極と同じ電圧が印加される。
ゲート配線２２、２４、２６及び維持電極線２８の上には窒化ケイ素（ＳｉＮｘ）などで構成されたゲート絶縁膜３０が形成されて、ゲート配線２２、２４、２６及び維持電極線２８を覆っている。
ゲート配線２２、２４、２６及び維持電極線２８の上には窒化ケイ素（ＳｉＮｘ）などで構成されたゲート絶縁膜３０が形成されて、ゲート配線２２、２４、２６及び維持電極線２８を覆っている。
ゲート絶縁膜３０の上には水素化非晶質ケイ素（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）などの半導体で構成された半導体パターン４２、４８が形成されており、半導体パターン４２、４８の上にはリン（Ｐ）などのｎ型不純物が高濃度でドーピングされている非晶質ケイ素などで構成された抵抗性接触層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）パターンまたは中間層パターン５５、５６、５８が形成されている。
抵抗性接触層パターン５５、５６、５８の上には、下部アルミ二ウム層６２１、６４１、６５１、６６１、６８１、窒化アルミ二ウム層６２２、６４２、６５２、６６２、６８２、上部アルミ二ウム層６２３、６４３、６５３、６６３、６８３、モリブデン層６２４、６４４、６５４、６６４、６８４の４層で構成されたデータ配線６２、６４、６５、６６、６８が形成されている。データ配線は縦方向で形成されており、データ線６２の一側の端部に連結され、外部からの画像信号の印加を受信するデータ線の端部６８を有するデータ線６２、データ線６２の分枝である薄膜トランジスタのソース電極６５で形成されたデータ線部６２、６８、６５を含み、またデータ線部６２、６８、６５と分離されて、ゲート電極２６または薄膜トランジスタのチャンネル部（Ｅ）に対してソース電極６５の反対の側に位置する薄膜トランジスタのドレイン電極６６と維持電極線２８の上に位置している維持蓄電器用導電体６４も含む。維持電極線２８を形成しない場合、維持蓄電器用導電体６４も形成しない。
接触層パターン５５、５６、５８は、その下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を下げる役割を果たし、データ配線６２、６４、６５、６６、６８と完全に同じ形態を有する。即ち、データ線部の中間層パターン５５はデータ線部６２、６８、６５と同一で、ドレイン電極用の中間層パターン５６はドレイン電極６６と同一で、維持蓄電器用の中間層パターン５８は維持蓄電器用導電体６４と同一である。
一方、半導体パターン４２、４８は薄膜トランジスタのチャンネル部（Ｃ）を除くと、データ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同形である。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体６４及び維持蓄電器用接触層パターン５８は同形だが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残り部分と少々異なる。即ち、薄膜トランジスタのチャンネル部（Ｃ）でデータ線部６２、６８、６５、特にソース電極６５とドレイン電極６６が分離されていて、データ線部中間層５５とドレイン電極用接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン４２は、ここで切れずに接続され、薄膜トランジスタのチャンネルを形成する。
データ配線６２、６４、６５、６６、６８の上には窒化ケイ素またはＰＥＣＶＤ法により、蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）、または有機絶縁膜で形成された保護膜７０が形成されている。保護膜７０はドレイン電極６６、データ線の端部６８及び維持蓄電器用導電体６４を出すコンタクトホール７６、７８、７２を有し、またゲート絶縁膜３０と共にゲート線の端部２４を出すコンタクトホール７４を有している。
保護膜７０の上には薄膜トランジスタから画像信号を受信して、上板の電極と共に電気場を形成する画素電極８２が形成されている。画素電極８２はＩＴＯまたはＩＺＯなどの透明伝導物質で形成され、コンタクトホール７６を通して、ドレイン電極６６と物理的／電気的に連結され、画像信号を受信する。
また、画素電極８２は、隣りのゲート線２２及びデータ線６２と重なり、開口率を高めているが、必ずしも重ならなくてもよい。また、画素電極８２は、コンタクトホール７２を通して、維持蓄電器用導電体６４とも接続され、導電体パターン６４で画像信号を伝達する。
また、画素電極８２は、隣りのゲート線２２及びデータ線６２と重なり、開口率を高めているが、必ずしも重ならなくてもよい。また、画素電極８２は、コンタクトホール７２を通して、維持蓄電器用導電体６４とも接続され、導電体パターン６４で画像信号を伝達する。
一方、ゲート線の端部２４及びデータ線の端部６８の上には、コンタクトホール７４、７８を通して各々これらと連結される接触補助部材８６、８８が形成されている。この接触補助部材８６、８８は、端部２４、６８と外部回路装置との接着性を補完してゲート線及びデータ線各々の端部２４、６８を保護する役割を果たし、透明伝導膜で形成されている。
以下に、この薄膜トランジスタ基板の製造方法を説明する。
図１２ａ及び図１２ｂのように実施例１と同一に下部アルミ二ウム層２２１、２４１、２６１、２８１、窒化アルミ二ウム層２２２、２４２、２６２、２８２、上部アルミ二ウム層２２３、２４３、２６３、２８３、モリブデン層２２４、２４４、２６４、２８４、フォトエッチングしてゲート線２２、ゲート電極２６を含むゲート配線と維持電極線２８を形成する。この時、外部回路と接続されるゲート線２２の一側の端部２４は幅が拡張されている。
図１２ａ及び図１２ｂのように実施例１と同一に下部アルミ二ウム層２２１、２４１、２６１、２８１、窒化アルミ二ウム層２２２、２４２、２６２、２８２、上部アルミ二ウム層２２３、２４３、２６３、２８３、モリブデン層２２４、２４４、２６４、２８４、フォトエッチングしてゲート線２２、ゲート電極２６を含むゲート配線と維持電極線２８を形成する。この時、外部回路と接続されるゲート線２２の一側の端部２４は幅が拡張されている。
次に、図１３ａ及び１３ｂに示した通ように、窒化ケイ素で形成されたゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して、各々１、５００Å〜５、０００Å、５００Å〜２、０００Å、３００Å〜６００Åの厚さで連続蒸着し、続いてデータ配線を形成するため、下部アルミ二ウム層６０１、窒化アルミ二ウム層３０２、上部アルミ二ウム層６０３、モリブデン層６０４の４中層で形成された導電体層６０を形成した後、その上に感光膜１１０を１μｍ〜２μｍの厚さで塗布する。
その後、マスクを通し、感光膜１１０に光を照射した後に現像して、図１３ａ及び１３ｂに図示した通り、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４の中で薄膜トランジスタのチャンネル部（Ｃ）、即ちソース電極６５とドレイン電極６６の間に位置した第１部分１１４は、データ配線部（Ａ）、即ちデータ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より厚さが小さくなるようにして、その他の部分（Ｂ）の感光膜は全て除去する。
この時、チャンネル部（Ｃ）に残っている感光膜１１４の厚さとデータ配線部（Ａ）に残っている感光膜１１２の厚さの比は、後述する食刻工程においての工程条件に応じて異なり、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下にすることが望ましい。例えば、４、０００Å以下であることがよい。
このように、位置により感光膜の厚さに差を付ける方法として、種々の方法がある。例えばａ、Ａ領域の光透過量を調節するために、主として、スリット、または格子形態のパターンを形成するか、半透明膜を用いる方法が挙げられる。
このように、位置により感光膜の厚さに差を付ける方法として、種々の方法がある。例えばａ、Ａ領域の光透過量を調節するために、主として、スリット、または格子形態のパターンを形成するか、半透明膜を用いる方法が挙げられる。
この時、スリットの間に位置したパターンの線幅、またはパターンの間の間隔、即ちスリットの幅は、露光時に使用する露光器の分解能より小さい方が望ましい。半透明膜を利用する場合には、マスクを製作する時、透過率を調節するために他の透過率を有する薄膜を利用したり、厚さが異なる薄膜を利用することができる。
このようなマスクを通し、感光膜に光を照射すると、光に直接露出する部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため、高分子は完全分解されない状態であり、遮光膜で遮った部分では高分子がほとんど分解されない。続いて、感光膜を現像すると、高分子が分解されない部分だけ残って、光が少なく照射された中央の部分には光に全く照射されない部分より薄い厚さの感光膜が残こる。この時、露光時間を長くすると、すべての高分子が分解されるため、そうならないようにしなければならない。
このようなマスクを通し、感光膜に光を照射すると、光に直接露出する部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため、高分子は完全分解されない状態であり、遮光膜で遮った部分では高分子がほとんど分解されない。続いて、感光膜を現像すると、高分子が分解されない部分だけ残って、光が少なく照射された中央の部分には光に全く照射されない部分より薄い厚さの感光膜が残こる。この時、露光時間を長くすると、すべての高分子が分解されるため、そうならないようにしなければならない。
このような薄い厚さの感光膜１１４は、リフローが可能な物質で形成された感光膜を利用して、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後の現象と、リフローさせて感光膜が残留しない部分に感光膜の一部を流すことによって形成することもできる。
続いて、感光膜パターン１１４及びその下部の膜、即ち導電体層６０、中間層５０及び半導体層４０に対するエッチングを行う。この時、データ配線部（Ａ）にはデータ配線及びその下部の膜がそのまま残り、チャンネル部（Ｃ）には半導体層のみ残し、その他の部分（Ｂ）には上の導電体層６０、中間層５０及び半導体層４０が全て除去されて、ゲート絶縁膜３０が露出する。
続いて、感光膜パターン１１４及びその下部の膜、即ち導電体層６０、中間層５０及び半導体層４０に対するエッチングを行う。この時、データ配線部（Ａ）にはデータ配線及びその下部の膜がそのまま残り、チャンネル部（Ｃ）には半導体層のみ残し、その他の部分（Ｂ）には上の導電体層６０、中間層５０及び半導体層４０が全て除去されて、ゲート絶縁膜３０が露出する。
図１４ａ及び１４ｂに図示したように、その他の部分（Ｂ）で露出している導電体層６０を除去して、その下部の中間層５０を露出させる。この工程では乾式エッチングまたは湿式エッチング方法のいずれをも使用することができる。この時に導電体層６０はエッチングされ、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うことが好ましい。
しかし、乾式エッチングの場合、導電体層６０だけがエッチングされ、感光膜パターン１１２、１１４はエッチングされない条件を探すことが難しいため、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うことができる。この場合には湿式エッチングの場合より、第１部分１１４の厚さを厚くして、その過程で第１部分１１４が除去されて、下部の導電体層６０を露出させないようにする。
このようにすると、図１５ａ及び図１５ｂに図示したように、チャンネル部（Ｃ）及びデータ配線部（Ａ）の導電体層、即ちソース／ドレイン用導電体パターン６７と維持蓄電器用導電体６４だけ残って、その他の部分（Ｂ）の導電体層６０は全て除去されて、その下部の中間層５０が出る。この時、残った導電体パターン６７、６４は、ソース及びドレイン電極６５、６６が分離されず連結されていることを除いてデータ配線６２、６４、６５、６６、６８の形態と同一である。また乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さでエッチングされる。
続いて、図１６ａ及び１６ｂに図示したように、その他の部分（Ｂ）の露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチングで同時に除去する。この時のエッチングは、感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層と中間層はエッチング選択性がほとんどない）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行うことが好ましく、特に感光膜パターン１１２、１１４と半導体層４０に対するエッチング比がほとんど同じ条件でエッチングすることが望ましい。例えば、ＳＦ6とＨＣＩの混合気体、またはＳＦ6とＯ2の混合気体を使用すると、ほとんど同じ厚さで二つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同じ場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合わせたのと同一または、それより小さくなければならない。
このようにすると、図１６ａ及び１６ｂに図示したように、チャンネル部（Ｃ）の第１部分１１４が除去されて、ソース／ドレイン用導電体パターン６７が現れ、その他の部分（Ｂ）の中間層５０及び半導体層４０が除去されて、その下部のゲート絶縁膜３０が出す。
一方、データ配線部（Ｃ）の第２部分１１２もエッチングされるため、厚さが薄くなる。また、この工程で半導体パターン４２、４８が完成される。符号５７と５８は各々ソース／ドレイン用導電体パターン６７下部の中間層パターンと維持蓄電器用導電体６４下部の中間層パターンを示す。
一方、データ配線部（Ｃ）の第２部分１１２もエッチングされるため、厚さが薄くなる。また、この工程で半導体パターン４２、４８が完成される。符号５７と５８は各々ソース／ドレイン用導電体パターン６７下部の中間層パターンと維持蓄電器用導電体６４下部の中間層パターンを示す。
続いて、アッシングによって、チャンネル部（Ｃ）のソース／ドレイン用導電体パターン６７表面に残っている感光膜のカスを除去する。
次に、図１７ａ及び１７ｂに図示した通り、チャンネル部（Ｃ）のソース／ドレイン用導電体パターン６７及びその下部のソース／ドレイン用中間層パターン５７をエッチングして除去する。この時、エッチングは、ソース／ドレイン用導電体パターン６７と中間層パターン５７全てに対し乾式エッチングのみで行うこともでき、ソース／ドレイン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５７に対しては乾式エッチングで行うこともできる。
次に、図１７ａ及び１７ｂに図示した通り、チャンネル部（Ｃ）のソース／ドレイン用導電体パターン６７及びその下部のソース／ドレイン用中間層パターン５７をエッチングして除去する。この時、エッチングは、ソース／ドレイン用導電体パターン６７と中間層パターン５７全てに対し乾式エッチングのみで行うこともでき、ソース／ドレイン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５７に対しては乾式エッチングで行うこともできる。
前者の場合、ソース／ドレイン用導電体パターン６７と中間層パターン５７のエッチング選択比が大きい条件下でエッチングすることが望ましい。これはエッチング選択比が大きくない場合、エッチング終点を探し難いため、チャンネル部（Ｃ）に残る半導体パターン４２の厚さを調節することが容易ではないからである。
湿式エッチングと乾式エッチングを交互に行う後者の場合には、湿式エッチングされるソース／ドレイン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７は、ほとんどエッチングされないため、階段形状に構成される。中間層パターン５７及び半導体パターン４２をエッチングする時に使用するエッチャントしては、ＣＦ4とＨＣ１の混合気体，またはＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を使用すると、均一な厚さで半導体パターン４２を残せる。
湿式エッチングと乾式エッチングを交互に行う後者の場合には、湿式エッチングされるソース／ドレイン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７は、ほとんどエッチングされないため、階段形状に構成される。中間層パターン５７及び半導体パターン４２をエッチングする時に使用するエッチャントしては、ＣＦ4とＨＣ１の混合気体，またはＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を使用すると、均一な厚さで半導体パターン４２を残せる。
この時、図１６ｂに示したように、半導体パターン４２の一部が除去されて、厚さが小さくなる可能性もあり、感光膜パターンの第２部分１１２も、この時ある程度の厚さでエッチングされる。この時のエッチングは、ゲート絶縁膜３０がエッチングされない条件で行うことが好ましく、第２部分１１２が食刻されてその下部のデータ配線６２、６４、６５、６６、６８が出ることがないように感光膜パターンが厚いことが望ましい。
このようにすると、ソース電極６５とドレイン電極６６が分離しながら、データ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８が完成される。
最後にデータ配線部（Ａ）に残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部（Ｃ）ソース／ドレイン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に行われることもできる。
最後にデータ配線部（Ａ）に残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部（Ｃ）ソース／ドレイン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に行われることもできる。
前記の説明のように、湿式エッチングと乾式エッチングを交互にするか、乾式エッチングのみを使用することができる。後者の場合には、一種類のエッチングのみを使用することで工程を比較的簡便にすることができるが、適切なエッチング条件を探すことが難しい。反面、前者の場合には比較的にエッチング条件を探し易いが工程が後者に比べて煩雑となる。
図１８ａ及び図１８ｂに図示した通り、窒化ケイ素でもａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ法）により、成長させたり有機絶縁膜を塗布して、保護膜７０を形成する。
図１９ａ〜図１９ｂに図示した通り、保護膜７０をゲート絶縁膜３０と共にフォトエッチングして、ドレイン電極６６、ゲート線の端部２４、データ線の端部６８及び維持蓄電器用導電体６４を各々露出するコンタクトホール７６、７４、７８、７２を形成する。
図１９ａ〜図１９ｂに図示した通り、保護膜７０をゲート絶縁膜３０と共にフォトエッチングして、ドレイン電極６６、ゲート線の端部２４、データ線の端部６８及び維持蓄電器用導電体６４を各々露出するコンタクトホール７６、７４、７８、７２を形成する。
最後に、図１０及び図１１に図示した通り、４００Å〜５００Å厚さのＩＴＯ層またはＩＺＯ層を蒸着し、フォトエッチングして、ドレイン電極６６及び維持蓄電器用導電体６４と接続された画素電極８２、ゲート線の端部２４とゲート接触補助部材８６及びデータ線の端部６８と接続されたデータ接触補助部材８８を形成する。
一方、ＩＴＯまたはＩＺＯを積層する前の予熱工程で使用する気体として窒素を使用することが望ましい。これはコンタクトホール７２、７４、７６、７８を通して現れた金属膜２４、６４、６６、６８の上に金属酸化膜が形成されることを防止するためである。
一方、ＩＴＯまたはＩＺＯを積層する前の予熱工程で使用する気体として窒素を使用することが望ましい。これはコンタクトホール７２、７４、７６、７８を通して現れた金属膜２４、６４、６６、６８の上に金属酸化膜が形成されることを防止するためである。
この実施例では、実施例１による効果だけでなく、データ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を一つのマスクを利用して形成し、この過程でソース電極６５とドレイン電極６６を分離することによって製造工程を単純化することができる。なお、実施例２では、マスクを４枚使用した。
本発明による薄膜トランジスタ基板は、液晶表示装置または有機電気発光装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）等の表示装置に使われる。
有機電気発光装置は、電気的な信号を受けて、発光する有機物を利用した自発光型素子である。有機電気発光装置には陰極層（画素電極）、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層、両極層（対向電極）が積層されている。本発明による薄膜トランジスタ基板のドレイン電極は、陰極層と電気的に連結されて、データ信号を印加することができる。
有機電気発光装置は、電気的な信号を受けて、発光する有機物を利用した自発光型素子である。有機電気発光装置には陰極層（画素電極）、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層、両極層（対向電極）が積層されている。本発明による薄膜トランジスタ基板のドレイン電極は、陰極層と電気的に連結されて、データ信号を印加することができる。
１ 基板
２、２２１、６０１、６２１、６５１ 下部アルミ二ウム層
３、２２３、３０２、６２２、６５２ 窒化アルミ二ウム層
４、２２４、６０３、６２４、６５３ 上部アルミ二ウム層
５ 絶縁膜
６、６０４、６５４、６６４ モリブデン層
１０ 基板素材
２２ ゲート線
２４ ゲート線の端部
２６ ゲート電極
２８ 維持電極線
３０ ゲート絶縁膜
４０ 半導体層
４２ 半導体パターン
５０ 中間層
５５ 接触層パターン
５６、５７ 中間層パターン
５８ 接触層パターン
６０ 導電体層
６２ データ線
６４ 維持蓄電器用導電体
６５ ソース電極
６６ ドレイン電極
６７ 導電体パターン
６８ データ線の端部
７０ 保護膜
７２、７４、７６ コンタクトホール
８２ 画素電極
８６ 接触補助部材
１１２、１１４ 感光膜パターン
２、２２１、６０１、６２１、６５１ 下部アルミ二ウム層
３、２２３、３０２、６２２、６５２ 窒化アルミ二ウム層
４、２２４、６０３、６２４、６５３ 上部アルミ二ウム層
５ 絶縁膜
６、６０４、６５４、６６４ モリブデン層
１０ 基板素材
２２ ゲート線
２４ ゲート線の端部
２６ ゲート電極
２８ 維持電極線
３０ ゲート絶縁膜
４０ 半導体層
４２ 半導体パターン
５０ 中間層
５５ 接触層パターン
５６、５７ 中間層パターン
５８ 接触層パターン
６０ 導電体層
６２ データ線
６４ 維持蓄電器用導電体
６５ ソース電極
６６ ドレイン電極
６７ 導電体パターン
６８ データ線の端部
７０ 保護膜
７２、７４、７６ コンタクトホール
８２ 画素電極
８６ 接触補助部材
１１２、１１４ 感光膜パターン
Claims (21)
- 下部アルミ二ウム層と；
前記下部アルミ二ウム層上に形成された窒化アルミ二ウム層と；
前記窒化アルミ二ウム層上に形成された上部アルミ二ウム層とを含むことを特徴とする薄膜トランジスタ基板。 - 前記上部アルミ二ウム層の厚さは２５００Å以下である請求項１に記載の薄膜トランジスタ基板。
- 前記上部アルミ二ウム層の厚さは１５００Å以下である請求項２に記載の薄膜トランジスタ基板。
- 前記下部アルミ二ウム層と前記上部アルミ二ウム層との厚さの合計は、４０００Å以上である請求項１〜３のいずれか１つに記載の薄膜トランジスタ基板。
- 前記窒化アルミ二ウム層の厚さは、前記下部アルミ二ウム層の厚さの５％以上である請求項１〜４のいずれか１つに記載の薄膜トランジスタ基板。
- 前記窒化アルミ二ウム層の厚さは、１００〜４００Åである請求項１〜５のいずれか１つに記載の薄膜トランジスタ基板。
- 前記上部アルミ二ウム層上に形成されたモリブデン層をさらに含む請求項１〜６のいずれか１つに記載の薄膜トランジスタ基板。
- 前記窒化アルミ二ウム層の窒素含有量は、０．０１〜６０原子％である請求項１〜７のいずれか１つに記載の薄膜トランジスタ基板。
- ゲート配線とデータ配線とを含む薄膜トランジスタ基板であって、
前記ゲート配線とデータ配線との少なくとも一方が、下部アルミ二ウム層、窒化アルミ二ウム層及び上部アルミ二ウム層がこの順に形成されてなる薄膜トランジスタ基板。 - 前記上部アルミ二ウム層上に形成されたモリブデン層をさらに含む請求項９に記載の薄膜トランジスタ基板。
- 前記下部アルミ二ウム層と前記上部アルミ二ウム層との厚さの合計は、４０００Å以上である請求項９又は１０に記載の薄膜トランジスタ基板。
- 前記窒化アルミ二ウム層の厚さは、前記下部アルミ二ウム層の厚さの５％以上である請求項９〜１１のいずれか１つに記載の薄膜トランジスタ基板。
- 前記窒化アルミ二ウム層の厚さは、１００〜４００Åである請求項９〜１２のいずれか１つに記載の薄膜トランジスタ基板。
- 前記窒化アルミ二ウム層の窒素含有量は、０．０１〜６０原子％である請求項９〜１３のいずれか１つに記載の薄膜トランジスタ基板。
- 絶縁基板上に下部アルミ二ウム層を蒸着する工程と；
窒素の前駆体ガスが存在する雰囲気下で前記下部アルミ二ウム層上に窒化アルミ二ウム層を蒸着する工程と；
前記窒化アルミ二ウム層上に上部アルミ層を蒸着する工程を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記上部アルミ二ウム層上にモリブデン層を形成する工程をさらに含む請求項１５に記載の薄膜トランジスタ基板の製造方法。
- 前記上部アルミ二ウム層、前記窒化アルミ二ウム層及び下部アルミ二ウム層の蒸着を連続的に行う請求項１５又は１６に記載の薄膜トランジスタ基板の製造方法。
- 前記窒化アルミ二ウム層の蒸着を、スパッタリングにより行う請求項１５〜１７のいずれか１つに記載の薄膜トランジスタ基板の製造方法。
- 前記窒素の前駆体ガスは、窒素ガス、アンモニア、一酸化窒素、二酸化窒素からなる群から選択される少なくとも１種である請求項１５〜１８のいずれか１つに記載の薄膜トランジスタ基板の製造方法。
- 前記窒素の前駆体ガスは、窒素ガス、アンモニア、一酸化窒素、二酸化窒素からなる群から選択される少なくとも１種であり、アルゴンと共に存在する請求項１５〜１９のいずれか１つに記載の薄膜トランジスタ基板の製造方法。
- ゲート配線とデータ配線とを含み、前記ゲート配線とデータ配線との少なくとも一方が、下部アルミ二ウム層、窒化アルミ二ウム層及び上部アルミ二ウム層がこの順に形成されてなる第１基板と；
前記第１基板と対向する第２基板と；
前記第１基板と前記第２基板の間に位置する液晶層を含むことを特徴とする液晶表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001797A KR20060081470A (ko) | 2005-01-07 | 2005-01-07 | 박막트랜지스터 기판과 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006191013A true JP2006191013A (ja) | 2006-07-20 |
Family
ID=36695933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005355648A Withdrawn JP2006191013A (ja) | 2005-01-07 | 2005-12-09 | 薄膜トランジスタ基板、その製造方法及び液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060163741A1 (ja) |
| JP (1) | JP2006191013A (ja) |
| KR (1) | KR20060081470A (ja) |
| CN (1) | CN100446260C (ja) |
| TW (1) | TWI290770B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008099697A1 (ja) * | 2007-02-13 | 2008-08-21 | Mitsubishi Electric Corporation | 表示装置およびその製造方法 |
| JP2013054281A (ja) * | 2011-09-06 | 2013-03-21 | Mitsubishi Electric Corp | 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法 |
| JP2016086181A (ja) * | 2015-12-22 | 2016-05-19 | 三菱電機株式会社 | 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101229277B1 (ko) * | 2006-10-12 | 2013-02-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR101055211B1 (ko) * | 2007-07-11 | 2011-08-08 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| WO2011040085A1 (ja) * | 2009-10-02 | 2011-04-07 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
| US20130240995A1 (en) * | 2012-03-19 | 2013-09-19 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Thin-film transistor array substrate and manufacturing method thereof |
| CN102623461A (zh) * | 2012-03-19 | 2012-08-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN103779358A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106206324B (zh) * | 2016-08-31 | 2019-03-26 | 深圳市华星光电技术有限公司 | 一种金属绝缘层半导体结构的制造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0824191B2 (ja) * | 1989-03-17 | 1996-03-06 | 富士通株式会社 | 薄膜トランジスタ |
| JP2945533B2 (ja) * | 1992-03-04 | 1999-09-06 | 駿介 小林 | 液晶表示装置の製造方法 |
| TW287313B (ja) * | 1995-02-20 | 1996-10-01 | Matsushita Electric Ind Co Ltd | |
| KR100193653B1 (ko) * | 1995-11-20 | 1999-06-15 | 김영환 | 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법 |
| US6033787A (en) * | 1996-08-22 | 2000-03-07 | Mitsubishi Materials Corporation | Ceramic circuit board with heat sink |
| KR100208024B1 (ko) * | 1996-10-04 | 1999-07-15 | 윤종용 | 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법 |
| US6537427B1 (en) * | 1999-02-04 | 2003-03-25 | Micron Technology, Inc. | Deposition of smooth aluminum films |
| US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
| JP2000349294A (ja) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JP2001147424A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子 |
| JP2001257350A (ja) * | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6562668B2 (en) * | 2000-08-12 | 2003-05-13 | Jin Jang | Method of fabricating thin film transistor using buffer layer and the thin film transistor |
| KR20030016051A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20030029251A (ko) * | 2001-10-05 | 2003-04-14 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100420598B1 (ko) * | 2001-11-28 | 2004-03-02 | 동부전자 주식회사 | 알루미늄을 이용한 구리 확산 방지 막 형성방법 |
| KR100480469B1 (ko) * | 2002-10-17 | 2005-04-07 | 동부아남반도체 주식회사 | 반도체 소자내 커패시터 제조방법 |
| TWI233178B (en) * | 2003-01-16 | 2005-05-21 | Chi Mei Optoelectronics Corp | Gate layer having no hillock and its manufacturing method |
| JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| KR100687904B1 (ko) * | 2005-06-30 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 제조방법 |
-
2005
- 2005-01-07 KR KR1020050001797A patent/KR20060081470A/ko not_active Application Discontinuation
- 2005-11-25 TW TW094141391A patent/TWI290770B/zh not_active IP Right Cessation
- 2005-12-09 JP JP2005355648A patent/JP2006191013A/ja not_active Withdrawn
- 2005-12-12 CN CNB2005101302692A patent/CN100446260C/zh not_active Expired - Fee Related
-
2006
- 2006-01-09 US US11/328,820 patent/US20060163741A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008099697A1 (ja) * | 2007-02-13 | 2008-08-21 | Mitsubishi Electric Corporation | 表示装置およびその製造方法 |
| JPWO2008099697A1 (ja) * | 2007-02-13 | 2010-05-27 | 三菱電機株式会社 | 表示装置およびその製造方法 |
| US8405091B2 (en) | 2007-02-13 | 2013-03-26 | Mitsubishi Electric Corporation | Display device and method of manufacturing the same |
| JP2013054281A (ja) * | 2011-09-06 | 2013-03-21 | Mitsubishi Electric Corp | 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法 |
| US9704742B2 (en) | 2011-09-06 | 2017-07-11 | Mitsubishi Electric Corporation | Wiring film and active matrix substrate using the same, and method for manufacturing wiring film |
| JP2016086181A (ja) * | 2015-12-22 | 2016-05-19 | 三菱電機株式会社 | 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1812109A (zh) | 2006-08-02 |
| US20060163741A1 (en) | 2006-07-27 |
| TWI290770B (en) | 2007-12-01 |
| TW200631181A (en) | 2006-09-01 |
| CN100446260C (zh) | 2008-12-24 |
| KR20060081470A (ko) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI396885B (zh) | 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 | |
| US6969889B2 (en) | Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same | |
| JP2006191013A (ja) | 薄膜トランジスタ基板、その製造方法及び液晶表示装置 | |
| JP4210658B2 (ja) | 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板 | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| JP2002246607A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2007005790A (ja) | エッチング液、これを用いた配線形成方法及び薄膜トランジスタ基板の製造方法 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2007173489A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
| JP2007004158A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20100056649A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR101229277B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070009308A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20060114995A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20030038225A (ko) | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| KR20070008923A (ko) | 배선 구조, 그 형성 방법, 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 | |
| KR20060073739A (ko) | 박막트랜지스터 기판 | |
| KR20060133827A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20050079430A (ko) | Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090410 |