JPH0824191B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH0824191B2
JPH0824191B2 JP1066762A JP6676289A JPH0824191B2 JP H0824191 B2 JPH0824191 B2 JP H0824191B2 JP 1066762 A JP1066762 A JP 1066762A JP 6676289 A JP6676289 A JP 6676289A JP H0824191 B2 JPH0824191 B2 JP H0824191B2
Authority
JP
Japan
Prior art keywords
insulating film
film
formed
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1066762A
Other languages
English (en)
Other versions
JPH02246161A (en
Inventor
謙次 岡元
信一 添田
純一 渡部
鉄郎 遠藤
安宏 那須
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP1066762A priority Critical patent/JPH0824191B2/ja
Publication of JPH02246161A publication Critical patent/JPH02246161A/ja
Publication of JPH0824191B2 publication Critical patent/JPH0824191B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode

Description

【発明の詳細な説明】 〔概 要〕 アクティブマトリクス型液晶表示装置のスイッチング
素子等に用いる薄膜トランジスタに関し、 製造工程を複雑化することも、ゲート絶縁膜と動作半
導体層との界面を汚染することもなく、しかもゲート絶
縁膜にピンホールやクラックが生じにくくすることを目
的とし、 絶縁性基板上にゲート電極,ゲート絶縁膜,動作半導
体層,ソース・ドレイン電極が積層されてなる薄膜トラ
ンジスタの構成において、前記ゲート絶縁膜の少なくと
もゲート電極と接する部分が原子層エピタキシー法で形
成した絶縁膜よりなる構成とし、更に、前記ゲート絶縁
膜が、前記ゲート電極に原子層エピタキシー法で形成し
た第1の絶縁膜と、該第1の絶縁膜に接して前記動作半
導体層側に形成した材質の異なる第2の絶縁膜との積層
膜からなることを特徴とする。

〔産業上の利用分野〕

本発明は、アクティブマトリクス型液晶表示装置のス
イッチング素子等に用いる薄膜トランジスタ(TFT)に
関する。

TFTを用いて液晶を画素ごとに駆動するアクティブマ
トリクス型の液晶表示装置は、表示品質が優れ、フルカ
ラー動画を実現し得ることから、CRTを超える平面型表
示装置として期待されている。

〔従来の技術〕

従来の液晶駆動用薄膜トランジスタは、第6図に概略
構成を示すごとく、一般にガラス基板1上にゲート電極
Gを設け、その上をゲート絶縁膜2で覆い、動作半導体
層3を形成し、さらにソースS,ドレインDを配置した構
成となっている。

動作半導体層3にプラズマ化学気相成長(P−CVD)
法で形成したアモルファスシリコン(a−Si:H)層を用
いる場合には、ゲート絶縁膜2にP−CVD法による窒化
シリコン(SiNx)が酸化シリコン(SiO2),或いはシリ
コンオキシナイトライド(SiON)を用い、動作半導体層
3に多結晶シリコンを用いる場合は、Siを加熱酸化して
形成した熱酸化膜をゲート絶縁膜2として用いていた。

ところが前者はゲート絶縁膜Gや動作半導体層3を同
一真空槽内で連続的に成膜できるので、製造工程は簡単
であるが、下地電極段差のステップカバーレッジが充分
でない。そのため、ゲート絶縁膜2の機械的強度が充分
でない等の理由によりクラックが生じ易く、充分な絶縁
耐圧あるいは絶縁抵抗を得ることが困難な場合が多く、
また後者は加熱酸化時に高い基板温度を必要とすること
から、基板として高価な石英ガラスを用いる必要があ
り、しかも製造工程は必ずしも用意とは言えないという
問題があった。

〔発明が解決しようとする課題〕

特に前者の場合、補助容量作製というプロセスを付加
しない出液晶セルへの寄生容量の影響を避けるために
は、電極の重なりしろdを小さくすることが良好な表示
を得るために重要であるが、下地段差カバーレッジ部51
の特に機械的強度が劣る下部の電極端部52に、上部電極
のストレスを受け易い電極端部53が重なるという問題が
あった。

機械的弱点部我絶縁破壊により短絡すると、配線ライ
ン間の信号の干渉があり、表示のライン欠陥あるいは点
欠陥が生じ、また、低抵抗欠陥があると、液晶セルに蓄
積された電荷のリークにより表示の点欠陥が生じる。

更に、低抵抗欠陥等の影響を避けるため、陽極酸化の
Ta2O3等を用いた複合絶縁膜を用いることもできるが、
この場合にはパターニングに際してウエット工程を必要
とするため、絶縁膜の界面が汚染され、TFTの電圧−電
流特性における閾値のシフトが生じ易いという問題があ
った。

本発明は、製造工程を複雑化することも、ゲート絶縁
膜と動作半導体層との界面を汚染することもなく、しか
もゲート絶縁膜にピンホールやクラック等に起因する絶
縁破壊や低抵抗欠陥を生じにくくすることを目的とす
る。

〔課題を解決するための手段〕

本発明は第1図に示す如く、ゲート絶縁膜Gが原子層
エピタキシー法により形成した絶縁膜を有してなること
を特徴とし、更に好ましくはこのゲート絶縁膜を原子層
エピタキシー法による第1の絶縁膜と、その上に動作半
導体層と接して形成した材質の異なる絶縁膜からなる第
2の絶縁膜との積層膜とした。

〔作 用〕

原子層エピタキシー法はガス分子の基板表面への化学
吸着を利用しているため、下地のゴミ,汚染等の影響を
受けにくく、絶縁耐圧が優れており且つピンホールレス
とすることができる。

更に、この原子層エピタキシー法による絶縁膜は、下
地の電極のカバーレッジに優れ、上部電極端等の外部ス
トレスに対して耐える機械的強度を有しているので、上
下電極端部で強い機械的ストレスを受ける部分で微小リ
ーク電流も許されないという制約がある液晶表示用TFT
のゲート絶縁膜として適している。

また、原子層エピタキシー法とp−CVD法は同一真空
槽内に被処理試料を入れたまま、真空中を破ることな
く、反応ガスおよび成膜条件を切り換える(ロードロッ
ク方式と呼ばれる)のみで連続的に実行できる。従っ
て、ゲート絶縁膜Gを原子層エピタキシー法で形成した
絶縁膜上に、材質の異なる他の絶縁膜をP−CVD法によ
り積層した構成とした場合、この2つの絶縁膜とその上
の動作半導体層であるa−Si:H層を、同一真空槽内で真
空を破ることなく連続的に成膜することができる。従っ
てゲート絶縁膜とa−Si:H層との界面を清浄に保つこと
ができる。

更に、上記原子層エピタキシー法により形成した絶縁
膜の上に、原子層エピタキシー法により窒化アルミニウ
ム膜を積層した構成とした場合には、その上層に形成す
るa−Si:H層の成膜工程が容易という利点を有する。

これらの効果により、特性が優れかつ無欠陥のTFTマ
トリクスを作成できる。

〔実 施 例〕 以下本発明の好ましい実施例を図面を参照して説明す
る。

第1図および第2図(a)〜(c)に本発明の第1の
実施例を示す。

本実施例ではガラス基板1上にTi膜のような金属膜か
らなるゲート電極Gを形成した後、これを被覆するゲー
ト絶縁膜2として、第1の絶縁膜11と第2の絶縁膜12と
を積層した膜を形成する。上記第1の絶縁膜11として
は、原子層エピタキシー法を用い、単原子層のアルミナ
(Al2O3)膜と単原子層の酸化チタン(TiO2)膜を交互
に積層して、厚さ約4500Åの積層膜をガラス基板1上に
形成する。

上述の原子層エピタキシー(Atomic Layer Epitaxy;
以下これをALEと略記する)法による成膜法を、Al2O3
成膜する場合を例として第2図(a)〜(c)に示す。

同図(a)に示すように、真空槽21内の所定位置にに
ガラス基板1を載置し、ヒータ22で加熱して基板温度を
300〜500゜とし、第1の材料ガスとしてAlCl3〔塩化亜
鉛〕を昇華してAr等のキャリアガスと共にガスの状態で
導入し、内部圧力を約10-2Torrとする。これにより、ガ
ラス基板1表面に1原子層のAlCl3が化学吸着する。

次いで同図(b)に示すように、導入ガスをAlCl2
らArのような不活性ガスに切り換え、Al2Cl3を置換す
る。

次いで同図(c)に示すように、導入ガスをAr等のキ
ャリアガスと混合したH2Oに切り換える。これにより、H
2Oがガラス基板1上に吸着したAlと反応し、下記の反応
式に示す如く、Al2O3とHClを形成する。

2AlCl3+3H2O→Al2O3+6HCl 上記HClは気体となって外部に排気される。

次いで上記(b)に示す不活性ガスによる真空槽21内
の置換を行なう。

ALE法による成膜は、上記一連の工程を1サイクルと
して、成膜したい原子層の数だけ上記サイクルを繰り返
す。

上記一連の工程で、Al2O3膜を成膜する際の第1の材
料ガスとして、Al(CH3〔トリメチルアルミ〕を用
いることもできる。また、上記一連の工程で、第1の材
料ガスをTiCl4〔塩化チタン〕とし、内部圧力を10-2Tor
r程度とすれば、TiO2〔酸化チタン〕膜を成膜すること
ができる。

なお、上記一連の説明では、1サイクルで1原子層が
吸着する旨述べたが、実際に吸着するのは完全な1原子
層ではなく、成膜条件によって1原子層前後、例えば、
08原子層或いは0.7原子層程度が吸着する場合がある。
従って本明細書で1原子層言った場合、ALE法の1サイ
クルで形成される膜を意味し、完全な1原子層のみでな
く、1原子層前後を意味するものとする。

以上のようなALE法によりAl2O3膜とTiO2を1原子層ず
つ交互に積層し、約4500Åの厚さの第1の絶縁膜11を形
成する。

次いで、上記真空槽21の真空を破らずに、通常のプラ
ズマ化学気相成長(P−CVD)法に切り換えて、厚さ約3
00ÅのSiN膜を第2の絶縁膜12として形成する。本実施
例では、前述のALE法で成膜した第1の絶縁膜11と、こ
のP−CVD法で形成した第2の絶縁膜12により、ゲート
絶縁膜Gを構成する。

引き続いて同一真空槽21内で、上記第2の絶縁膜12の
上に、P−CVD法により、a−Si:H層3を100〜5000Åの
厚さに、更にチャネル保護膜4として、SiN膜あるいはS
iO2膜を連続的に成膜する。

次いで上記チャネル保護膜4の不要部を除去した後、
n+a−Si:H層5を下地に持つソース・ドレイン電極6を
形成して、本実施例の薄膜トランジスタが完成する。

以上のようにして作製した本実施例では、ゲート絶縁膜
Gが、ALE法で形成した第1の絶縁膜11を下層とし、P
−CVD法で形成した第2の絶縁膜12を上層とした構成と
したことにより、次のような利点を有する。

即ち、下層の第1の絶縁膜11はALE法で形成した膜で
あるので、ピンホールやクラックを生じることがなく、
また、下地に凹凸があっても良好な被覆性が得られる。
上層の第2の絶縁膜12は、下層の第1の絶縁膜11の形成
が完了した後、同一真空槽内で真空を破ることなくP−
CVD法を施して、SiN膜およびa−Si:H層を連続的に形成
できるので、SiN膜とa−Si:H層との界面が従来同様に
清浄に保たれる。

そのため、電気的特性を損なうことなく、ゲート絶縁
膜Gのピンホールやクラックの発生を防止することがで
き、耐圧不良の発生を大幅に減少することができる。ま
た、液晶表示の点欠陥につながる低抵抗欠陥部分も激減
させることができる。

第3図(a),(b)は上述の耐圧不良の発生防止効
果を示す図で、(a)は本実施例について、(b)は従
来構造の薄膜トランジスタについての耐圧分布を示す図
である。この2つの図から明らかなように、従来構造で
は、耐圧分布は100V以上をピークとして40V程度まで裾
を引いていたのが、本実施例の耐圧分布は裾を引くこと
がなく、従来の耐圧の上限値の100V以上に集中する。従
来の耐圧不良部を詳細に観察すると、その多くにゲート
絶縁膜のピンホールまたはクラックが発見され、一方本
実施例のゲート絶縁膜には全くピンホールやクラックが
発見されないことから、この差が第3図(a),(b)
を示す耐圧分布の差となったものと判断される。

なお、本実施例で第1の絶縁膜11としてAl2O3膜とTiO
2膜を交互に積層したのは、比誘電率がAl2O3のみでは約
9となるところを、TiO2膜を交互に積層することで、10
〜15程に大きくできるので、薄膜トランジスタのチャネ
ル部に有効に電界を印加できる構成とすることができ
る。即ちこの構成は、耐圧の良好なAl2O3膜と比誘電率
が大きいTiO2膜交互に積層することによって、両者の利
点を合わせ有する絶縁膜を形成したものである。

従って第1の絶縁膜11の構成は、従来のAl2O3膜とTiO
2膜を交互に積層したものに限定されるものではなく、
目的によってAl2O3膜やTiO2膜のみの構成とすることも
でき、また上記2つの絶縁膜以外のものを積層した構成
とすることもできる。

また、第1の絶縁膜11と第2の絶縁膜12の膜厚も本実
施例に限定されるものではなく、ピンホールやクラック
の発生の防止と、a−Si:H層との界面を清浄に保つとい
う2つの課題をともに満足できれば、これらの厚さは任
意に選択できるものであり、第2の絶縁膜も場合によっ
ては省略可能である。

更に、上記一実施例では第2の絶縁膜12をSiN膜,動
作半導体層3をa−Si:H層としたが、この組合せはチャ
ネル部のモビリティが高いという利点を有するので、現
状では望ましい構成と言えるが、これは第2の絶縁膜12
および動作半導体層3の材質を限定するものではない。

上記一実施例はまた、逆スタガード型薄膜トランジス
タに適用した例を説明したが、スタガード型の薄膜トラ
ンジスタであっても、本発明を適用することは可能であ
る。

次に第4図および第5図により本発明の他の実施例を
説明する。

第4図に示す如く、本実施例はゲート絶縁膜2を原子
層エピタキシー法のみで形成した構成としたもので、ゲ
ート電極G側のAl2O3膜11と、その上にa−Si:H層3と
接して形成した窒化アルミニウム(AlN)膜12とを積層
した。

このような2つの絶縁膜を原子層エピタキシー法によ
り形成するには、本発明者らが特願昭63−227118号にて
提唱した薄膜形成方法およびその装置を用いて実施でき
る。以下その形成方法を第5図により説明する。

扇状のチャンバー20の中央部に不活性ガスのアルゴン
(Ar)バリアガス出口Ncを配設し、これの両側に一組ず
つ原料ガス出口と、扇の要の部分に排気用ターボ分子ポ
ンプVPの吸気口を配設する。基板Wは扇形の左右を移動
できるような機構の上に乗せられている。

まず、薄膜形成領域中央に置かれた基板Wを、約300
℃に加熱し、ターボ分子ポンプVPにより雰囲気を約5×
10-7Torrまで排気する。次に、弁V0を開けてArガスをお
よそ1000sccm流し、反応圧力が約0.1Torrになるよう
に、オリフィス弁OFを絞る。

次に塩化アルミニウム(AlCl3)容器を約110℃に加熱
して、AlCl3蒸気を発生し、弁V2を開け、水蒸気を流
す。Arガスの定常流によって作られたガス流により、原
料ガスの塩化アルミニウム蒸気と水蒸気は混合しない。

このようにして作られた定常流を乱さないような速
度,例えば往復3秒の周期で、移動機構上に乗せられて
いる基板Wを、塩化アルミニウム蒸気雰囲気と、水蒸気
雰囲気の間を移動させる。この往復を6000回繰り返すこ
とによって、およそ4000Åの厚さのアルミナ(Al2O3
多結晶薄膜が得られる。

更に、弁V2を閉じて水蒸気の供給を停止し、弁V3を開
けてアンモニア(NH4)ガスを送り込む。上記したのと
同じく、定常流を乱さないような速度例えば往復3秒の
周期で、移動機構上の基板Wを塩化アルミニウム雰囲気
とアンモニアガス雰囲気との間で移動させる。この往復
を500回繰り返すことによって、約200Åの厚さの窒化ア
ルミニウム多結晶薄膜が得られる。

続いて、P−CVD法によりアモルファスシリコン(a
−Si:H)層3を形成する。

その上に、n+a−Si:H層5およびソース・ドレイン電
極6を形成して、本実施例のTFTが完成する。

本実施例では、a−Si:H層3の下地層として、アモル
ファス性の強い窒化物を形成したことによって、その上
部に形成されるa−Si:H層は、結晶性が低くアモルファ
ス性の高い特性を有し、薄膜トランジスタのスイッチン
グ特性が良好なa−Si:H層が安定に形成される。

即ち、原子層エピタキシー法によって形成したAl2O3
膜上に、P−CVD法によりa−Si:H層を形成する場合、
微小粒状の多結晶シリコン膜が形成され易く、成膜条件
の選択および制御が必ずしも容易ではない。本実施例で
は原子層エピタキシー法で形成したアルミナ膜とa−S
i:H層との間に、窒化アルミニウム膜を介在させたこと
によってこの問題を解消することができた。なお、この
窒化アルミニウム層は、原子層エピタキシー法に変え
て、P−CVD法を用いて形成してもよい。

なお、本実施例においても、ゲート絶縁膜2にピンホ
ールやクラックを生じることがなく、また下地に凹凸が
あっても良好な被覆性が得られることは、前記一実施例
と同様である。

〔発明の効果〕

以上説明した如く本発明によれば、液晶駆動用TFTマ
トリクス等、1個のピンホールも低耐圧点も低抵抗点も
許されない高い信頼性を要するTFTのゲート絶縁膜の信
頼性を著しく高め、且つTFT特性は従来通り十分のもの
が得られる。

従って、TFTを用いたアクティブマトリクス型液晶パ
ネルの歩留り向上に効果絶大である。

【図面の簡単な説明】

第1図は本発明一実施例の構成説明図、 第2図(a)〜(c)はALE法説明図、 第3図は本発明一実施例の耐圧改善効果説明図、 第4図は本発明他の実施例構成説明図、 第5図は薄膜形成装置の斜視図、 第6図は薄膜トランジスタの基本断面構造図である。 図において、1は絶縁性基板(ガラス基板)、2はゲー
ト絶縁膜、3は動作半導体層(a−Si:H層)、11は第1
の絶縁膜、12は第2の絶縁膜を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 鉄郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 添田 信一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】絶縁性基板(1)上にゲート電極(G),
    ゲート絶縁膜(2),動作半導体層(3),ソース・ド
    レイン電極(6)が積層されてなる薄膜トランジスタの
    構成において、 前記ゲート絶縁膜(2)の少なくともゲート電極と接す
    る部分が原子層エピタキシー法で形成した絶縁膜よりな
    ることを特徴とする薄膜トランジスタ。
  2. 【請求項2】前記ゲート絶縁膜(2)が、前記ゲート電
    極(G)に原子層エピタキシー法で形成した第1の絶縁
    膜(11)と、該第1の絶縁膜に接して前記動作半導体層
    (3)側に形成した材質の異なる第2の絶縁膜(12)と
    の積層膜からなることを特徴とする請求項1記載の薄膜
    トランジスタ。
  3. 【請求項3】前記第2の絶縁膜(12)がプラズマ化学気
    相成長法で形成した窒化シリコン膜であることを特徴と
    する請求項2記載の薄膜トランジスタ。
  4. 【請求項4】前記第2の絶縁膜(12)が窒化アルミニウ
    ム膜であることを特徴とする請求項2記載の薄膜トラン
    ジスタ。
  5. 【請求項5】前記第2の絶縁膜(12)が原子層エピタキ
    シー法で形成した窒化アルミニウム膜であることを特徴
    とする請求項2記載の薄膜トランジスタ。
JP1066762A 1989-03-17 1989-03-17 薄膜トランジスタ Expired - Lifetime JPH0824191B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1066762A JPH0824191B2 (ja) 1989-03-17 1989-03-17 薄膜トランジスタ

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP1066762A JPH0824191B2 (ja) 1989-03-17 1989-03-17 薄膜トランジスタ
CA002011627A CA2011627C (en) 1989-03-17 1990-03-07 Method of manufacturing active matrix display device using insulation layer formed by the ale method
KR9003352A KR930008537B1 (ko) 1989-03-17 1990-03-13 ALE(Atomic Layer Epitaxy)법에 의해 형성된 절연층을 사용하는 액티브 매트릭스 표시장치의 제조방법
EP90104984A EP0387892B1 (en) 1989-03-17 1990-03-16 Forming an insulation layer, for example in an active matrix device
DE69020012A DE69020012D1 (de) 1989-03-17 1990-03-16 Herstellung einer isolierenden Schicht, zum Beispiel in einem aktiven Matrix-Bauelement.
DE69020012T DE69020012T2 (de) 1989-03-17 1990-03-16 Herstellung einer isolierenden Schicht, zum Beispiel in einem aktiven Matrix-Bauelement.
US08/109,109 US5374570A (en) 1989-03-17 1993-08-19 Method of manufacturing active matrix display device using insulation layer formed by the ale method

Publications (2)

Publication Number Publication Date
JPH02246161A JPH02246161A (en) 1990-10-01
JPH0824191B2 true JPH0824191B2 (ja) 1996-03-06

Family

ID=13325215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066762A Expired - Lifetime JPH0824191B2 (ja) 1989-03-17 1989-03-17 薄膜トランジスタ

Country Status (6)

Country Link
US (1) US5374570A (ja)
EP (1) EP0387892B1 (ja)
JP (1) JPH0824191B2 (ja)
KR (1) KR930008537B1 (ja)
CA (1) CA2011627C (ja)
DE (2) DE69020012D1 (ja)

Families Citing this family (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JP3200639B2 (ja) * 1992-05-19 2001-08-20 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JP4145366B2 (ja) * 1994-04-28 2008-09-03 ゼロックス コーポレイションXerox Corporation 薄膜トランジスタ装置及び薄膜トランジスタ構造形成方法
FI100409B (fi) * 1994-11-28 1997-11-28 Asm Int Menetelmä ja laitteisto ohutkalvojen valmistamiseksi
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
KR100236612B1 (ko) * 1996-02-03 2000-01-15 구본준 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
US6316098B1 (en) 1998-03-27 2001-11-13 Yissum Research Development Company Of The Hebrew University Of Jerusalem Molecular layer epitaxy method and compositions
US6783849B2 (en) 1998-03-27 2004-08-31 Yissum Research Development Company Of The Hebrew University Of Jerusalem Molecular layer epitaxy method and compositions
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
JP3789051B2 (ja) * 1998-10-13 2006-06-21 三星電子株式会社Samsung Electronics Co.,Ltd. 部分的に異なる厚さを有するキャパシタの誘電膜の形成方法
US6576053B1 (en) 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
TW515032B (en) * 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6576062B2 (en) 2000-01-06 2003-06-10 Tokyo Electron Limited Film forming apparatus and film forming method
FI117979B (fi) 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
US20010052752A1 (en) * 2000-04-25 2001-12-20 Ghosh Amalkumar P. Thin film encapsulation of organic light emitting diode devices
US20020195056A1 (en) * 2000-05-12 2002-12-26 Gurtej Sandhu Versatile atomic layer deposition apparatus
US7141278B2 (en) * 2000-06-08 2006-11-28 Asm Genitech Korea Ltd. Thin film forming method
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6592942B1 (en) * 2000-07-07 2003-07-15 Asm International N.V. Method for vapour deposition of a film onto a substrate
JP2004523878A (ja) * 2000-08-28 2004-08-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ガラス基板の予備ポリコーティング
US6541353B1 (en) * 2000-08-31 2003-04-01 Micron Technology, Inc. Atomic layer doping apparatus and method
US6998579B2 (en) 2000-12-29 2006-02-14 Applied Materials, Inc. Chamber for uniform substrate heating
US6765178B2 (en) * 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6825447B2 (en) 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US6811814B2 (en) 2001-01-16 2004-11-02 Applied Materials, Inc. Method for growing thin films by catalytic enhancement
US20020127336A1 (en) * 2001-01-16 2002-09-12 Applied Materials, Inc. Method for growing thin films by catalytic enhancement
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US6596643B2 (en) 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
US6849545B2 (en) 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US20040013803A1 (en) * 2002-07-16 2004-01-22 Applied Materials, Inc. Formation of titanium nitride films using a cyclical deposition process
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
WO2003030224A2 (en) 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US6718126B2 (en) 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6773507B2 (en) 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6729824B2 (en) 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
WO2003065424A2 (en) 2002-01-25 2003-08-07 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6926572B2 (en) * 2002-01-25 2005-08-09 Electronics And Telecommunications Research Institute Flat panel display device and method of forming passivation film in the flat panel display device
US6866746B2 (en) * 2002-01-26 2005-03-15 Applied Materials, Inc. Clamshell and small volume chamber with fixed substrate support
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US6869838B2 (en) 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
US6875271B2 (en) 2002-04-09 2005-04-05 Applied Materials, Inc. Simultaneous cyclical deposition in different processing regions
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US20030215570A1 (en) * 2002-05-16 2003-11-20 Applied Materials, Inc. Deposition of silicon nitride
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
KR101023491B1 (ko) * 2002-05-21 2011-03-21 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 트랜지스터 구조 및 그 제조 방법
US7041335B2 (en) 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6858547B2 (en) 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US6838125B2 (en) 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US6955211B2 (en) 2002-07-17 2005-10-18 Applied Materials, Inc. Method and apparatus for gas temperature control in a semiconductor processing system
US7066194B2 (en) 2002-07-19 2006-06-27 Applied Materials, Inc. Valve design and configuration for fast delivery system
US6772072B2 (en) 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US6915592B2 (en) 2002-07-29 2005-07-12 Applied Materials, Inc. Method and apparatus for generating gas to a processing chamber
US6984592B2 (en) 2002-08-28 2006-01-10 Micron Technology, Inc. Systems and methods for forming metal-doped alumina
US7253122B2 (en) 2002-08-28 2007-08-07 Micron Technology, Inc. Systems and methods for forming metal oxides using metal diketonates and/or ketoimines
US7087481B2 (en) 2002-08-28 2006-08-08 Micron Technology, Inc. Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands
US6821563B2 (en) * 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US20040069227A1 (en) 2002-10-09 2004-04-15 Applied Materials, Inc. Processing chamber configured for uniform gas flow
US6905737B2 (en) 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US6800510B2 (en) * 2002-11-06 2004-10-05 Hannstar Display Corporation Method of controlling storage capacitor's capacitance of thin film transistor liquid crystal display
US7204886B2 (en) 2002-11-14 2007-04-17 Applied Materials, Inc. Apparatus and method for hybrid chemical processing
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
WO2004064147A2 (en) 2003-01-07 2004-07-29 Applied Materials, Inc. Integration of ald/cvd barriers with porous low k materials
US6994319B2 (en) * 2003-01-29 2006-02-07 Applied Materials, Inc. Membrane gas valve for pulsing a gas
US6868859B2 (en) * 2003-01-29 2005-03-22 Applied Materials, Inc. Rotary gas valve for pulsing a gas
US20040177813A1 (en) 2003-03-12 2004-09-16 Applied Materials, Inc. Substrate support lift mechanism
US20040198069A1 (en) 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP2007523994A (ja) 2003-06-18 2007-08-23 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated バリヤ物質の原子層堆積
US6818517B1 (en) 2003-08-29 2004-11-16 Asm International N.V. Methods of depositing two or more layers on a substrate in situ
US20050067103A1 (en) 2003-09-26 2005-03-31 Applied Materials, Inc. Interferometer endpoint monitoring device
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US20050109276A1 (en) * 2003-11-25 2005-05-26 Applied Materials, Inc. Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber
US7078302B2 (en) * 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7160578B2 (en) * 2004-03-10 2007-01-09 Pilkington North America Method for depositing aluminum oxide coatings on flat glass
US7166876B2 (en) * 2004-04-28 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET with electrostatic discharge protection structure and method of fabrication
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20060019032A1 (en) * 2004-07-23 2006-01-26 Yaxin Wang Low thermal budget silicon nitride formation for advance transistor fabrication
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7560352B2 (en) 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7429402B2 (en) 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
TW200713455A (en) * 2005-09-20 2007-04-01 Applied Materials Inc Method to form a device on a SOI substrate
US7464917B2 (en) 2005-10-07 2008-12-16 Appiled Materials, Inc. Ampoule splash guard apparatus
KR101019293B1 (ko) 2005-11-04 2011-03-07 어플라이드 머티어리얼스, 인코포레이티드 플라즈마-강화 원자층 증착 장치 및 방법
US7582161B2 (en) 2006-04-07 2009-09-01 Micron Technology, Inc. Atomic layer deposited titanium-doped indium oxide films
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7501355B2 (en) 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
US20080022721A1 (en) * 2006-07-25 2008-01-31 Bernd Disteldorf Method of making glass including surface treatment with aluminum chloride at or just prior to annealing lehr
US7588980B2 (en) 2006-07-31 2009-09-15 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
WO2008016650A2 (en) 2006-07-31 2008-02-07 Applied Materials, Inc. Methods of forming carbon-containing silicon epitaxial layers
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US8092695B2 (en) 2006-10-30 2012-01-10 Applied Materials, Inc. Endpoint detection for photomask etching
US7775508B2 (en) 2006-10-31 2010-08-17 Applied Materials, Inc. Ampoule for liquid draw and vapor draw with a continuous level sensor
US8821637B2 (en) 2007-01-29 2014-09-02 Applied Materials, Inc. Temperature controlled lid assembly for tungsten nitride deposition
US20080254613A1 (en) * 2007-04-10 2008-10-16 Applied Materials, Inc. Methods for forming metal interconnect structure for thin film transistor applications
DE102008010041A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Schichtabscheidevorrichtung und Verfahren zu deren Betrieb
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8383525B2 (en) 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
KR101436564B1 (ko) * 2008-05-07 2014-09-02 한국에이에스엠지니텍 주식회사 비정질 실리콘 박막 형성 방법
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US8778204B2 (en) 2010-10-29 2014-07-15 Applied Materials, Inc. Methods for reducing photoresist interference when monitoring a target layer in a plasma process
US8961804B2 (en) 2011-10-25 2015-02-24 Applied Materials, Inc. Etch rate detection for photomask etching
US8808559B2 (en) 2011-11-22 2014-08-19 Applied Materials, Inc. Etch rate detection for reflective multi-material layers etching
US8900469B2 (en) 2011-12-19 2014-12-02 Applied Materials, Inc. Etch rate detection for anti-reflective coating layer and absorber layer etching
US9805939B2 (en) 2012-10-12 2017-10-31 Applied Materials, Inc. Dual endpoint detection for advanced phase shift and binary photomasks
US8778574B2 (en) 2012-11-30 2014-07-15 Applied Materials, Inc. Method for etching EUV material layers utilized to form a photomask
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE393967B (sv) * 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
US4052530A (en) * 1976-08-09 1977-10-04 Materials Technology Corporation Co-deposited coating of aluminum oxide and titanium oxide and method of making same
FI57975C (fi) * 1979-02-28 1980-11-10 Lohja Ab Oy Foerfarande och anordning vid uppbyggande av tunna foereningshinnor
US4389973A (en) * 1980-03-18 1983-06-28 Oy Lohja Ab Apparatus for performing growth of compound thin films
JPS612950B2 (ja) * 1980-10-09 1986-01-29 Nippon Denshi Kogyo Shinko Kyokai
FI64878C (fi) * 1982-05-10 1984-01-10 Lohja Ab Oy Kombinationsfilm foer isynnerhet tunnfilmelektroluminensstrukturer
JPS60103676A (en) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd Manufacture of thin film transistor array
JPH0744069B2 (ja) * 1985-12-18 1995-05-15 キヤノン株式会社 電場発光素子の製造方法
US4880475A (en) * 1985-12-27 1989-11-14 Quantex Corporation Method for making stable optically transmissive conductors, including electrodes for electroluminescent devices
US4859623A (en) * 1988-02-04 1989-08-22 Amoco Corporation Method of forming vertical gate thin film transistors in liquid crystal array

Also Published As

Publication number Publication date
JPH02246161A (en) 1990-10-01
EP0387892A2 (en) 1990-09-19
KR930008537B1 (ko) 1993-09-09
EP0387892B1 (en) 1995-06-14
DE69020012T2 (de) 1995-10-26
CA2011627A1 (en) 1990-09-17
DE69020012D1 (de) 1995-07-20
EP0387892A3 (en) 1990-12-05
US5374570A (en) 1994-12-20
CA2011627C (en) 1996-08-27

Similar Documents

Publication Publication Date Title
US6448192B1 (en) Method for forming a high dielectric constant material
JP3529989B2 (ja) 成膜方法及び半導体装置の製造方法
US6825134B2 (en) Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US6541370B1 (en) Composite microelectronic dielectric layer with inhibited crack susceptibility
US20060121744A1 (en) Top surface roughness reduction of high-k dielectric materials using plasma based processes
US6627503B2 (en) Method of forming a multilayer dielectric stack
US9464352B2 (en) Low-oxidation plasma-assisted process
US20020197790A1 (en) Method of making a compound, high-K, gate and capacitor insulator layer
JP2765478B2 (ja) 半導体装置およびその製造方法
US5589233A (en) Single chamber CVD process for thin film transistors
JP2890494B2 (ja) プラズマ薄膜の製造方法
US6838376B2 (en) Method of forming semiconductor wiring structures
JP3417072B2 (ja) 半導体装置の製法
US6201271B1 (en) Semiconductor memory device prevented from deterioration due to activated hydrogen
US5970383A (en) Method of manufacturing a semiconductor device with improved control of deposition layer thickness
US20090261331A1 (en) Low temperature thin film transistor process, device property, and device stability improvement
GB2313232A (en) A non volatile semiconductor memory device and method of manufacturing the same
US6762114B1 (en) Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
WO2006014612A2 (en) Method of controlling the film properties of a cvd-deposited silicon nitride film
JPH1050685A (ja) Cvd装置及びそのクリーニング方法
KR100327445B1 (ko) 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치
JPH02246161A (en) Thin-film transistor
JPH08236464A (ja) 堆積プロセスにおけるSiH4ソーク及びパージの利用
US5441768A (en) Multi-step chemical vapor deposition method for thin film transistors
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 14