KR20070009308A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents
박막 트랜지스터 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20070009308A KR20070009308A KR1020050064463A KR20050064463A KR20070009308A KR 20070009308 A KR20070009308 A KR 20070009308A KR 1020050064463 A KR1020050064463 A KR 1020050064463A KR 20050064463 A KR20050064463 A KR 20050064463A KR 20070009308 A KR20070009308 A KR 20070009308A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- data line
- data
- gate
- etching
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 44
- 238000002161 passivation Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 84
- 238000003860 storage Methods 0.000 description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 12
- 229910052750 molybdenum Inorganic materials 0.000 description 12
- 239000011733 molybdenum Substances 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 239000011651 chromium Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- -1 CF 4 Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터 기판 및 이의 제조 방법이 제공된다. 박막 트랜지스터의제조 방법은 게이트 배선이 형성되어 있는 기판 상에 게이트 절연막, 진성 비정질 규소층, 도핑된 비정질 규소층 및 데이터 도전막을 순차적으로 적층하는 단계와, 데이터 배선을 정의하는 제1 포토레지스트 패턴을 식각 마스크로 이용하여 데이터 도전막 및 도핑된 비정질 규소층을 식각하여 데이터 배선 및 저항성 접촉층을 형성하는 단계 및 반도체층을 정의하는 제2 포토레지스트 패턴을 식각 마스크로 이용하여 진성 비정질 규소층을 식각하여 반도체층을 형성하는 단계를 포함한다.
박막 트랜지스터, 후면 노광, 액정 표시 장치, 반도체층 패턴
Description
도 1a는 본 발명의 일 실시예에 박막 트랜지스터 기판의 배치도이고,
도 1b는 도 1a의 B - B'선을 따라 절단한 단면도이고,
도 2a, 도 4a 및 도 11a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이고,
도 2b 및 도 3은 도 2a의 B - B'선을 따라 절단한 공정 단계별 단면도들이고,
도 4a 및 도 5 내지 도 10은 도 4a의 B - B'선을 따라 절단한 공정 단계별 단면도들이고,
도 11b는 도 11a의 B - B'선을 따라 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판22: 게이트선
26: 게이트 전극 27: 유지 전극
28: 유지 전극선 30: 게이트 절연막
42, 44: 반도체층 52, 55, 56, 57: 저항성 접촉층
62: 데이터선 65: 소스 전극
66: 드레인 전극 67: 드레인 전극 확장부
70: 보호막 82: 화소 전극
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 보다 상세하게는 배선의 신뢰성이 우수한 박막 트랜지스터 기판 및 제조 공정이 단순화된 상기한 바와 같은 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 장치로서, 전극에 전달되는 화상 신호를 제어하기 위한 스위칭 소자로 박막 트랜지스터를 사용한다.
상기 박막 트랜지스터가 구비된 기판(박막 트랜지스터 기판)을 제조하는 방법으로는 종래 반도체층과 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 서로 다른 마스크를 사용하여 패터닝하는 공정을 사용하였는데, 박막 트랜지스터 기판이 제조 공정상 마스크 공정의 횟수가 늘어나게 되면 전체 공정의 복잡해지고, 제조 효율이 떨어지기 때문에, 하나의 마스크를 사용하여 반도체층과 소스 전극 및 드레인 전극을 패터닝하는 방법이 사용되게 되었다.
상기 하나의 마스크를 사용하는 공정을 간략하게 살펴보면, 게이트 배선이 형성되어 있는 기판 상에 게이트 절연막, 비정질 규소 및 데이터 도전막을 순차적으로 적층하고 슬릿부 또는 반투과부를 구비하는 마스크를 사용하여 포토레지스트 패턴을 형성한다. 이때 채널부에 형성되는 포토레지스트막의 두께를 데이터 배선 상의 다른 영역에 형성되는 포토레스지스막보다 얇게 형성한다. 이어서 포토레지스트막이 형성되지 않은 부분의 데이터 도전막 및 반도체층을 1차 식각하고, 채널부를 덮는 포토레지스트막을 제거한 다음, 채널부 내의 데이터 도전막을 2차 식각하여 채널부를 완성한다. 이후 포토레지스트막을 제거하고 보호막, 화소 전극 등을 형성한다. 여기서 상기 데이터 도전막의 식각은 주로 식각액을 이용하는 습식 식각으로 이루어진다.
그런데, 상기 공정은 2회에 걸친 식각 공정을 진행하여야 할 뿐만 아니라 및 채널부 포토레지스트막 제거 공정이 추가되어야 하므로 제조 공정이 복잡하다.
또, 상기 공정에서 데이터 도전막은 2회에 걸쳐 식각액에 노출되기 때문에 포토레지스트 패턴의 내측으로 과식각될 수 있다. 이러한 데이터 도전막의 과식각으로 원하지 않는 데이터 패턴이 형성되고, 이는 배선의 신뢰성에 영향을 준다. 한편 하부의 반도체층은 식각액에 대해 식각 선택비가 크기 때문에 상기 식각액에 노출되더라도 과식각의 문제가 거의 발생하지 않는다. 따라서 반도체층이 상부의 데이터 배선보다 폭이 넓게 패터닝되어 반도체 돌출부가 형성될 수 있다. 이러한 반도체 돌출부는 액정 표시 장치의 개구율을 감소시키고 워터폴 노이즈(waterfall noise) 등을 야기할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 배선의 신뢰성이 우수한 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 공정이 단순화된 상기한 바와 같은 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판 상에 형성되어 있는 게이트 배선과, 상기 게이트 배선 상에 형성되어 있는 데이터 배선 및 상기 게이트 배선과 상기 데이터 배선 사이에 형성되고, 상기 게이트 배선 및 상기 데이터 배선과 실질적으로 동일한 패턴을 가지며, 상기 게이트 배선 및 상기 데이터 배선과 중첩되는 반도체층을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 게이트 배선이 형성되어 있는 기판 상에 게이트 절연막, 진성 비정질 규소층, 도핑된 비정질 규소층 및 데이터 도전막을 순차적으로 적층하는 단계와, 데이터 배선을 정의하는 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 데이터 도전막 및 상기 도핑된 비정질 규소층을 식각하여 상기 데이터 배선 및 저항성 접촉층을 형성하는 단계 및 반도체층을 정의하는 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 진성 비정질 규소층을 식각하여 상기 반 도체층을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상 의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 용어인 "박막 트랜지스터 기판"은 박막 트랜지스터를 적어도 하나 포함하는 기판을 말하며, 박막 트랜지스터와 기판 사이에 다른 구조물이 개재되어 있거나, 그 위에 다른 구조물이 형성되어 있는 경우를 배제하지 않는다.
이하, 첨부된 도면을 참고로 하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 및 이의 제조 방법에 대하여 설명한다.
먼저 도 1a 및 도 1b를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. 도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 1b는 도 1a의 B - B'선을 따라 절단한 단면도이다.
유리 등의 투명 물질로 이루어진 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)이 연결된다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 배선(22, 26, 27, 28)은 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등의 내화성 금속으로 이루어진 하부막(221, 261, 271), 알루미늄(Al), 구리(Cu), 은(Ag) 또는 이들의 합금 등의 낮은 비저항을 갖는 금속으로 이루어진 도전층(222, 262, 272) 및 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등의 내화성 금속으로 이루어진 상부막(223, 263, 273)을 포함하는 다중막으로 형성되어 있다. 하나의 예로서 몰리브덴/알루미늄/몰리브덴 삼중막을 들 수 있다.
하부막(221, 261, 271)은 상부의 도전층(222, 262, 272)을 이루는 금속 이온이 하부의 절연 기판을 구성하는 물질이 상호 확산하는 것을 방지 한다. 또, 경우에 따라 도전층(222, 262, 272)의 접착력을 보완하는 기능을 할 수 있다. 도전층(222, 262, 272)은 저저항을 가져, 게이트 신호를 빠르게 전달하며, 상부막(223, 263, 273)은 (222, 262, 272)을 보호하며, 확산을 방지하는 역할을 한다.
기판(10) 및 게이트 배선(22, 26, 27, 28) 위에는 산화 규소 또는 질화 규소 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(42, 44)이 형성되어 있으며, 반도체층(42, 44)의 상부에는 실리사이드 등의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(52, 55, 56, 57)이 형성되어 있다. 반도체층 (44)은 박막 트랜지스터의 채널부를 구성하며, 저항성 접촉층(52, 55, 56, 57)은 반도체층(44)과 상부의 소스/드레인 전극(65, 66) 간의 접촉 저항을 줄이는 역할을 한다.
이러한 반도체층(42, 44)의 패턴은 하부의 게이트 배선(22, 26, 27, 28) 및 상부의 데이터 배선(62, 65, 66, 67)과 실질적으로 동일하다. 즉, 반도체층(42, 44)은 게이트 배선(22, 26, 27, 28) 및 데이터 배선(62, 65, 66, 67)과 중첩되어 있다. 저항성 접촉층(52, 55, 56, 57) 패턴은 상부의 데이터 배선(62, 65, 66, 67)과 실질적으로 동일하다. 따라서 데이터 배선(62, 65, 66, 67)과 중첩되는 게이트 배선(22, 26, 27, 28)의 상부에는 반도체층(42, 44) 및 저항성 접촉층(52, 55, 56, 57)이 순차적으로 형성되어 있으며, 데이터 배선(62, 65, 66, 67)과 중첩되지 않는 게이트 배선(22, 26, 27, 28)의 상부에는 반도체층(42, 44)만이 형성되어 있다.
저항성 접촉층(52, 55, 56, 57) 위에는 데이터 배선(62, 65, 66, 67)이 형성되어 있다. 데이터 배선(62, 65, 66, 67)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67)은 전술한 게이트 배선(22, 26, 27, 28) 과 같이 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등의 내화성 금속으로 이루어진 하부막(621, 651, 661, 671), 알루미늄(Al), 구리(Cu), 은(Ag) 또는 이들의 합금 등의 낮은 비저항을 갖는 금속으로 이루어진 도전층 (622, 652, 662, 672) 및 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등의 내화성 금속으로 이루어진 상부막(623, 653, 663, 673)의 다중막으로 형성되어 있다. 이러한 다중막으로 몰리브덴/알루미늄/몰리브덴 삼중막이 예시될 수 있다.
데이터 배선(62, 65, 66, 67) 및 이들이 가리지 않는 반도체 패턴(44) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등으로 형성될 수 있다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 반도체 패턴(44)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
보호막(70)에는 드레인 전극(66)과 연결되어 있는 드레인 전극 확장부(67)를 드러내는 컨택홀(77)이 형성되어 있다.
보호막(70)의 상부에는 ITO 또는 IZO 등의 도전성 산화막으로 이루어진 화소 전극(82)이 형성되어 있다. 화소 전극은 컨택홀(77)을 통해 드레인 전극(66)과 물리적 및 전기적으로 연결된다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 1a 및 도 1b와 도 2a 내지 도 19b를 참조하여 설명하기로 한다.
도 2a 및 도 2b를 참조하면, 기판(10) 상에 몰리브덴(또는 그 합금), 알루미늄(또는 그 합금) 및 몰리브덴(또는 그 합금)을 스퍼터링 등의 방법으로 순차적으로 적층하여 하부막(221, 261, 271), 도전층(222, 262, 272) 및 상부막(223, 263, 273)으로 이루어지는 게이트 삼중막을 형성한다. 도시되진 않았지만, 유지 전극선(28)도 다른 게이트 배선(22, 26, 27)과 동일한 다중막의 구조를 갖는다. 이하에서 설명되는 다중막 구조의 게이트 배선에는 유지 전극선(28)도 포함되며, 다른 게이트 배선(22, 26, 27)의 다층 구조상 특징이 동일하게 적용된다.
이어서, 상기 게이트 삼중막을 사진 식각한다. 상기 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다. 예컨대 인산, 초산, 질산 또는 과산화수소 등을 포함하는 식각액을 사용할 수 있다. 또한 세개의 층을 동일한 식각액을 사용하여 일괄 식각할 수도 있다. 이로써, 게이트선(22), 게이트 전극(26), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 26, 27, 28)이 형성된다.
도 3을 참조하면, 이어서 산화 규소 또는 질화 규소 등으로 이루어진 게이트 절연막(30), 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 예컨대, CVD(Chemical Vapor Deposition) 등의 방법으로 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착한다.
이어서, 도핑된 비정질 규소층(50) 위에 스퍼터링 등의 방법으로 몰리브덴(또는 그 합금), 알루미늄(또는 그 합금) 및 몰리브덴(또는 그 합금)을 순차적으로 적층하여 하부막(601), 도전층(602) 및 상부막(603)으로 이루어지는 데이터 삼중막(60)을 형성한다
이어서, 도 4a 및 도 4b를 참조하면, 데이터 삼중막(60)의 상부에 제1 포토레지스트막을 도포하고 기판의 전면으로부터 노광 및 현상하여 데이터 배선을 정의하는 제1 포토레지스트 패턴(110)을 형성한다.
이어서, 도 5에 도시된 바와 같이 제1 포토레지스트 패턴(110)을 식각 마스크로 이용하여 노출된 데이터 삼중막(60)을 식각한다. 여기서의 식각은 식각액을 사용하는 습식 식각으로 이루어지며, 인산, 초산, 질산 또는 과산화수소 등을 포함하는 식각액이 사용된다. 이때 세개의 층을 동일한 식각액을 이용하여 일괄 식각할 수도 있다. 이로써, 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)을 포함하는 데이터 배선(62, 65, 66, 67)이 형성된다. 여기서 데이터 배선(62, 65, 66, 67)은 1회의 식각 공정에 의해 패터닝되기 때문에 과식각의 문제가 거의 발생하지 않아 양호한 측면 프로파일을 갖는다. 또, 반도체 돌출부의 형성을 방지하므로, 개구율이 확보될 수 있다.
이어서, 도 6에 도시된 바와 같이 제1 포토레지스트 패턴(110)을 식각 마스 크로 이용하여 노출된 도핑된 비정질 규소층(50)을 식각한다. 본 식각은 건식 식각으로 진행될 수 있으며, CF4, HCl 또는 O2를 포함하는 식각 기체를 사용하여 진행될 수 있다. 이때, 소스 전극(65)과 드레인 전극(66) 사이에 존재하는 채널 영역의 도핑된 비정질 규소층(50)을 완전히 제거하기 위하여 하부의 진성 비정질 규소층(40)의 일부까지 과식각한다. 여기서, 비정질 규소층(50)과 진성 비정질 규소층(40)은 식각 선택비가 작아 하부의 비정질 규소층(50)이 식각 정지 기능을 하기 어려우므로, EPD(Ending Point Detector)를 사용하거나, 식각 시간을 제어함으로써 식각 깊이를 조절한다. 이로써 데이터 배선(62, 65, 66, 67)과 실질적으로 동일한 패턴을 갖는 저항성 접촉층(52, 55, 56, 57) 패턴이 완성된다.
도 7 및 도 8을 참조하면, 이어서 도 7에 도시된 바와 같이 제1 포토레지스트 패턴(110)을 스트립(strip) 공정으로 제거하고, 데이터 배선(62, 65, 66, 67) 등이 형성된 절연 기판(10)의 전면에 제2 포토레지스트막(112)을 도포한다.
이어서, 전면으로부터 노광하였던 제1 포토레지스트 패턴과는 달리, 절연 기판(10)의 후면(도 7의 아래쪽)으로부터 포토레지스트막(112)이 감광 특성을 나타내는 빛(115)을 제공한다. 그러면 게이트 배선(22, 26, 27, 28) 및 데이터 배선(62, 65, 66, 67)이 형성되어 있는 영역에 위치하는 제2 포토레지스트막에는 불투명한 상기 배선들에 의해 빛(115)이 차단되지만, 게이트 배선(22, 26, 27, 28) 및 데이터 배선(62, 65, 66, 67)이 형성되지 않은 영역에 위치하는 포토레지스트막은 절연 기판(10), 게이트 절연막(30), 진성 비정질 규소층(40)을 투과한 빛(115)에 노출되 게 된다. 이렇게 빛(115)에 노출된 포토레지스트막은 현상 공정을 거쳐 제거되어, 도 8에 도시되어 있는 바와 같은 패턴을 갖는 제2 포토레지스트막(114)만이 남게 된다. 즉, 제2 포토레지스트 패턴(114)은 게이트 배선(22, 26, 27, 28) 및 데이터 배선(62, 65, 66, 67)을 마스크로 하여 노광 및 현상된 패턴으로, 게이트 배선(22, 26, 27, 28) 및 데이터 배선(62, 65, 66, 67)의 패턴과 실질적으로 동일한 패턴을 갖는다.
도 9를 참조하면, 이어서 제2 포토레지스트 패턴(114)을 식각 마스크로 하여 노출된 진성 비정질 규소층(40)을 식각한다. 여기서의 식각은 예컨대 건식 식각으로 이루어진다. 한편, 채널 영역의 진성 비정질 규소층(40)은 제2 포토레지스트 패턴(114)에 의해 덮여 있어 본 단계에서 식각되지 않는다.
이어서, 제2 포토레지스트 패턴(114)을 제거한다. 이로써 도 9에 도시된 바와같이 게이트 배선(22, 26, 27, 28) 및 데이터 배선(62, 65, 66, 67)과 실질적으로 동일한 패턴을 갖는 반도체층(42, 44) 패턴이 완성된다.
이어서, 도 10에 도시된 바와 같이 보호막(70)을 형성한다.
이어서, 도 11a 및 11b에 도시된 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극 확장부(67)를 드러내는 컨택홀(77)을 형성한다.
마지막으로, 도 1a 및 도 1b에 도시한 바와 같이, 400Å 내지 500Å 두께의 ITO 또는 IZO층을 증착하고 사진 식각하여 컨택홀(77)을 통하여 드레인 전극 확장부(67)와 연결된 화소 전극(82)을 형성한다.
본 실시예에서는 게이트 배선과 데이터 배선이 하부막, 도전층 및 상부막으로 이루어지는 삼중막으로 형성된 경우를 예시하였지만, 상기 배선이 단일막 또는 이중막으로 형성될 수 있으며, 추가로 도전막이 적층된 다중막을 사용할 수 있음은 물론이다.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 상술한 실시예 외에도 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(Array On Color filter) 구조에도 용이하게 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 및그 제조 방법에 의하면, 1회의 공정으로 데이터 배선을 식각하기 때문에 데이터 배선의 과식각을 방지할 수 있다. 따라서 데이터 배선의 측면 프로파일이 개선되어 배선의 신뢰도를 높일 수 있다. 또, 식각 공정 회수가 감소하고 포토레지스트막 제거 공정이 생략되어 공정이 단순화됨으로써 공정 효율이 개선된다.
Claims (11)
- 게이트 배선이 형성되어 있는 기판 상에 게이트 절연막, 진성 비정질 규소층, 도핑된 비정질 규소층 및 데이터 도전막을 순차적으로 적층하는 단계;데이터 배선을 정의하는 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 데이터 도전막 및 상기 도핑된 비정질 규소층을 식각하여 상기 데이터 배선 및 저항성 접촉층을 형성하는 단계; 및반도체층을 정의하는 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 진성 비정질 규소층을 식각하여 상기 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반도체층은 상기 게이트 배선 및 상기 데이터 배선과 실질적으로 동일한 패턴을 가지며, 상기 게이트 배선 및 상기 데이터 배선과 중첩되는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 제2 포토레지스트 패턴은 상기 데이터 배선 및 저항성 접촉층이 형성된 상기 기판의 전면에 포토레지스트막을 도포하고, 후면 노광 및 현상하여 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 저항성 접촉층은 상기 데이터 배선과 실질적으로 동일한 패턴을 가지며, 데이터 배선과 중첩되는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 데이터 배선을 형성하는 단계는 습식 식각으로 진행되는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 저항성 접촉층을 형성하는 단계는 건식 식각으로 진행되는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반도체층을 형성하는 단계는 건식 식각으로 진행되는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반도체층을 형성하는 단계 후에 상기 데이터 배선을 덮는 보호막을형성하는 단계; 및 상기 보호막 상에 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 따른 방법으로 제조된 박막 트랜지스터 기판.
- 기판 상에 형성되어 있는 게이트 배선;상기 게이트 배선 상에 형성되어 있는 데이터 배선; 및상기 게이트 배선과 상기 데이터 배선 사이에 형성되고, 상기 게이트 배선 및 상기 데이터 배선과 실질적으로 동일한 패턴을 가지며, 상기 게이트 배선 및 상기 데이터 배선과 중첩되는 반도체층을 포함하는 박막 트랜지스터 기판.
- 제10 항에 있어서,상기 반도체층과 상기 데이터 배선 사이에 형성되고, 상기 데이터 배선과실질적으로 동일한 패턴을 가지며, 상기 데이터 배선과 중첩되는 저항성 접촉층을 더 포함하는 박막 트랜지스터 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050064463A KR20070009308A (ko) | 2005-07-15 | 2005-07-15 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050064463A KR20070009308A (ko) | 2005-07-15 | 2005-07-15 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070009308A true KR20070009308A (ko) | 2007-01-18 |
Family
ID=38011148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050064463A KR20070009308A (ko) | 2005-07-15 | 2005-07-15 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070009308A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101425635B1 (ko) * | 2006-11-29 | 2014-08-06 | 삼성디스플레이 주식회사 | 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판 |
-
2005
- 2005-07-15 KR KR1020050064463A patent/KR20070009308A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101425635B1 (ko) * | 2006-11-29 | 2014-08-06 | 삼성디스플레이 주식회사 | 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002246607A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR20070000025A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US9006742B2 (en) | Thin film transistor array panel | |
| KR20100021236A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| TWI360012B (en) | Thin film transistor array panel | |
| US7599037B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| JP2006191013A (ja) | 薄膜トランジスタ基板、その製造方法及び液晶表示装置 | |
| KR101229277B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100878242B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR101160823B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20070009308A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100796746B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100895309B1 (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100920352B1 (ko) | 박막 트랜지스터 표시판 | |
| KR20020028005A (ko) | 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 | |
| KR20060133827A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20000050881A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20070019454A (ko) | 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |