KR100848102B1 - 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR100848102B1
KR100848102B1 KR1020020028414A KR20020028414A KR100848102B1 KR 100848102 B1 KR100848102 B1 KR 100848102B1 KR 1020020028414 A KR1020020028414 A KR 1020020028414A KR 20020028414 A KR20020028414 A KR 20020028414A KR 100848102 B1 KR100848102 B1 KR 100848102B1
Authority
KR
South Korea
Prior art keywords
layer
gate
data line
tungsten
line
Prior art date
Application number
KR1020020028414A
Other languages
English (en)
Other versions
KR20030090828A (ko
Inventor
정창오
박홍식
조범석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020028414A priority Critical patent/KR100848102B1/ko
Publication of KR20030090828A publication Critical patent/KR20030090828A/ko
Application granted granted Critical
Publication of KR100848102B1 publication Critical patent/KR100848102B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로 박막 트랜지스터 기판은 절연 기판과, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선과, 기판 위에 형성되어 있는 게이트 절연층과, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층과, 게이트 절연층 위에 있으며, 게이트선과 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 반도체층의 일부분과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되어 있으며 반도체층의 다른 일부분과 연결되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선과, 데이터 배선 위에 형성되어 있으며 접촉구를 가지는 보호층과, 보호층 위에 형성되어 있으며, 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선과 데이터 배선중 적어도 하나는 텅스텐층을 포함한다.
박막트랜지스터기판, 텅스텐, 배선

Description

박막 트랜지스터 기판 및 그의 제조 방법{Thin film transistor array panels and manufacturing methods thereof}
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.
도 2a 내지 도 5b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도 이다.
도 7b, 7c는 도 7a의 Ⅶb-Ⅶb′, Ⅶc-Ⅶc′선에 대한 단면도이다.
도 8a 내지 도 13c는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 14는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 15a는 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 15b는 도 15a의 ⅩⅤb-ⅩⅤb′선에 대한 단면도이다.
도 16a 내지 도 16d는 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 17은 본 발명의 제6 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
95 : 보조 게이트 패드 97 : 보조 데이터 패드
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 125 : 게이트 패드
131 : 유지 전극선 140 : 게이트 절연층
151, 153, 157, 159 : 반도체층 161, 162, 163, 165, 169 : 저항성 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 177 : 유지 용량용 전극
179 : 데이터 패드 190 : 화소 전극
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
박막 트랜지스터 (Thin Film Transistor, TFT) 기판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이 루어져 있다.
박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터에서 게이트선, 게이트 전극, 게이트 패드 등을 포함하는 게이트 배선 및 데이터선, 데이터 전극, 데이터 패드, 소스/드레인 전극 등을 포함하는 데이터 배선은 종래에 탄탈륨(Ta), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr)을 이용하였다.
이들 금속 중 크롬은 높은 스트레스를 가지며, 배선을 형성할 때 발생되는 폐수에 크롬이온(Cr6+)이 포함되어 환경오염이 발생된다.
또, 크롬은 습식 식각을 이용하기 때문에 박막 트랜지스터 부분을 형성하기 위해서는 건식 식각과 습식식각을 모두 사용하여야 하며, 습식 식각시에 배선이 감소된다.
몰리브덴은 화소 전극을 형성하기 위해 투명 도전층인 ITO를 식각할 때 사용되는 왕수 계열의 식각액에 의해 침식되는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위한 것으로써 텅스텐으로 게이트 및 데이터 배선을 형성하여 박막 트랜지스터 기판 배선의 저 저항화를 목적으로 한다.
이러한 목적을 달성하기 위해 본 발명에 따른 박막 트랜지스터는 절연 기판과, 절 연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선과, 기판 위에 형성되어 있는 게이트 절연층과, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층과, 게이트 절연층 위에 있으며, 게이트선과 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 반도체층의 일부분과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되어 있으며 반도체층의 다른 일부분과 연결되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선과, 데이터 배선 위에 형성되어 있으며 접촉구를 가지는 보호층과, 보호층 위에 형성되어 있으며, 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선과 데이터 배선중 적어도 하나는 텅스텐층을 포함한다.
그리고 절연 기판, 절연 기판 위에 형성되어 있으며, 게이트선, 게이트선의 분지인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층의 소정 영역에 형성되어 있는 반도체층, 반도체층 위의 소정 영역을 제외하고 반도체층과 동일한 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며, 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선과 데이터 배선 중의 적어도 하나는 텅스텐층을 포함한다.
박막 트랜지스터들의 데이터 배선은 제1 텅스텐층/ 알루미늄 네오디뮴층/제2 텅스 텐층의 삼중층으로 이루어지며, 제1 및 제2 텅스텐층이 알루미늄 네오디뮴층을 감싸도록 형성되어 있고, 게이트 배선은 텅스텐층/ 알루미늄 네오디뮴층으로 형성되는 것이 바람직하다.
이러한 박막 트랜지스터 기판을 제조하는 방법은, 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층을 순차적으로 적층하는 단계, 저항성 접촉층과 비정질 규소층을 사진 식각하여 패터닝하는 단계, 저항성 접촉층 위에 소스 전극 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계, 보호층 위에 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 데이터 배선 형성 단계와, 게이트 배선 형성 단게 중의 적어도 하나는 텅스텐층을 증착하고 사진 식각하는 단계를 포함한다.
다른 방법으로는 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층 및 텅스텐층을 순차적으로 적층하는 단계, 텅스텐층, 비정질 규소층, 저항성 접촉층을 사진 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 소스 전극과 드레인 전극 사이의 채널부를 형성하는 단계, 데이터 배선 위에 제1 내지 제3 접촉구를 포함하는 보호층을 형성하는 단계, 보호층 위에 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 게이트 배선 형성 단계와 게이트 배선 형성 단계 중의 적어도 하나는 텅스텐층을 증착하고 사진 식각하는 단계로 이루어진다.
데이터 배선을 형성하는 단계는 제1 텅스텐층, 알루미늄 네오디뮴층을 형성한 후 알루미늄 네오디뮴층을 패터닝하여 주 데이터 배선을 형성하는 단계, 알루미늄 네오디뮴층 위에 제2 텅스텐층을 형성한 후 알루미늄 네오디뮴층을 감싸도록 제2 및 제1 텅스텐층을 동시에 패터닝하는 단계를 포함한다.
그리고 게이트 배선을 형성하는 단계는 텅스텐층, 알루미늄 네오디뮴층을 순차적으로 적층한 후 패터닝하는 단계이다.
아래 표1은 현재 박막 트랜지스터 기판의 배선을 형성할 때 사용하는 금속들과 텅스텐과의 특성을 비교한 표이다.
Figure 112002015708940-pat00001
표1에서와 같이, 본 발명에 따른 텅스텐은 현재 사용되고 있는 금속과 비교할 때 몰리브덴과 비슷한 비저항 값을 가지며, 불순물이 도핑된 비정질 규소층 및 투명한 화소 전극과의 접촉 특성이 양호하다.
텅스텐은 내화학성이 크롬과 비슷하여 투명 전극(ITO)을 식각할 때 사용되는 왕수에 의해서도 침식되지 않는다. 그리고 건식 식각이 가능하여 비정질 규소층 및 저항성 접촉층을 형성한 후 동일한 챔버에서 연속해서 식각을 진행할 수 있다. 또한 건식 식각을 사용할 수 있으므로 습식 식각시에 발생하는 언더컷(undercut) 현상으로 인한 배선 감소 및 식각 오차를 줄일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그의 제조방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.
도 1a 내지 도 1b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 텅스텐으로 형성한 게이트 배선이 형성되어 있다.
게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선의 일 부분인 게이트 전극(123), 게이트선의 일단에 연결되어 있으며 외부로부터 게이트 신호를 인가받아 게이트선(121)으로 전달하는 게이트 패드(125)를 포함한다. 게이트 배선(121, 123, 125)은 테이퍼(taper)되어 게이트 배선의 상부가 하부보다 좁게 형성된다. 이는 게이트 배선(121, 123, 125)과 상부층과의 스텝커버리지(step coverage)를 향상시킨다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연층(140) 이 형성되어 있다.
게이트 절연층(140)의 소정영역에는 비정질 규소와 같은 반도체 물질로 형성한 비정질 규소층(151,153)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165)이 형성되어 있다.
저항성 접촉층(161, 163, 165) 및 게이트 절연층(140) 위에는 텅스텐으로 형성한 데이터 배선(173, 175, 177, 179)이 형성되어 있다. 데이터 배선(173, 175, 177, 179)은 게이트선(121)과 수직으로 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)과 대향되도록 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상신호를 인가받는 데이터 패드(179), 유지 용량을 향상시키기 위해 게이트선(125)과 중첩되어 있는 유지 용량용 전극(177)을 포함한다.
데이터 배선(171, 173, 175, 177, 179)을 포함한 기판 전면에 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트 패드(125)를 노출하는 제2 접촉구(182), 데이터 패드(179)를 노출하는 제3 접촉구(183), 유지 용량용 전극(177)을 노출하는 제4 접촉구(184)를 포함하는 보호층(180)이 형성되어 있다.
그리고 보호층(180) 위에는 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통 해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 도2a 내지 도5b를 참조하여 상세히 설명한다.
도 2a, 도 2b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 텅스텐을 증착한 후 사진 식각 공정으로 패터닝하여 게이트 배선(121, 123, 125)을 형성한다.(제1 마스크) 텅스텐층은 스퍼터링 또는 화학 기상 증착법으로 증착한다.
게이트 배선(121, 123, 125)은 텅스텐층(211, 231, 251) 위에 알루미늄 네오디뮴층(212, 232, 252)을 부가 형성한 이중층으로 형성(제2 실시예로 도6 참조)할 수 있다. 이중층으로 형성할 경우 배선의 저항은 단일층에 비해 작아진다.
도 3a, 도 3b에 도시한 바와 같이, 게이트 배선(121, 123, 125, 131) 위에 질화 규소 또는 산화규소를 도포하여 게이트 절연층(140)을 형성한다.
이후 게이트 절연층(140) 위에 도핑되지 않은 비정질 규소층 및 n형 불순물이 고농도로 도핑된 비정질 규소로 이루어진 저항성 접촉층을 형성한다. 그리고 사진 식각 공정으로 불순물이 도핑된 비정질 규소층 및 저항성 접촉층을 식각하여 게이트 절연층(140)의 소정영역에 저항성 접촉층(160A)과 반도체층(151)의 패턴을 형성한다(제2 마스크).
도 4a, 도 4b에 도시한 바와 같이, 저항성 접촉층(160, 161) 위에 텅스텐을 증착한 후 패터닝하여 데이터 배선(171, 173, 175, 177, 179)을 형성한다. (제3 마스크)
소스 전극(173)의 일부는 액티브 영역을 벗어나 형성되고 소스와 드레인 전극(173, 175) 사이에 있는 비정질 규소층(151)은 채널부가 되며, 저항성 접촉층(160A)은 분리된다. 이는 소스 및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 마스크로 저항성 접촉층(160A)을 계속 식각 제거함으로써 소스 및 드레인 전극과 대응되는 저항성 접촉층(163, 165)을 형성한다. 이때 비정질 규소층(151)의 상층부도 일정 부분이 식각될 수 있다.
도 5a, 도 5b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 177, 179) 위에 절연물질을 도포하여 보호층(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉구(181 내지 184)를 형성한다.(제4 마스크)
그리고 제1 내지 제4 접촉구(181 내지 184)를 포함하는 기판 위에 ITO, 또는 IZO와 같은 투명한 물질로 도전층을 형성한 후 패터닝하여 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다.(도 1a, 1b 참조) (제5 마스크)
[제 2 실시예]
도 6은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도이다. 도 6에 도시한 바와 같이, 게이트 배선(121, 123, 125)이 텅스텐층(211, 231, 251)과 알루미늄 네오디뮴층(212, 232, 252)의 이중층으로 형성되어 있다. 제2 실시예의 게이트 배선도 테이퍼되어 텅스텐층(211, 231, 251)과 알루미늄 네오디뮴층(212, 231, 252)은 습식 식각할 경우, 도 6에 도시한 바와 같은 에치 프로파일(etch profile)을 형성한다. 그리고, 텅스텐층(211, 231, 251)을 건식 식각하고 알루미늄 네오디뮴층(212, 231, 252)을 습식 식각할 경우 텅스텐층(211, 231, 251)은 수직하고, 알루미늄 네오디뮴층(212, 231, 252)은 경사진 에치 프로파일(도시되지 않음)을 형성 한다.
이와 같이, 이중층으로 형성할 경우 텅스텐층은 알루미늄 네오디뮴층과 기판과의 접합을 강화하기 위한 층으로 알루미늄 네오디뮴층보다 얇게 형성한다. 텅스텐층으로만 형성할 때보다 배선 저항을 감소시킬 수 있다. 게이트 배선을 제외한 다른 부분은 제 1 실시예와 동일하다.
[제 3실시예]
도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 7b, 도 7c는 도 7a의 Ⅶb-Ⅶb′ 및 Ⅶc-Ⅶc′에 대한 단면도이다.
도 7a 내지 도 7c에 도시한 바와 같이, 투명한 절연 기판(110) 위에 텅스텐으로 형성한 게이트 배선(121, 123, 125)이 형성되어 있다. 게이트 배선(121, 123, 125)은 테이퍼되어 게이트 배선의 상부가 하부보다 좁게 형성된다. 이는 게이트 배선과 상부층과의 스텝 커버리지를 향상시킨다.
게이트 배선(121, 123, 125)은 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함한다. 그리고 유지 전극선(131)을 더 형성 할 수 있다. 유지 전극선(131)은 후술할 화소 전극과 연결된 유지 용량용 전극과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술한 화소 전극과 게이트선의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에는 게이트 절연층(140)이 형성되어 있고, 게이트 절연층(140)의 소정 영역에 비정질 규소층(151, 153, 159)과 저항성 접촉층(161, 162, 163, 165, 169)이 형성되어 있다.
그리고 저항성 접촉층(161, 162, 163, 165) 위에 텅스텐으로 형성한 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 데이터선(171), 데이터 패드(179), 소스 전극(173), 드레인 전극(175)을 포함한다. 또한, 유지 전극선(131)을 형성 할 경우에는 유지 전극선(131) 위에 비정질 규소층(157), 저항성 접촉층(169) 및 유지 용량용 전극(177)을 형성한다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 162, 163, 165, 169)은 동일한 패턴으로 형성되며, 비정질 규소층(151, 153, 157, 159)은 박막 트랜지스터의 채널부(151)를 제외하면 동일한 패턴으로 형성되어 있다. 즉, 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 비정질 규소층(151)은 분리되지 않고 연결되어 채널을 생성한다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에는 제1 내지 제5 접촉구(181 내지 185)를 포함하는 보호층(180)이 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(179)를 노출하며, 제4 및 제5 접촉구(184, 185)는 유지 용량용 전극(177)을 노출한다.
그리고 보호층(180) 위에는 제1, 4, 5 접촉구(181, 184, 185)를 통해 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다.
이와 같은 구조를 가지는 박막 트랜지스터를 제조하는 방법은 도 8a 내지 도 13b를 참조하여 상세히 설명한다.
도 8a 내지 8c에 도시한 바와 같이, 투명한 절연 기판(110) 위에 텅스텐을 증착한 후 패터닝하여 게이트 배선(121, 123, 125) 및 유지 전극선(131)을 형성한다.
이때 게이트 배선(121, 123, 125)은 텅스텐을 증착한 후 연속하여 알루미늄 네오디뮴을 증착하고, 패터닝하여 텅스텐층(211, 231, 251)/알루미늄 네오디뮴층(212, 232, 252)의 이중층으로 형성할 수 있으며 이 경우 배선 전체의 저항이 감소된다. (제4 실시예, 도 14 참조)
도 9a 내지 도 9b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 질화 규소 등의 절연 물질로 이루어진 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160A)을 화학 기상 증착법으로 적층한다. 그리고 불순물이 도핑된 비정질 규소층(160A) 위에 텅스텐을 증착하여 텅스텐층(701A)을 형성한다.
도 10a 내지 도 10b에 도시한 바와 같이, 텅스텐층(701A) 위에 감광층을 도포한 후 노광 및 현상하여 감광층 패턴(P/R)을 형성한다. 감광층 패턴(P/R)은 박막 트랜지스터의 채널이 형성될 비정질 규소층(151)인 제1 부분(A)은 데이터 배선부가 형성 될 부분에 위치한 제2 부분(B) 보다 두께가 얇게 되도록 하며 다른 부분의 감광층은 모두 제거하여 텅스텐층(701A)을 노출한다.
이와 같은 감광층의 두께를 조절하는 방법은 슬릿이나 격자 형태의 패턴을 형성하거나 반 투명층을 사용하여 형성할 수 있으며, 필요에 따라 선택하여 사용한다. 이 러한 감광층의 두께를 조절하는 방법들은 이미 공지된 것들로 구체적인 설명은 생략한다.
도 11a 내지 도 11b에 도시한 바와 같이, 감광층 패턴(P/R)을 마스크로 텅스텐층(701A), 불순물이 도핑된 비정질 규소층(160A), 불순물이 도핑되지 않은 비정질 규소층(150)을 순차적으로 식각하여 데이터 배선(701B, 171, 175, 179), 유지 용량용 전극(177), 저항성 접촉층(160B, 161, 162, 169), 비정질 규소층(151, 153, 157 ,159)을 형성한다. 여기서 데이터 배선 및 저항 접촉층은 소스 및 드레인 전극이 되는 부분(701B)과 이들(701B) 아래에 위치하는 저항성 접촉층(160B)은 연결되어 완성된 데이터 배선 및 저항성 접촉층의 패턴이 아니다.
좀더 구체적으로 설명하면, 감광층 패턴을 마스크로 한 식각은 다단계로 이루어진다. 먼저 감광층 패턴이 형성되지 않은 영역(제3 부분 : C)을 건식 식각을 진행하여 불순물이 도핑된 비정질 규소층(160A)을 노출한다.
이후 제1 부분(A)의 감광층과 함께 감광층이 형성되지 않은 영역의 불순물이 도핑된 비정질 규소층(160A) 및 불순물이 도핑되지 않은 비정질 규소층(150)을 건식 식각하여 비정질 규소층(151, 153, 157, 159)을 완성한다. 이때, 감광층돠 함께 식각되어 제1부분(A) 하부의 금속층(701A)이 노출된다.
다음, 감광층을 애싱하여 잔류하는 제1 부분(A)을 완전히 제거함으로써 채널부 상부의 금속층(701A)을 노출한다. 이때 제2 부분(B)도 일부 식각된다.
도 12a 내지 도 12c에 도시한 바와 같이, 제1 부분(A)의 데이터 배선(701B)과 함께 노출된 비정질 규소층(160B)을 식각하여 데이터 배선(171, 173, 175, 179), 저 항성 접촉층(161, 162, 163, 165, 169)을 완성한다. 이때 제1 부분(A)의 비정질 규소층(151) 및 제2 부분(B)의 감광층의 일부가 식각될 수 있다. 이와 같이 건식 식각이 가능한 텅스텐을 사용하면 동일한 챔버에서 연속하여 식각을 할 수 있다.
도 13a 내지 도 13c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 보호층(180)을 형성한 후 사진 식각 공정으로 제1 내지 제5 접촉구(181 내지 185)를 형성한다. (제3마스크)
이후, 제1 내지 제5 접촉구(181 내지 185)를 포함하는 기판 전면에 투명한 도전 물질인 ITO, 또는 IZO 등으로 도전층을 형성한 후 패터닝하여 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다. (제4 마스크)
화소 전극(190)은 제1 접촉구(181)를 통해 드레인 전극(175)과 연결되고, 보조 게이트 패드(95)는 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되며, 보조 데이터 패드(97)는 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되고, 제4 및 제5 접촉구(184, 185)를 통해 유지 용량용 전극(177)과 연결된다. (도 7a, 7b 참조)
[제4 실시예]
도 14는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 단면도이다. 도 14에 도시한 바와 같이, 게이트 배선(121, 123, 125)이 텅스텐층(211, 231, 251)과 알루미늄 네오디뮴층(212, 232, 252)의 이중층으로 형성되어 있다. 제2 실시예의 게이트 배선도 테이퍼되어 텅스텐층(211, 231, 251)과 알루미늄 네오디뮴층(212, 231, 252)은 습식 식각할 경우, 도 6에 도시한 바와 같은 에치 프로파일(etch profile)을 형성한다. 그리고, 텅스텐층(211, 231, 251)을 건식 식각하고 알루미늄 네오디뮴층(212, 231, 252)을 습식 식각할 경우 텅스텐층(211, 231, 251)은 수직하고, 알루미늄 네오디뮴층(212, 231, 252)은 경사진 에치 프로파일(도시되지 않음)을 형성한다.
이와 같이, 이중층으로 형성할 경우 텅스텐층은 알루미늄 네오디뮴층과 기판과의 접합을 강화하기 위한 층으로 알루미늄 네오디뮴층보다 얇게 형성한다. 텅스텐층으로만 형성할 때보다 배선 저항을 감소시킬 수 있다. 게이트 배선을 제외한 다른 부분은 제3 실시예와 동일하다.
[제5, 6실시예]
도 15a는 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 15b는 도 15a의 XⅤb-XⅤb′선에 대한 절단한 단면도이다.
도 15a 및 도 15b에 도시한 바와 같이, 데이터 배선은 제1 텅스텐층(711)/알루미늄 네오디뮴층(712)/ 제2 텅스텐층(713)의 3중층으로 이루어진다. 이때 알루미늄 네오디뮴층(713)은 주 데이터 배선으로 위, 아래에 형성되어 있는 텅스텐층(711, 713)들로 완전히 감싸지도록 형성되어 있다. 따라서, 주 데이터 배선(713)이 손상되는 것을 방지할 수 있다.
이와 같은 구조의 박막 트랜지스터 기판을 제조하는 방법을 도 16a 내지 도 16d를 참조하여 구체적으로 설명한다.
먼저 도 16a에 도시한 바와 같이, 투명한 절연 기판(110) 위에 텅스텐을 증착한 후 패터닝하여 게이트선(121), 게이트 전극(123), 게이트 패드(125)를 포함하는 게이트 배선을 형성한다. (제1 마스크)
물론 게이트 배선은 테이퍼되어 게이트 배선의 상부가 하부보다 좁게 형성된다. 이는 게이트 배선(121, 123, 125)과 게이트 절연층(140)의 스텝 커버리지를 향상시킨다.
여기서 게이트 배선은 텅스텐으로 형성한 텅스텐층(211, 231, 251) 위에 알루미늄 네오디뮴으로 형성한 알루미늄 네오디뮴층(212, 232, 252)의 이중층으로 형성할 수 있다. (제6 실시예, 도 17참조)
도 16b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 위에 절연 물질로 게이트 절연층(140), 비정질 규소층, 비정질 규소와 같은 반도체 물질로 형성한 n형 불순물이 도핑된 비정질 규소로 이루어진 저항성 접촉층을 형성한 후 비정질 규소층과 저항성 접촉층을 사진 식각 공정으로 패터닝하여 저항성 접촉층(163, 165), 반도체층(151) 패턴을 형성한다 (제2 마스크).
도 16c에 도시한 바와 같이, 제1 텅스텐층(701), 알루미늄 네오디뮴층을 순차적으로 적층한 후 알루미늄 네오디뮴층을 패터닝하여 주 데이터 배선(712)을 형성한다(제3 마스크).
도 16d에 도시한 바와 같이, 주 데이터 배선(712) 위에 제2 텅스텐층을 형성한 후 제2 및 제1 텅스텐층을 동시에 패터닝하여 데이터 배선(171, 173, 175, 177, 179)을 완성한다(제4 마스크).
이때 주 데이터 배선(712)은 제1 및 제2 텅스텐층(711, 713)들에 의해 완전히 감싸지므로 후속 공정으로 인한 손상을 방지할 수 있다.
이후 접촉구들을 가지는 보호층(제5 마스크) 및 화소 전극(제6 마스크) 등을 형성 하는 후속 공정은 제1 실시예와 동일하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 본 발명은 데이터 배선 형성시 건식 식각 방법만으로 형성할 수 있어 동일한 챔버에서 금속 및 비정질 규소층을 식각할 수 있다.
따라서 종래의 습식과 건식을 모두 사용하는 방법에 비해 공정을 간소화할 수 있으며, 습식 식각으로 인한 배선폭이 감소되는 현상을 방지할 수 있다.
또, 텅스텐은 내화학성이 강하여 화소 전극을 형성하는 ITO를 식각하는 왕수계열의 식각액에 의해 식각되지 않으므로 ITO로 투명 전극을 형성하는데 제약이 없다.

Claims (9)

  1. 절연 기판;
    상기 절연 기판 위에 형성되어 있는 게이트선, 게이트 전극 및 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선;
    상기 기판 위에 형성되어 있는 게이트 절연층;
    상기 게이트 절연층 위에 형성되어 있는 반도체층;
    상기 게이트 절연층 위에 있으며, 상기 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 상기 반도체층의 일부분과 접촉하여 형성되어 있는 소스 전극, 상기 소스 전극과 대향되어 있으며 상기 반도체층의 다른 일부분과 접촉하여 형성되어 있는 드레인 전극, 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선;
    상기 데이터 배선 위에 형성되어 있으며 접촉구를 가지는 보호층;
    상기 보호층 위에 형성되어 있으며, 상기 접촉구를 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하고,
    상기 게이트 배선은 텅스텐층/알루미늄 네오디뮴층으로 형성되어 있고,
    상기 데이터 배선은 제1 텅스텐층/ 알루미늄 네오디뮴층/제2 텅스텐층의 삼중층으로 형성되어 있는 박막 트랜지스터 기판.
  2. 절연 기판;
    상기 절연 기판 위에 형성되어 있는 게이트선, 게이트 전극 및 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선;
    상기 게이트 배선 위에 형성되어 있는 게이트 절연층;
    상기 게이트 절연층 위에 형성되어 있는 반도체층;
    상기 반도체층의 일부분과 접촉하여 형성되어 있는 소스 전극, 상기 소스 전극과 대향되어 있으며 상기 반도체층의 다른 일부분과 접촉하여 형성되어있는 드레인 전극, 상기 반도체층 위에 상기 반도체층과 동일한 패턴으로 형성되어 있는 데이터선 및 데이터 패드를 포함하는 데이터 배선;
    상기 데이터 배선 위에 형성되어 있으며 접촉구를 포함하는 보호층;
    상기 보호층 위에 형성되어 있으며, 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하고,
    상기 게이트 배선은 텅스텐층/알루미늄 네오디뮴층으로 형성되어 있고,
    상기 데이터 배선은 제1 텅스텐층/ 알루미늄 네오디뮴층/제2 텅스텐층의 삼중층으로 형성되어 있는 박막 트랜지스터 기판.
  3. 삭제
  4. 삭제
  5. 제1항 또는 제2항에서,
    상기 게이트 배선은 테이퍼된 에치 프로파일을 가지는 박막 트랜지스터 기판.
  6. 절연 기판 위에 텅스텐층, 알루미늄 네오디뮴층을 순차적으로 적층한 후 패터닝하여 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층을 순차적으로 적층하는 단계;
    상기 저항성 접촉층과 상기 비정질 규소층을 사진 식각하여 패터닝하는 단계;
    상기 저항성 접촉층 위에 제1 텅스텐층, 알루미늄 네오디뮴층을 형성한 후 상기 알루미늄 네오디뮴층을 패터닝하여 주 데이터 배선을 형성하는 단계;
    상기 알루미늄 네오디뮴층 위에 제2 텅스텐층을 형성한 후 상기 알루미늄 네오디뮴층을 감싸도록 상기 제2 및 제1 텅스텐층을 동시에 패터닝하여 상기 제1 텅스텐층/알루미늄 네오디뮴층/제2 텅스텐층으로 이루어지는 소스 전극 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계;
    상기 데이터 배선 위에 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계;
    상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020020028414A 2002-05-22 2002-05-22 박막 트랜지스터 기판 및 그의 제조 방법 KR100848102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020028414A KR100848102B1 (ko) 2002-05-22 2002-05-22 박막 트랜지스터 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020028414A KR100848102B1 (ko) 2002-05-22 2002-05-22 박막 트랜지스터 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030090828A KR20030090828A (ko) 2003-12-01
KR100848102B1 true KR100848102B1 (ko) 2008-07-24

Family

ID=32383957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020028414A KR100848102B1 (ko) 2002-05-22 2002-05-22 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100848102B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005693B1 (ko) * 2008-03-14 2011-01-05 이찬봉 여닫이문 고정장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240824A (ja) * 1991-01-25 1992-08-28 Toshiba Corp 液晶表示装置用アレイ基板
KR19990077818A (ko) * 1998-03-13 1999-10-25 니시무로 타이죠 표시장치용 어레이 기판의 제조방법
KR20010095037A (ko) * 2000-03-30 2001-11-03 히로 산쥬 전기광학소자의 제조방법
KR20020017440A (ko) * 2000-08-30 2002-03-07 구본준, 론 위라하디락사 액정표시장치 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240824A (ja) * 1991-01-25 1992-08-28 Toshiba Corp 液晶表示装置用アレイ基板
KR19990077818A (ko) * 1998-03-13 1999-10-25 니시무로 타이죠 표시장치용 어레이 기판의 제조방법
KR20010095037A (ko) * 2000-03-30 2001-11-03 히로 산쥬 전기광학소자의 제조방법
KR20020017440A (ko) * 2000-08-30 2002-03-07 구본준, 론 위라하디락사 액정표시장치 제조방법

Also Published As

Publication number Publication date
KR20030090828A (ko) 2003-12-01

Similar Documents

Publication Publication Date Title
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
KR20100056649A (ko) 어레이 기판 및 이의 제조방법
JP2006191013A (ja) 薄膜トランジスタ基板、その製造方法及び液晶表示装置
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8093595B2 (en) Thin film array panel and manufacturing method thereof
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR100848100B1 (ko) 박막 트랜지스터 기판 및 그의 제조방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100848506B1 (ko) 픽셀 구조체 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100870019B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20040046384A (ko) 액정표시장치 및 그 제조방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20040091484A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100878276B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee