JPH04240824A - 液晶表示装置用アレイ基板 - Google Patents

液晶表示装置用アレイ基板

Info

Publication number
JPH04240824A
JPH04240824A JP797691A JP797691A JPH04240824A JP H04240824 A JPH04240824 A JP H04240824A JP 797691 A JP797691 A JP 797691A JP 797691 A JP797691 A JP 797691A JP H04240824 A JPH04240824 A JP H04240824A
Authority
JP
Japan
Prior art keywords
film
wiring
address wiring
address
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP797691A
Other languages
English (en)
Inventor
Masayuki Dojiro
堂城 政幸
Nobuo Mukai
向井 信夫
Hiroyuki Ikeda
裕幸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP797691A priority Critical patent/JPH04240824A/ja
Publication of JPH04240824A publication Critical patent/JPH04240824A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[発明の目的]
【0001】
【産業上の利用分野】この発明は、アクティブマトリク
ス型の液晶表示装置用アレイ基板の配線構成に関する。
【0002】
【従来の技術】従来のアクティブマトリクス型液晶表示
装置用アレイ基板の形成方法は、例えば特開平1−29
1467号公報に記載されている。即ち、60〜85原
子%のタンタル(Ta)を含むモリブデン・タンタル(
Mo−Ta)合金からなるアドレス配線・電極材料をス
パッタ法等の成膜法により堆積し、ドライエッチング等
の方法によりテーパ加工を用いて形成する。その後、ト
ランジスタ能動部、画素電極部、データ配線及びソース
・ドレイン電極を順次形成する。この構成の基板では、
表示面積がA4サイズで、アドレス線本数が500本程
度の液晶表示装置までは、良好な表示特性が得られた。
【0003】
【発明が解決しようとする課題】液晶表示装置の表示部
分が大画面化或いは高精細化されるに伴い、アドレス配
線が長くなることや、画素の開口率を大きくするためア
ドレス配線の幅が細くなることに起因して、アドレス配
線抵抗の高抵抗化が起こる。この結果、アドレス信号の
波形が歪み、信号の伝搬遅延が起こる。この現象が画像
の不均一化となって現れ、画質低下を招くことになる。 この発明はこのような従来の事情に鑑みなされたもので
あり、アドレス配線を低抵抗化させることを目的とする
。 [発明の構成]
【0004】
【課題を解決するための手段】この発明は、絶縁性基板
上にアドレス配線とデータ配線をマトリクス状に形成し
、この交点に薄膜トランジスタ(以下、TFTと称す)
及び透明画素電極を配置してなる液晶表示装置用アレイ
基板についてのものである。そして、アドレス配線はA
l膜と、Ta,ニオブ(Nb),タングステン(W),
Mo及びこれらの合金のうち少なくとも一つからなる金
属膜との積層構造からなり、且つAl膜の側面は酸化さ
れている。このとき、Al膜は絶縁性基板に近接する側
に配備されており、且つ上記金属膜は適切なエッチング
条件下でテーパ加工された構造を有する。また、Al膜
の側面は純水による加熱酸化により、アルミニウム酸化
膜を形成する。
【0005】
【作用】上記構成で、例えばAl膜厚を1000オング
ストローム、Ta,Nb,W,Mo及びこれらの合金の
うち例えばMo−Ta膜厚を2000オングストローム
とした場合は、Mo−Ta膜厚を3000オングストロ
ームとした場合に比べ、アドレス配線の線幅を同じにし
て、Mo−Ta単層で10kΩに対して、積層配線構造
では2kΩとアドレス配線抵抗を1/5以下に低減でき
る。また、Alは非常にエッチングされやすい材料であ
り、アレイ作製プロセスで採用されるエッチング処理等
においてAl膜も同時にエッチングされることが多いの
に対し、Ta,Nb,W,Mo及びこれらの合金からな
る金属膜は、これとは逆に、例えば通常よく用いられる
薄いフッ酸系エッチング液等においてエッチングされに
くい。この発明では、Al膜の上部に上記金属膜を形成
するとともにAl膜の側面を酸化し、Al自体の露出部
分をなくすことで、従来のプロセスをほとんど変更する
ことなく使用することができる。
【0006】
【実施例】以下、この発明の詳細を図面を参照して説明
する。
【0007】図1はこの発明の一実施例を用いたアクテ
ィブマトリクス型液晶表示装置の等価回路図である。図
1において、絶縁性基板1上に、アドレス配線2とデー
タ配線3がマトリクス状に配設されている。そして、ア
ドレス配線2とデータ配線3の交差部に、アモルファス
シリコン(a−Si)膜を有するTFT4が形成されて
いる。更に、TFT4のドレインはデータ配線3に接続
され、ゲートはアドレス配線2に接続されている。また
、TFT4のソースには、各画素の透明画素電極5と液
晶容量6及び補助容量7が接続されている。
【0008】図2は図1に示した実施例におけるTFT
部を示す断面図であり、図1と対応する部分には同一の
符号を付してある。図2において、製造工程に従って説
明する。まず、例えばプラズマCVD法によるSiOx
 膜付きガラスからなる絶縁性基板1上に、スパッタ法
により、Al膜8を1000オングストローム、続いて
連続的に、Ta,Nb,W,Mo及びこれらの合金のう
ち少なくとも一つ例えば60〜85原子%のTaを含む
Mo−Ta合金からなる金属膜9を2000オングスト
ローム堆積させる。このとき、Al膜8はAl合金例え
ば銅1原子%、シリコン0.5原子%を含むAl膜でも
可能である。そして、Al膜8と金属膜9の積層膜上に
、フォトリソグラフィーを用いてゲート電極を含むアド
レス配線2のパターンを形成し、CDE(Chemic
al Dry Etching)でCF4 +O2 混
合ガスを用いて、金属膜9を30度以下のテーパができ
るようにエッチングする。次に、燐酸、硝酸及び酢酸の
3つを混合した混酸を用いてAl膜8のエッチングを行
い、アドレス配線2のパターンを完成させる。このとき
、補助容量の電極(図示せず)も同時に形成する。それ
に続いて、70〜100℃の液温の純水を用いて、10
〜60分の範囲で加熱処理を行う。それにより、Al膜
8の側面のみアルミニウム酸化膜8aを形成する。続い
て、プラズマCVD法によりSiOx 膜10、SiN
x 膜11、a−Si膜12及びSiNx 膜13を連
続形成する。次に、SiNx 膜13をパターニングし
、ソ―ス・ドレイン電極のコンタクトとしてn+ a−
Si膜14をプラズマCVD法により堆積する。次に、
a−Si膜12をパターニングし、例えばITO(In
dium Tin Oxide)膜からなる透明画素電
極5を形成する。ここで、透明画素電極5は補助容量の
一方の電極の一部としても使用する。続いて、アドレス
配線2のパッド部(図示せず)の開口を、HF系のエッ
チングで行う。次に、スパッタ法によりCr、Al及び
Crの3層を堆積させ、これを図1に示すデ―タ配線3
、及びソ―ス電極15とドレイン電極16として形成す
る。この後、RIE(Reactive Ion Et
ching)により、a−Si膜12のチャネル部と対
向するn+ a−Si膜14を除去する。次に、保護膜
として、プラズマCVD法によりSiNx 膜17を形
成し、液晶表示装置用アレイ基板が完成する。
【0009】アドレス配線2において平均アドレス配線
幅を30μm、アドレス配線長を20cmとしたときに
、アドレス配線2の抵抗が約1.8kΩとなり、これと
同じ配線幅・配線長で膜厚3000オングストロームの
Mo−Ta合金膜からなるアドレス配線の抵抗は約9k
Ωとなるので、この実施例ではアドレス配線抵抗を従来
に比べ1/5に低減することができた。また、プラズマ
CVD法により形成したゲート絶縁膜としてのSiOx
 膜10、SiNx 膜11にピンホール等が発生して
アドレス配線2が露出することがあるが、この実施例で
はAl膜8の側面をアルミニウム酸化膜8aで覆うこと
により、透明画素電極5等のエッチング処理時にAl膜
8も同時にエッチングされるのを防止できる。この結果
、従来のMo−Ta配線プロセスを変更することなく使
用することが可能となる。更に、アドレス配線2上部の
金属膜9にテーパエッチングを施すことによって、下層
のAl膜8が存在しても、ゲート絶縁膜のステップカバ
レージが良好となり、Mo−Ta膜単層の場合と変わら
ない層間絶縁性が得られる。
【0010】なお、金属膜9の材料としては、Mo−T
a合金以外に限らず、Ta,Nb,W,Mo及びこれら
の合金のうち少なくとも一つからなればよい。また、A
l膜8の酸化方法については、この実施例で述べた方法
に限られないが、金属膜9の酸化を防ぐという観点から
考えた場合、Alをエッチングしない溶液例えば純水で
の加熱酸化という方法が望ましい。
【0011】
【発明の効果】この発明は、アドレス配線の構造をAl
膜と、Ta,Nb,W,Mo及びこれらの合金のうち少
なくとも一つからなる金属膜との積層構造で且つAl膜
の側面を酸化したアルミニウム酸化膜構造とすることに
より、従来と同様のプロセスを用いてアドレス配線抵抗
を低抵抗とすることができ、例えば液晶表示装置の大画
面化・高精細化を図ることが可能となる。
【図面の簡単な説明】
【図1】この発明の一実施例を用いたアクティブマトリ
クス型液晶表示装置の等価回路図である。
【図2】この発明の一実施例におけるTFT部の断面図
である。
【符号の説明】
1……絶縁性基板 2……アドレス配線 3……データ配線 4……TFT 5……透明画素電極 8……Al膜 9……金属膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  絶縁性基板上にアドレス配線とデータ
    配線をマトリクス状に形成し、この交点に薄膜トランジ
    スタ及び透明画素電極を配置してなる液晶表示装置用ア
    レイ基板において、前記アドレス配線はアルミニウム膜
    と、タンタル,ニオブ,タングステン,モリブデン及び
    これらの合金のうち少なくとも一つからなる金属膜との
    積層構造からなり、且つ前記アルミニウム膜の側面は酸
    化されていることを特徴とする液晶表示装置用アレイ基
    板。
JP797691A 1991-01-25 1991-01-25 液晶表示装置用アレイ基板 Pending JPH04240824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP797691A JPH04240824A (ja) 1991-01-25 1991-01-25 液晶表示装置用アレイ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP797691A JPH04240824A (ja) 1991-01-25 1991-01-25 液晶表示装置用アレイ基板

Publications (1)

Publication Number Publication Date
JPH04240824A true JPH04240824A (ja) 1992-08-28

Family

ID=11680488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP797691A Pending JPH04240824A (ja) 1991-01-25 1991-01-25 液晶表示装置用アレイ基板

Country Status (1)

Country Link
JP (1) JPH04240824A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5738948A (en) * 1994-09-29 1998-04-14 Kabushiki Kaisha Toshiba Electrode-wiring material and electrode-wiring substrate using the same
KR100249187B1 (ko) * 1996-07-13 2000-03-15 구본준 박막액정표시장치(tft-lcd)및그제조방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100848102B1 (ko) * 2002-05-22 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US7456910B2 (en) * 2000-08-08 2008-11-25 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5738948A (en) * 1994-09-29 1998-04-14 Kabushiki Kaisha Toshiba Electrode-wiring material and electrode-wiring substrate using the same
KR100249187B1 (ko) * 1996-07-13 2000-03-15 구본준 박막액정표시장치(tft-lcd)및그제조방법
US7456910B2 (en) * 2000-08-08 2008-11-25 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
US7095459B2 (en) 2001-06-05 2006-08-22 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100848102B1 (ko) * 2002-05-22 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US6081308A (en) Method for manufacturing liquid crystal display
US7259035B2 (en) Methods of forming thin-film transistor display devices
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
JPH11283934A (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
US5968850A (en) Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor
JPH07321328A (ja) 薄膜トランジスタ駆動液晶表示装置およびその製法
JP2001166336A (ja) 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
JPH04372934A (ja) 液晶表示装置用アレイ基板の製造方法
JPH04336530A (ja) 液晶ディスプレイ
JPH08248442A (ja) 液晶表示装置
JPH11352515A (ja) 液晶表示装置およびその製造方法
JPH04240824A (ja) 液晶表示装置用アレイ基板
JPH0640585B2 (ja) 薄膜トランジスタ
JP3192813B2 (ja) 液晶表示装置
JP2820064B2 (ja) 薄膜トランジスタとこれを用いた液晶表示装置
JP2000199912A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH05323378A (ja) 液晶表示装置用アレイ基板
JPH07114043A (ja) 液晶表示装置及びその製造方法
JP2775883B2 (ja) 薄膜トランジスタマトリクスの製造方法
JPH0677482A (ja) 液晶表示装置用アレイ基板の製造方法
JPH0720492A (ja) 液晶表示装置及びその製造方法
JPH06130405A (ja) 液晶表示装置の製造方法
JPH05188399A (ja) 液晶表示装置用アレイ基板
JP3257001B2 (ja) 多層配線板及び多層配線板の製造方法
JP3302475B2 (ja) 薄膜トランジスタアレイの製造方法