JP2775883B2 - 薄膜トランジスタマトリクスの製造方法 - Google Patents
薄膜トランジスタマトリクスの製造方法Info
- Publication number
- JP2775883B2 JP2775883B2 JP21912889A JP21912889A JP2775883B2 JP 2775883 B2 JP2775883 B2 JP 2775883B2 JP 21912889 A JP21912889 A JP 21912889A JP 21912889 A JP21912889 A JP 21912889A JP 2775883 B2 JP2775883 B2 JP 2775883B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- bus line
- gate electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
〔概 要〕 液晶ディスプレイ、エレクトロルミネッセンス等の駆
動に用いる薄膜トランジスタ（TFT）マトリクスの製造
方法に関し、 バスライン抵抗の増大を招くことなく、ゲート電極お
よびゲートバスライン表面に酸化層を形成することを目
的とし、 絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、動
作半導体層と、ソースおよびドレイン電極が、この順に
積層された構成の薄膜トランジスタを複数個マトリクス
状に配列し、かつ、一方向に並ぶ該トランジスタのゲー
ト電極を共通に接続するゲートバスラインを具備する薄
膜トランジスタマトリクスを作製するに際し、前記絶縁
性基板上にTi,V,Cr,Fe,Co,Ni,Cu,Zn,Taの中から選ばれ
た一つからなる金属膜とアルミニウム膜との積層膜を形
成し、次いで該積層膜の不要部を除去してゲート電極お
よびゲートバスラインのパターンを形成し、次いで前記
ゲート電極部のアルミニウム膜を選択的に除去する工程
と、前記ゲート電極およびゲートバスラインの母材表面
を、N2,Ar,He,およびH2の中から選ばれた一つとO2との
混合雰囲気中において、加熱プラズマ酸化法を施すこと
により酸化する工程と、ゲート絶縁膜となる絶縁膜を成
膜する工程を含む構成とする。 〔産業上の利用分野〕 本発明は液晶ディスプレイ、エレクトロルミネッセン
ス等の駆動に用いる薄膜トランジスタ（TFT）マトリク
スの製造方法に関する。 上記薄膜トランジスタマトリクスにおいては、TFTの
ゲート・ドレイン間およびゲート・ソース間に用いる絶
縁膜に高い信頼性が要求される。 その理由は、それらの絶縁膜のピンホール等によりゲ
ート・ドレイン電極間に短絡が生じると、その電極に接
続されたすべてのTFTに正常な電圧が印加不可能となる
ため、そのライン上のすべての画素が表示不良となるた
めである。これはライン欠陥と呼ばれ、表示上致命的な
欠陥である。 また、ゲート・ソース間の短絡は点欠陥ではあるが、
画面品質が低下するので、これまた重大な欠陥となる。 さらに、よに大きな画面を形成するには、バスライン
の低抵抗化を図ることも必要である。 〔従来の技術〕 従来の動作半導体層にアモルファスシリコン（ａ−S
i）を用いたTFTマトリクスの構造を第４図に示す。な
お、同図の（ｂ）および（ｃ）は、それぞれ（ａ）のＢ
−Ｂ矢視部，およびＣ−Ｃ矢視部断面を示す。 １は透明絶縁性基板であるガラス基板、２はTi膜、３
はAl膜で、ゲート電極ＧはTi膜２の単層膜、ゲートバス
ラインGBはTi膜２とAl膜３との積層膜、５および６は酸
素雰囲気中で酸化した酸化層、７はSiH4とNH3の混合ガ
ス雰囲気のＰ−CVD法で形成したSiNからなるゲート絶縁
膜、８はSiH4のガス雰囲気のＰ−CVD法で形成した動作
半導体層としてのａ−Si層、９はN2OとSiH4の混合ガス
雰囲気のＰ−CVD法で形成した保護膜としてのSiO2膜、1
1はPH3をドープしたSiH4の雰囲気のＰ−CVD法で形成し
た、コンタクト層としてのn+a−Si膜、12はTi膜、14は
ポリイミドからなる層間絶縁膜、Ｄはドレイン電極、Ｓ
はソース電極、Ｇはゲート電極、Ｅは画素電極、DBはド
レインバスライン、GBはゲートバスラインである。 〔発明が解決しようとする課題〕 上記構造のゲート電極ＧおよびゲートバスラインGB表
面の酸化を、下地残渣（例えばレジスト残渣）も同時に
除去することを目的として、従来はO2雰囲気中におい
て、レジストエッチングレートが大きく得られる基板温
度を400℃程度で行っていた。 このような高温にさらすと、バスライン材のAl中に、
ゲート電極材のTiの拡散起こる。10インチ以上の大型の
表示装置では、バスライン抵抗は0.83Ω／□以下である
ことが必要であるにもかかわらず、上記拡散が起こるこ
とにより、2.5Ω／□程度にまで上昇してしまう。 抵抗値がこのように増大すると、10インチ以上の大型
パネルでは、信号遅れが生じて画面全体の駆動が不可能
となる。 本発明は、上記バスライン抵抗の増大を招くことな
く、ゲート電極およびゲートバスライン表面に酸化層を
形成することを目的とする。 〔課題を解決するための手段〕 上記課題を達成するため本発明においては、第１図に
示すように、絶縁性基板１上にTi,V,Cr,Fe,Co,Ni,Cu,Zn
の中から選ばれた一つからなる膜２とアルミニウム膜３
との積層膜を形成し、次いで該積層膜の不要部を除去し
てゲート電極ＧおよびゲートバスラインGBのパターンを
形成する。 次いで前記ゲート電極Ｇ部のアルミニウム膜３を選択
的に除去した後、前記ゲート電極Ｇおよびゲートバスラ
インGBの母材表面を、N2,Ar,He,およびH2の中から選ば
れた一つとO2との混合雰囲気中において、加熱プラズマ
酸化法を施すことにより酸化し、酸化膜５を形成すると
ともに、レジスト等の残渣を除去する。 そのあと、ゲート絶縁膜７となる絶縁膜を成膜する。 〔作 用〕 ゲート電極Ｇ及びゲートバスラインGBの金属を、O2と
N2等との混合雰囲気中で加熱プラズマ酸化することによ
り、第２図に白丸で示すように、基板温度が凡そ300℃
という低温で、従来の基板温度400℃におけるO2雰囲気
中での処理（黒丸で示す）と同等のレジストエンッチン
グレートが得られるので、レジスト等の残渣を低温で効
果的に除去できる。 このように雰囲気をN2,Ar,He,およびH2の中から選ば
れた一つとO2との混合雰囲気とすることにより、加熱プ
ラズマ酸化法による酸化温度を、300℃ないしはそれ以
下と低くすることができるので、Al膜３へゲート電極材
のTiが拡散することを抑制でき、第３図に示すようにバ
スラインのシート抵抗を、10インチ以上の大型表示装置
に必要な、0.83Ω／□以下の値にすることが可能とな
る。 しかも、O2のみでの熱酸化法や、プラズマ酸化法で形
成したのと同等の酸化膜が得られるので、その上層に形
成するゲート絶縁膜７との密着性が増し、全体としてピ
ンホールの無い絶縁膜が実現できるため、製造歩留を向
上させることができる。 〔実 施 例〕 以下本発明の一実施例を図面を参照して説明する。 第１図に上記一実施例の製造方法を、その製造工程の
順に示す。
動に用いる薄膜トランジスタ（TFT）マトリクスの製造
方法に関し、 バスライン抵抗の増大を招くことなく、ゲート電極お
よびゲートバスライン表面に酸化層を形成することを目
的とし、 絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、動
作半導体層と、ソースおよびドレイン電極が、この順に
積層された構成の薄膜トランジスタを複数個マトリクス
状に配列し、かつ、一方向に並ぶ該トランジスタのゲー
ト電極を共通に接続するゲートバスラインを具備する薄
膜トランジスタマトリクスを作製するに際し、前記絶縁
性基板上にTi,V,Cr,Fe,Co,Ni,Cu,Zn,Taの中から選ばれ
た一つからなる金属膜とアルミニウム膜との積層膜を形
成し、次いで該積層膜の不要部を除去してゲート電極お
よびゲートバスラインのパターンを形成し、次いで前記
ゲート電極部のアルミニウム膜を選択的に除去する工程
と、前記ゲート電極およびゲートバスラインの母材表面
を、N2,Ar,He,およびH2の中から選ばれた一つとO2との
混合雰囲気中において、加熱プラズマ酸化法を施すこと
により酸化する工程と、ゲート絶縁膜となる絶縁膜を成
膜する工程を含む構成とする。 〔産業上の利用分野〕 本発明は液晶ディスプレイ、エレクトロルミネッセン
ス等の駆動に用いる薄膜トランジスタ（TFT）マトリク
スの製造方法に関する。 上記薄膜トランジスタマトリクスにおいては、TFTの
ゲート・ドレイン間およびゲート・ソース間に用いる絶
縁膜に高い信頼性が要求される。 その理由は、それらの絶縁膜のピンホール等によりゲ
ート・ドレイン電極間に短絡が生じると、その電極に接
続されたすべてのTFTに正常な電圧が印加不可能となる
ため、そのライン上のすべての画素が表示不良となるた
めである。これはライン欠陥と呼ばれ、表示上致命的な
欠陥である。 また、ゲート・ソース間の短絡は点欠陥ではあるが、
画面品質が低下するので、これまた重大な欠陥となる。 さらに、よに大きな画面を形成するには、バスライン
の低抵抗化を図ることも必要である。 〔従来の技術〕 従来の動作半導体層にアモルファスシリコン（ａ−S
i）を用いたTFTマトリクスの構造を第４図に示す。な
お、同図の（ｂ）および（ｃ）は、それぞれ（ａ）のＢ
−Ｂ矢視部，およびＣ−Ｃ矢視部断面を示す。 １は透明絶縁性基板であるガラス基板、２はTi膜、３
はAl膜で、ゲート電極ＧはTi膜２の単層膜、ゲートバス
ラインGBはTi膜２とAl膜３との積層膜、５および６は酸
素雰囲気中で酸化した酸化層、７はSiH4とNH3の混合ガ
ス雰囲気のＰ−CVD法で形成したSiNからなるゲート絶縁
膜、８はSiH4のガス雰囲気のＰ−CVD法で形成した動作
半導体層としてのａ−Si層、９はN2OとSiH4の混合ガス
雰囲気のＰ−CVD法で形成した保護膜としてのSiO2膜、1
1はPH3をドープしたSiH4の雰囲気のＰ−CVD法で形成し
た、コンタクト層としてのn+a−Si膜、12はTi膜、14は
ポリイミドからなる層間絶縁膜、Ｄはドレイン電極、Ｓ
はソース電極、Ｇはゲート電極、Ｅは画素電極、DBはド
レインバスライン、GBはゲートバスラインである。 〔発明が解決しようとする課題〕 上記構造のゲート電極ＧおよびゲートバスラインGB表
面の酸化を、下地残渣（例えばレジスト残渣）も同時に
除去することを目的として、従来はO2雰囲気中におい
て、レジストエッチングレートが大きく得られる基板温
度を400℃程度で行っていた。 このような高温にさらすと、バスライン材のAl中に、
ゲート電極材のTiの拡散起こる。10インチ以上の大型の
表示装置では、バスライン抵抗は0.83Ω／□以下である
ことが必要であるにもかかわらず、上記拡散が起こるこ
とにより、2.5Ω／□程度にまで上昇してしまう。 抵抗値がこのように増大すると、10インチ以上の大型
パネルでは、信号遅れが生じて画面全体の駆動が不可能
となる。 本発明は、上記バスライン抵抗の増大を招くことな
く、ゲート電極およびゲートバスライン表面に酸化層を
形成することを目的とする。 〔課題を解決するための手段〕 上記課題を達成するため本発明においては、第１図に
示すように、絶縁性基板１上にTi,V,Cr,Fe,Co,Ni,Cu,Zn
の中から選ばれた一つからなる膜２とアルミニウム膜３
との積層膜を形成し、次いで該積層膜の不要部を除去し
てゲート電極ＧおよびゲートバスラインGBのパターンを
形成する。 次いで前記ゲート電極Ｇ部のアルミニウム膜３を選択
的に除去した後、前記ゲート電極Ｇおよびゲートバスラ
インGBの母材表面を、N2,Ar,He,およびH2の中から選ば
れた一つとO2との混合雰囲気中において、加熱プラズマ
酸化法を施すことにより酸化し、酸化膜５を形成すると
ともに、レジスト等の残渣を除去する。 そのあと、ゲート絶縁膜７となる絶縁膜を成膜する。 〔作 用〕 ゲート電極Ｇ及びゲートバスラインGBの金属を、O2と
N2等との混合雰囲気中で加熱プラズマ酸化することによ
り、第２図に白丸で示すように、基板温度が凡そ300℃
という低温で、従来の基板温度400℃におけるO2雰囲気
中での処理（黒丸で示す）と同等のレジストエンッチン
グレートが得られるので、レジスト等の残渣を低温で効
果的に除去できる。 このように雰囲気をN2,Ar,He,およびH2の中から選ば
れた一つとO2との混合雰囲気とすることにより、加熱プ
ラズマ酸化法による酸化温度を、300℃ないしはそれ以
下と低くすることができるので、Al膜３へゲート電極材
のTiが拡散することを抑制でき、第３図に示すようにバ
スラインのシート抵抗を、10インチ以上の大型表示装置
に必要な、0.83Ω／□以下の値にすることが可能とな
る。 しかも、O2のみでの熱酸化法や、プラズマ酸化法で形
成したのと同等の酸化膜が得られるので、その上層に形
成するゲート絶縁膜７との密着性が増し、全体としてピ
ンホールの無い絶縁膜が実現できるため、製造歩留を向
上させることができる。 〔実 施 例〕 以下本発明の一実施例を図面を参照して説明する。 第１図に上記一実施例の製造方法を、その製造工程の
順に示す。
【第１図（ａ）−２，（ａ）−３参照】 ガラス基板１上にスパッタリング法を用いて、Ti膜２
を約80nm,Al膜３を約100nmの厚さに形成する。
を約80nm,Al膜３を約100nmの厚さに形成する。
【同図（ｂ）−１，（ｂ）−２，（ｂ）−３参照】 上記Ti膜２およびAl膜３を、レジスト膜４をマスクと
して露出部を除去し、次いで、オーバーエッチングを行
なって、ゲート電極Ｇの部分はAl膜を除去し、ゲート電
極ＧはTi膜２のみの単層構造、ゲートバスラインGBはTi
膜２とAl膜３との積層構造とする。
して露出部を除去し、次いで、オーバーエッチングを行
なって、ゲート電極Ｇの部分はAl膜を除去し、ゲート電
極ＧはTi膜２のみの単層構造、ゲートバスラインGBはTi
膜２とAl膜３との積層構造とする。
【同図（ｃ）−１，（ｃ）−２，（ｃ）−３参照】 次いでO2とN2との混合ガス雰囲気中で基板を約300℃
に加熱し、プラズマをたてることにより、ゲート電極Ｇ
およびゲートバスラインGB表面に、Tiの酸化膜（TiO
2膜）5,6を約40nmの厚さに形成する。
に加熱し、プラズマをたてることにより、ゲート電極Ｇ
およびゲートバスラインGB表面に、Tiの酸化膜（TiO
2膜）5,6を約40nmの厚さに形成する。
【同図（ｄ）−１，（ｄ）−２，（ｄ）−３参照】 次いで上記ゲート電極ＧおよびゲートバスラインGBを
被覆するSiN膜（厚さ約300nm）７と、その上にａ−Si膜
（厚さ約25nm）８およびSiO2膜（厚さ約140nm）９をＰ
−CVD法により連続形成する。 SiN膜７はSiH4とNH3の混合ガス雰囲気、ａ−Si膜８は
SiH4のガス雰囲気、SiO2膜９はSiH4とN2Oの混合ガス雰
囲気を用いて形成する。
被覆するSiN膜（厚さ約300nm）７と、その上にａ−Si膜
（厚さ約25nm）８およびSiO2膜（厚さ約140nm）９をＰ
−CVD法により連続形成する。 SiN膜７はSiH4とNH3の混合ガス雰囲気、ａ−Si膜８は
SiH4のガス雰囲気、SiO2膜９はSiH4とN2Oの混合ガス雰
囲気を用いて形成する。
【同図（ｅ）−１，（ｅ）−２，（ｅ）−３参照】 上記SiO2膜９の上部にポジレジストを塗布し、ガラス
基板１の裏面より紫外線を照射することにより、ゲート
電極Ｇと自己整合したレジスト膜10を形成する。
基板１の裏面より紫外線を照射することにより、ゲート
電極Ｇと自己整合したレジスト膜10を形成する。
【同図（ｆ）−１，（ｆ）−２，（ｆ）−３参照】 上記レジスト膜10を用いて、緩衝弗酸系エッチング液
でSiO2膜９を選択的にエッチングして、SiO2膜９の露出
部を除去する。 次いで、上記レジスト膜10を残したまま、PH3をドー
プしたSiH4の雰囲気でＰ−CVD法を施して、n+a−Si膜
（厚さ約50nm）11を形成し、その上にTi膜（厚さ約100n
m）12を真空蒸着法にて形成する。
でSiO2膜９を選択的にエッチングして、SiO2膜９の露出
部を除去する。 次いで、上記レジスト膜10を残したまま、PH3をドー
プしたSiH4の雰囲気でＰ−CVD法を施して、n+a−Si膜
（厚さ約50nm）11を形成し、その上にTi膜（厚さ約100n
m）12を真空蒸着法にて形成する。
【同図（ｇ）−１，（ｇ）−２，（ｇ）−３参照】 次いで上記レジスト膜10をアセトンで除去することに
より、ゲート電極Ｇ上部のn+a−Si膜11とTi膜12をリフ
トオフする。
より、ゲート電極Ｇ上部のn+a−Si膜11とTi膜12をリフ
トオフする。
【同図（ｈ）−１，（ｈ）−２，（ｈ）−３参照】 次いで素子部分離、かつ、ソース電極およびドレイン
電極形成用のレジスト膜13を形成する。
電極形成用のレジスト膜13を形成する。
【同図（ｉ）−１，（ｉ）−２，（ｉ）−３参照】 上記レジスト膜13をマスクとし、Cl系のガスを用いて
プラズマエッチングを行ない、Ti膜12,n+a−Si層11,a−
Si層８の露出部をエッチング除去する。ここでSiN膜７
は全面に残留する。
プラズマエッチングを行ない、Ti膜12,n+a−Si層11,a−
Si層８の露出部をエッチング除去する。ここでSiN膜７
は全面に残留する。
【同図（ｉ）−１，（ｉ）−２，（ｉ）−３参照】 次いで、層間絶縁膜としてポリイミド膜14,ドレイン
バスライン（厚さ約500nm）DB,ITO膜（厚さ約200nm）を
形成し、このITO膜をパターニングして画素電極Ｅを形
成し、薄膜トランジスタマトリクスが完成する。 〔発明の効果〕 以上説明した如く本発明によれば、酸化層形成時の酸
素に窒素を加えるだけでバスライン抵抗を上昇させずに
酸化層の形成がおこなえる。
バスライン（厚さ約500nm）DB,ITO膜（厚さ約200nm）を
形成し、このITO膜をパターニングして画素電極Ｅを形
成し、薄膜トランジスタマトリクスが完成する。 〔発明の効果〕 以上説明した如く本発明によれば、酸化層形成時の酸
素に窒素を加えるだけでバスライン抵抗を上昇させずに
酸化層の形成がおこなえる。
第１図は本発明一実施例の製造方法説明図、 第２図は基板温度とレジストエッチングレートとの関係
を示す図、 第３図は基板温度とゲートバスラインのシート抵抗を示
す図、 第４図は従来の薄膜トランジスタマトリクスの製造方法
を示す図である。 図において、１は絶縁性基板（ガラス基板）、２は金属
膜（Ta膜）、３はAl膜、４はレジスト膜、５および６は
酸化膜、７はゲート絶縁膜（SiN膜）、８は動作半導体
層（ａ−Si層）、Ｇはゲート電極、GBはゲートバスライ
ン、DBはドレインバスラインを示す。
を示す図、 第３図は基板温度とゲートバスラインのシート抵抗を示
す図、 第４図は従来の薄膜トランジスタマトリクスの製造方法
を示す図である。 図において、１は絶縁性基板（ガラス基板）、２は金属
膜（Ta膜）、３はAl膜、４はレジスト膜、５および６は
酸化膜、７はゲート絶縁膜（SiN膜）、８は動作半導体
層（ａ−Si層）、Ｇはゲート電極、GBはゲートバスライ
ン、DBはドレインバスラインを示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−84229（ＪＰ，Ａ) 特開 昭63−77086（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/136 500
Claims (1)
- 【請求項１】絶縁性基板（１）上に、ゲート電極（Ｇ）
と、ゲート絶縁膜（７）と、動作半導体層（８）と、ソ
ース電極（Ｓ）およびドレイン電極（Ｄ）が、この順に
積層された構成の薄膜トランジスタを複数個マトリクス
状に配列し、かつ、一方向に並ぶ該トランジスタのゲー
ト電極を共通に接続するゲートバスライン（DB）を具備
する薄膜トランジスタマトリクスを作製するに際し、 前記絶縁性基板上にTi,V,Cr,Fe,Co,Ni,Cu,Zn,Taの中か
ら選ばれた一つからなる金属膜（２）とアルミニウム膜
（３）との積層膜を形成し、次いで該積層膜の不要部を
除去してゲート電極およびゲートバスラインのパターン
を形成し、次いで前記ゲート電極部のアルミニウム膜を
選択的に除去する工程と、 前記ゲート電極およびゲートバスラインの母材表面を、
N2,Ar,He,およびH2の中から選ばれた一つとO2との混合
雰囲気中において、加熱プラズマ酸化法を施すことによ
り酸化する工程と、 ゲート絶縁膜となる絶縁膜を成膜する工程 を含むことを特徴とする薄膜トランジスタマトリクスの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21912889A JP2775883B2 (ja) | 1989-08-25 | 1989-08-25 | 薄膜トランジスタマトリクスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21912889A JP2775883B2 (ja) | 1989-08-25 | 1989-08-25 | 薄膜トランジスタマトリクスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0382130A JPH0382130A (ja) | 1991-04-08 |
| JP2775883B2 true JP2775883B2 (ja) | 1998-07-16 |
Family
ID=16730679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21912889A Expired - Lifetime JP2775883B2 (ja) | 1989-08-25 | 1989-08-25 | 薄膜トランジスタマトリクスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775883B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4572814B2 (ja) * | 2005-11-16 | 2010-11-04 | セイコーエプソン株式会社 | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
| JP4524692B2 (ja) * | 2007-07-25 | 2010-08-18 | セイコーエプソン株式会社 | 基板の製造方法及び液晶表示装置の製造方法 |
-
1989
- 1989-08-25 JP JP21912889A patent/JP2775883B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0382130A (ja) | 1991-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0242419A (ja) | 半導体装置およびその製造方法 | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH06102528A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JP2775909B2 (ja) | 薄膜トランジスタマトリクス及びその製造方法 | |
| JP3438178B2 (ja) | 薄膜トランジスタアレイとこれを用いた液晶表示装置 | |
| JP2937255B2 (ja) | 透明導電膜のパターニング方法 | |
| JP2000200763A (ja) | 半導体装置及びその作製方法 | |
| JPH0695147A (ja) | 液晶表示装置とその製造方法 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JPH07120790A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH07110496A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH05251701A (ja) | 薄膜トランジスタの形成方法 | |
| JP2874247B2 (ja) | アクティブマトリクス型表示パネルとその製造方法 | |
| JPH05299436A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JP3366626B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス型表示装置の作製方法 | |
| JP3435144B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス型表示装置 | |
| JP2000040827A (ja) | 半導体装置並びに半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080501 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |