JPS60103676A - 薄膜トランジスタアレイの製造方法 - Google Patents

薄膜トランジスタアレイの製造方法

Info

Publication number
JPS60103676A
JPS60103676A JP58211852A JP21185283A JPS60103676A JP S60103676 A JPS60103676 A JP S60103676A JP 58211852 A JP58211852 A JP 58211852A JP 21185283 A JP21185283 A JP 21185283A JP S60103676 A JPS60103676 A JP S60103676A
Authority
JP
Japan
Prior art keywords
film
gate
electrode
wiring
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58211852A
Other languages
English (en)
Inventor
Masafumi Shinpo
新保　雅文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP58211852A priority Critical patent/JPS60103676A/ja
Priority to US06/665,773 priority patent/US4601097A/en
Publication of JPS60103676A publication Critical patent/JPS60103676A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、液晶表示装置に用いられる薄膜トランジスタ
を用いたアクティブ唾マトリクス・アレイの製造方法に
関するものである。
非晶質シリコン（ａ−８ｉ）’ｉはじめとした非晶質半
導体薄膜を用いた薄膜トランジスタ（ＴＰＴ）は、大面
積でしかも低温で製造でき、またガラス等安価な基板を
用いることができるため、安価な大面積の液晶表示装置
に最適である。しか−しながら、ａ−８ｉは光に対し敏
感にその抵抗率を変えるため、表示装置に用いる場合に
はＴＦＴ全ｆｉ光する必要がある。さらに、透過型液晶
表示装置を用いる場合には、表側からの光だけでなく裏
側に対しても遮光対策を必要とし、工程数が増加してし
まう。例えば、遮光膜をＴＰＴの上下に配した場合の製
造においては、そのマスク工程数は　（１）下遮光膜　
（２）ゲート電極配線　（３）　ａ−８ｉ　（４）コン
タクト（５）ソース・ドレイン金属電極配線　（６）上
達光膜　（７）表面保護用絶縁膜開孔　といった７回に
々る。さらに、このＴＥＴｆ液晶表示装置に用いるとき
には　（８）表示電極　が必要となり、また単位画素内
に信号保持用容量全内蔵するときは（９）共通電極　の
マスク工程が必要となる。以上から、Ｔ−Ｆ　Ｔアレイ
には８〜９回のマスク工程を用いるため、ＴＦＴの安価
という特徴は出しにくくなってし゛まい、かつ工程の多
さは歩留りを低下させてしまう。
本発明は、従来に比しマスク工程数の少ないＴＰＴマト
リクスアレイの製造方法を提供するものである。本発明
によるマスク工程数は、４回と少ないため、コストが低
減され、歩留りが向上する特徴を有する。本発明の製造
方法では、（１）下達光膜とゲート電極配線を兼用また
は同一形状にする（２）ソース・ドレイン電極配線を表
示電極材料で少なく共その一部を形成する　（３）上達
光膜とａ−８ｉを同一形状にする　（４）コンタクトの
マスク工程を用いて金属配線に’）フトオフ法によって
行なうことによｐマスク減少が可能となる。
以下に図面を用いて本発明を詳述する。第１図（ａ）〜
（、）に本発明によるＴＰＴマトリクスアレイの単位画
素の工程に沿った断面図を示す。第１図（ａ）では、ガ
ラス・石英・セラミックス等の絶縁物基板１の上にゲー
ト電極配線２を選択的に形成後、全面にゲート絶縁膜６
を堆積した状態を示す。ゲート電極配線２はａ−８ｉの
バンドギャップエネルギー以下の光（特に可視光）に対
して不透明な材料が用いられ、例えばＡ、ｌ、Ｏｒ、Ｍ
ｏ、Ｔａ。
Ｗ等の金属やそれらのシリサイドから成シ、光透過率が
１０　以下の厚みに選ばれる。または、上記金属の他に
ＧｅやＳｎを添加したａ−８ｉの如くバンドキャップが
ａ−Ｅｌｉのそれよυ小さい半導体薄膜も併用できる。
ゲート絶縁膜３はプラズマ０ＶＤ（ＰＣＶＤ　）、蒸着
、スパッター、光ＯＶＤなど低温で堆積できる方法で、
例えばＳ１酸化膜やＳ１窒化膜やＡｌ酸化膜それらの混
在などが堆積される。または、ゲート電極配線２の酸化
物も用いることができる。ゲート絶縁膜３の材質や厚　
５− みは必要とされるＴＰＴの特性から決められ、例えばＳ
１酸化膜の場合、５００Ｘ〜３０００Ｘが典型的な値で
ある。第１図（ｂ）では、ソース電極配線４、表示電極
も兼ねたドレイン電極５全形成した断面を示す。これら
の電極４，５には、可視光に対し透明な導電膜を用い、
例えばインジウム・スズ酸化物（工Ｔｏ）やスズ酸化物
が適当である。特に、表示電極が透明である必要のない
ときは、金属材料も用いられる。ソース拳ドレイン電極
４．５形成には、通常のマスク工程及び選択エッチで可
能であるが、ゲート絶縁膜３に損傷を与えない意味でリ
フトオフ法の適用が望ましい。ゲート・ソース容量、ゲ
ート・Ｆツイン容量全減少のためには、ゲート電極配線
２をマスクとして基板１の裏側から露光して、ゲート電
極配線２とソース・ドレイン電極４．５の重畳を最少に
できるが、透明基板１、透明導電膜からなるソース・ド
レイン電極４゜５使用のとき有効となる。第１図（Ｃ）
の断面図には、ａ−８ｉ膜６、遮光膜７を連続堆積して
所望の形状に残した状態が示される。ａ−８ｉは、ＰＯ
ＶＤや　６− 光ＣｖＤで堆積され、水素や弗素が添加されている。第
１図（ｄ）には、必要に応じ表面保護膜８を堆積後、ソ
ース配線やゲート配線数シ出しのだめのコンタクト９１
（ゲート配線に対しては図示せず）をレジスト１９をマ
スクにして開孔した状態全示す。表面保護膜８はゲート
絶縁膜３と同様な材料や堆積法が用いられるが、その他
にポリイミド樹脂の如くコートするものが適用できる。
第１図（θ）で、ソースやゲート配線の一部や必要によ
υ他の配線を金属膜を選択的に形成して完成した状態と
なる。ここでは、ソース電極４に金属配線９４が形成さ
詐た状態を図示している。金属配線の形成は通常の金属
膜堆積、マスク工程及び選択エッチで行なえるが、第１
図（、ｉ）の状態のまま金属膜全堆積し、レジスト１９
を除去することによるリフトオフでも行なえマスク工程
を減少できる。リフトオフでは、第１図（ｄ）のコンタ
クト開孔時に表面保護膜８（必要に応じゲート絶縁膜３
も含み）をオーバーエッチすることが望ましく、工程が
容易になる。リフトオフの場合、基板１が絶縁物である
ので、第１図（（１）の工程で開孔部を例えばソース電
極配線４上に限らず基板１上にも設けることができ、自
由な形状に金属膜宿パメーニングできる。
以上、本発明によればマスク工程は最低４＠でＴＦＴマ
トリクスアレイが完成でき、コストは従来の半分程度が
達成できることが明らかである。
さらに、第１図（ｅ）のＴＰＴはチャンネルとソース・
ドレイン電極の間に抵抗を含まないので、高い変換コン
ダクタンスの得られる利点も有する。
第２図（ａ、）〜（ロ）には、本発明の他の製造方法を
適用した単位画素の断面構造を示す。第２図（ｂ）及び
第２図（Ｃ）は、それぞれ第２図（ａ）のＢ−Ｂ’線及
びＣＯ／線に沿った断面図の一部である。ソース電極配
線４及びドレイン電極５は、不透明な導電膜（例えば金
属や不純物添加されたａ−８ｉ、それらの　層膜）４１
．５１ｉ付加的にもっている。この不透明導電膜４１．
５１は、ソース・ドレイン電極４，５の堆積後連続して
堆積され、同一形状にバターニングされる。ドレイン電
極４の表示部やソース電極配線３の取り出し部の上の不
透明導電膜は、ａ−８ｉ膜６の選択エッチ後除かれる。
この例では、上の遮光膜７は、絶縁膜７１と不透明導電
膜７２の２−で形成された例を示す。ソース電極配線４
の取９出しく例えばボンディング／くラド）を極９４は
、ＴＥｌ’Ｔの外部でソース電極配線４の一部にかかる
表面保護膜８とゲート絶縁膜６の選択エッチ・リフトオ
フによって形成される。
ゲート電極配線２の外部取り出し１ｊｌ極９２の形成も
同様である。金属電極９２や９４は、外部取り出しだけ
でなく、ソースやゲート電極配線４．２の低抵抗化のた
めにも利用できる。第２図の構造例によれば、上達光膜
７としてたとえ金属の様な不透明導電膜も用いることが
できるが、勿論不透明な高抵抗膜（例えばＧｅ添加ａ−
８ｉ）や絶縁膜も利用できる。後者の場合には、必ずし
も絶縁膜７１は必要ない。
第３図（ａ）〜（ｄ）には、信号電圧保持容量が必要な
場合の単位画素製造工程を説明するための図である。第
３図（ａ）は、基板１上にゲート電極配線２をレジスト
１２をマスクに選択的に形成した状態全　９− 示す。この際、ゲート電極配線２はオーバーエッチされ
、レジスト１２はオーバーハング状になっている。第６
図（ｂ）では、第６図（ａ）の状態で共通電極１０とな
る導電膜を堆積した断面を示す。透過型表示を行なうと
きには、共通電極１０は透明である。第３図（Ｃ）には
、リフトオフ法によって共通電極１０′ｆ！：ハメーニ
ング後、ゲート絶縁膜３を堆積した状態を示す。第３図
（ｄ）では、第１図または第２図の例と同様にＴＰＴと
表示電極全形成して完成した断面を示す。
信号電圧保持用容量全組みこむには、共通電極１０形成
のため従来では１回のマスク工程が追加されたが、本発
明ではりフトオフ法の利用でマスク工程の追加はない。
但し、ゲート電極配線２のサイドエッチ時（第３図（ａ
））にレジスト１２のオーバーハングを１μｍ以上望ま
しくは５μｍ程度とることが必要である。
以上の説明から明らかな様に、本発明によるＴＦＴアレ
イの製造方法は、最低４回のマスク工程で製造でき、し
かもリフトオフを利用するため＝　１０− エツチング工程も減少できる利点を有する。
主にａ−Ｅｔｉを用いたＴＰＴについて説明してきたが
、他の非晶質薄膜やそれらをレーザやランプ、電子線等
のビームアニールして得られる結晶薄膜を用いたＴＰＴ
にも適用できる。また、本実施例に示したＴＰＴ及びそ
の製法は、画素だけでなく周辺回路にも使用できること
は明らかである。
【図面の簡単な説明】
第１図（ａ）〜（θ）は本発明によるＴＰＴアレイの単
位画素の製造工程に沿った断面図、第２図（ａ）〜（Ｃ
）は本発明の他の実施例による単位画素断面図で第２図
（ｂ）及び第２図（ｃ）はそれぞれＢ−Ｂ’線及びＣ−
Ｃ′線に沿った一部断面であり、第３図（８，）〜（ｄ
）は本発明の他の実施例に沿った製造工程断面図である
。 １・・・基板　２・・・ゲート電極配線　３・・・ゲー
ト絶縁膜　４・・・ソース電極配線　５・・・ドレイン
電極６・・・ａ−８ｉ膜　７・・・遮光膜　８・・・表
面保護膜１０・・・共通電極　１２．１９・・・レジス
ト　９２゜９４・・・金属膜 −１１− 第１図 へ！ ＦＩ 第２図 （Δ） 第３図

Claims (4)

    【特許請求の範囲】
  1. （１）絶縁物基板上に不透明なゲート電極配線を選択的
    に形成する第１工程、ゲート絶縁膜を堆積する第２工程
    、第１の透明導電膜を少なくとも一部に有するソース電
    極配線とドレイン電極を選択的に形成する第３工程、非
    晶質半導体薄膜を堆積する第４工程、遮光膜を堆積する
    第５工程、前記半導体薄膜と遮光膜を同一形状に選択的
    に残す第６エ程、少なくとも前記ゲート電極配線数り出
    し用ゲート開孔を少なくとも前記ゲート絶縁膜に選択的
    に設ける第７エ程、少なくとも前記ゲート開孔を介して
    ゲート取り出し電極とソース取ｐ出し電極を選択的に形
    成する第８工程より成る薄膜トランジスタアレイリ製造
    方法。
  2. （２）　前記第３工程において前記第１の透明導電膜上
    に不透明導電膜を堆積して同一形状に前記第１の透明導
    電膜と不透明導電膜とをソース電極配線とドレイン電極
    として選択的に形成し、前記第６エ程で前記不透明導電
    膜の露出した部分を除去することを特徴とする特許請求
    の範囲第１項記載の薄膜トランジスタアレイの製造方法
    。
  3. （３）前記第１工程が前記ゲート電極配線をレジスト’
    （ｒマスクにした選択オーバーエッチで形成すると共に
    、第２の透明導電Ｍを堆積後レジスト除去によって選択
    的に共通電極を形成する工程で、共通電極とゲート絶縁
    膜と前記第１の透明導電膜から成るドレイン電極とから
    容量を形成すること全特徴とする特許請求の範囲第１項
    もしくは第２項記載の薄膜トランジスタアレイの製造方
    法。
  4. （４）前記第６エ程の後絶縁膜を堆積し、前記第７エ程
    でＶジスｉマスクにして少なくとも前記ゲート電極配線
    の一部と前記ソース電極配線の一部に前記絶縁膜とゲー
    ト絶縁膜を選択エッチして開孔全般け、前記第８工程で
    金属を堆積し、前記レジストヲ除去して金属を選択的に
    残すことを特徴とする特許請求の範囲第１項から第３項
    までいずれか記載の薄膜トランジスタアレイの製造方法
    。
JP58211852A 1983-11-11 1983-11-11 薄膜トランジスタアレイの製造方法 Pending JPS60103676A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58211852A JPS60103676A (ja) 1983-11-11 1983-11-11 薄膜トランジスタアレイの製造方法
US06/665,773 US4601097A (en) 1983-11-11 1984-10-29 Method of producing thin-film transistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58211852A JPS60103676A (ja) 1983-11-11 1983-11-11 薄膜トランジスタアレイの製造方法

Publications (1)

Publication Number Publication Date
JPS60103676A true JPS60103676A (ja) 1985-06-07

Family

ID=16612658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58211852A Pending JPS60103676A (ja) 1983-11-11 1983-11-11 薄膜トランジスタアレイの製造方法

Country Status (2)

Country Link
US (1) US4601097A (ja)
JP (1) JPS60103676A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145870A (ja) * 1985-12-20 1987-06-29 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
US5487696A (en) * 1991-03-26 1996-01-30 Kabushiki Kaisha Ace Denken Apparatus for polishing medals for game machine and for separating abrasive therefrom

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123847A (en) * 1983-05-11 1992-06-23 Holmberg Scott H Method of manufacturing flat panel backplanes, display transistors
JPS6182466A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 光センサ
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
DE3680806D1 (de) * 1985-03-29 1991-09-19 Matsushita Electric Ind Co Ltd Duennschicht-transistorenanordnung und methode zu deren herstellung.
FR2581781B1 (fr) * 1985-05-07 1987-06-12 Thomson Csf Elements de commande non lineaire pour ecran plat de visualisation electrooptique et son procede de fabrication
DE3786152T2 (de) * 1986-12-08 1993-09-23 Sharp Kk Fluessigkristallanzeigevorrichtung.
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5210045A (en) * 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
US5187551A (en) * 1988-04-30 1993-02-16 Sharp Kabushiki Kaisha Thin film semiconductor device and liquid crystal display apparatus thereof for preventing irradiated light from reaching the semiconductor layers
US5051800A (en) * 1988-04-30 1991-09-24 Hajime Shoji Thin film semiconductor device and liquid crystal display apparatus using thereof
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
JPH0824191B2 (ja) * 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
US5075237A (en) * 1990-07-26 1991-12-24 Industrial Technology Research Institute Process of making a high photosensitive depletion-gate thin film transistor
US5196911A (en) * 1990-07-26 1993-03-23 Industrial Technology Research Institute High photosensitive depletion-gate thin film transistor
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3202280B2 (ja) * 1991-11-21 2001-08-27 株式会社東芝 不揮発性半導体記憶装置
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
US6104041A (en) * 1994-08-24 2000-08-15 Sarnoff Corporation Switching circuitry layout for an active matrix electroluminescent display pixel with each pixel provided with the transistors
FR2734404B1 (fr) * 1995-05-16 1997-06-27 Thomson Lcd Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain
KR100193348B1 (ko) * 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
JP2757850B2 (ja) * 1996-04-18 1998-05-25 日本電気株式会社 薄膜トランジスタおよびその製造方法
US5986391A (en) * 1998-03-09 1999-11-16 Feldman Technology Corporation Transparent electrodes
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device
KR101019048B1 (ko) * 2008-11-20 2011-03-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL143070B (nl) * 1964-04-21 1974-08-15 Philips Nv Werkwijze voor het aanbrengen van naast elkaar gelegen, door een tussenruimte van elkaar gescheiden metaaldelen op een ondergrond en voorwerp, in het bijzonder halfgeleiderinrichting, vervaardigd met toepassing van deze werkwijze.
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
DE3028718C2 (de) * 1979-07-31 1982-08-19 Sharp K.K., Osaka Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung
DE3105617A1 (de) * 1980-04-01 1981-12-03 Minolta Camera K.K., Osaka Lichtemittierende diode
JPS56161676A (en) * 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
JPS5888781A (ja) * 1981-11-20 1983-05-26 三菱電機株式会社 マトリクス型液晶表示装置
JPS5888779A (ja) * 1981-11-20 1983-05-26 三菱電機株式会社 マトリクス型液晶表示装置
JPS58147069A (ja) * 1982-02-25 1983-09-01 Sharp Corp 薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145870A (ja) * 1985-12-20 1987-06-29 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
US5487696A (en) * 1991-03-26 1996-01-30 Kabushiki Kaisha Ace Denken Apparatus for polishing medals for game machine and for separating abrasive therefrom

Also Published As

Publication number Publication date
US4601097A (en) 1986-07-22

Similar Documents

Publication Publication Date Title
JPS60103676A (ja) 薄膜トランジスタアレイの製造方法
US4624737A (en) Process for producing thin-film transistor
CN106505033A (zh) 阵列基板及其制备方法、显示装置
JPH1041521A (ja) 薄膜トランジスタの製造方法及びその方法によって製造される薄膜トランジスタの構造
TW437096B (en) Manufacturing method for thin film transistor
JPS62131578A (ja) 薄膜トランジスタの製造方法
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
US4599246A (en) Method of producing liquid-crystal display device
JPH1195256A (ja) アクティブマトリクス基板
KR970010774B1 (ko) 액정표시장치용 박막트랜지스터 및 이의 결함제거방법
US7112459B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JPH0587029B2 (ja)
JP3192813B2 (ja) 液晶表示装置
JPH04324683A (ja) 薄膜トランジスタ及びその製造方法
JPH01120070A (ja) 薄膜トランジスタの製造方法
JPH07142737A (ja) 薄膜トランジスタの製造方法
KR20020054848A (ko) 액정표시장치의 제조방법
JPH0830822B2 (ja) アクテイブマトリクス液晶表示装置の製造方法
JPH01116526A (ja) 液晶表示用薄膜トランジスタアレイの製造方法
JPH04111323A (ja) 薄膜トランジスタの製造方法
JPH1195239A (ja) 液晶表示装置の製造方法
JP2001296551A (ja) 液晶表示装置
JP2775883B2 (ja) 薄膜トランジスタマトリクスの製造方法
KR0156180B1 (ko) 액정표시 소자의 제조방법
KR100193650B1 (ko) 액정 표시 소자의 박막 트랜지스터 제조방법