JPH01116526A - 液晶表示用薄膜トランジスタアレイの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、液晶表示用薄膜トランジスタアレイ及びその
製造方法に関する。

（従来の技術） 最近、平面デイスプレィとしてアクティブマトリックス
型液晶表示装置が広く市販され、そのＩＩｍ性、低消費
電力から注目されている。中でも、ｗＩＩｌｌトランジ
スタをスイッチ素子として用いた液晶表示装置は、高コ
ントラストで画質が良好であるため、小形カラーテレビ
に広く使用されている。

かかる液晶表示装置は、通常、第３図に示す構造になっ
ている。即ち、図中の１はｓｍトランジスタ基板である
。この基板１の表面上には、マトリックス状の薄膜トラ
ンジスタアレイ２が形成されている。また、前記基板１
の表面上には前記薄膜トランジスタアレイ２を囲むよう
に枠状のスペーサ３が設けられている。前記基板１上の
前記スペーサ３で囲まれた領域内には、液Ｍ４が収容さ
れている。前記スペーサ３上には、ＩＴＯ対向電極５、
保護層６及びカラーフィルタ７が順次設けられている。

前記カラーフィルタ７上及び前記基板１の裏面には、夫
々偏光板８ａ、８ｂが設けられている。そして、前記Ｎ
ｌ１ｍトランジスタアレイは第４図の等価回路図のよう
に列選択線Ｘ　（Ｘ！・・・Ｘ１ｌｌ）と行選択線Ｌ（
Ｙｔ・・・Ｙｎ）の各交点位置に薄膜トランジスタ７ｒ
が設けられている。これらトランジスタＴｒのドレイン
は、列毎に列選択線、Ｘ−に接続され、ゲートは行毎に
行選択１１Ｙ−に接続され。

更にソースは画素電極（図示せず）に接続されている。

上述した構成の液晶表示装置において、薄膜トランジス
タのゲートに所定の電圧を印加するとドレインからソー
スに電流が流れ、画素電極（図示せず）と共通電極とし
てのＩＴＯ対向電極５間に位置する液晶４で構成された
コンデンサに電荷がチャージされる。この電荷のチャー
ジにより画素電極とＩＴＯ対向電極５の間に電界が加わ
り、液Ｑ４は光スィッチの働きがなされて画像を表示す
る。

ところで、上記液晶表示装置に用いられるｉｌｌ！！ト
ランジスタは従来、以下に説明する第５図（ａ）〜（ｄ
）に示す方法により製造されている。

まず、透明絶縁基板としてのガラス基板１１上にスパッ
タ蒸着によりモリブデテンタンタル膜（Ｍ下膜）を成膜
した後、写真蝕刻法によりレジストパターン１２を該Ｍ
ＴＩＩ上に形成する。つづいて、このレジストパターン
１２をマスクとしてＭＴ膜を選択的にエツチングするこ
とによりゲート電極１３を形成すると共に、アライメン
トマーク１４ａ１１４ｂを形成する（第５図（ａ）図示
）。なお、以降の写真蝕刻法ではアライメントマーク１
４８１１４ｂを基準にしてマスクの位置合せを行なう。

次いで、レジストパターン１２を除去した後、プラズマ
ＣＶＤ法により温度的３５０℃の条件下にてゲート絶縁
膜としての５ｉＯ２Ｗ１ｔｓを成膜する。

つづいて、プラズマＣＶＤ法により温度２５０℃の条件
下にてイントリシッゲアモルファスシリコン（以下、ａ
−８ｉと略す）ＩＩ及びリンドープアモルファスシリコ
ン（以下、ｎ＋ａ−８＋と略す）膜を順次成膜する。こ
れらのａ−８ｉｎ及びｎ”ａ−８ｉ＠は、いずれもプラ
スｖｃＶＤ＠１により真空を破らずに連続して成膜する
。ひきつづき、全面にレジスト膜を被覆した優、アライ
メントマーク１４ａ　、　１４ｂを基準として所定のマ
スクを位置合せして露光を行なう。この露光方法を第６
図を参照して説明すると、まずガラス基板１１の上方に
アライメントマーク３１ａ　、　３１ｂ及び所定のパタ
ーンが形成されたマスク３２を配置し、該マスク３２上
方に配置した２つの顕微１１３３ａ　、３３ｂを用いて
マスク３２とガラス基板１１のアライメントマーク３１
ａ　１３１ｂ　１１４ａ　、　１４ｂのずれ状態をモニ
タし、前記マスク３２、ガラス基板１１のいずれか一方
をＸ、Ｙ１ｅ方向に位！ｌ調整して位置合せを行なった
後、例えばＵｖ光をマスク３２を通して基板１１上のレ
ジストｌＳ（ＩＩ示せず）に照射して一括露光を行なう
。

こうした露光の後、レジスト膜の現像処理等を行なうこ
とによりｎ”ａ−３ｉ１１上にレジストパターン１６を
形成する。この後、レジストパターン１６をマスクとし
ｒｎ＋ａ−ｓ＋膜及びａ−８ｉ！ｌを選択的にエツチン
グして基板１１側からａ−８ｉからなるチャンネル領域
１７及びｎ”ａ−３１パターン１８を夫々形成する（第
５図（ｂ）図示）。

次いで、レジストパターン１Ｇを除去した侵、仝面にス
パッタ蒸着により透明電極材料としてのＩＴＯ膜を成膜
する。つづいて、全面にレジスト膜を被覆した後、アラ
イメントマーク１４ａ　、　１４ｂを基準として所定の
マスクを位置合せして露光を行ない、更に現像処理して
ＩＴＯＩＩＩ上にレジストパターン１９を形成する。ひ
きつづき、このレジストパターン１９をマスクとしてＩ
ＴＯｆｆｌを選択的にエツチングして画素電極２０を形
成する（第５図（Ｃ）図示）。

次いで、レジストパターン１９を除去した後、全面にス
パッタ蒸着によりへβ膜を成膜する。つづいて、全面に
レジスト膜を被覆した後、アライメントマーク１４ａ　
、　１４ｂを基準として所定のマスクを位置合せして露
光を行ない、更に現像処理してＡ２膜上にレジストパタ
ーン（図示せず）を形成する。ひきつづき、このレジス
トパターンをマスクとしてＡＲ膜を選択的にエツチング
して一端が前記画素電極２０と接続されるソース電極２
１、ドレイン電極２２を夫々形成する。この後、同レジ
ストパターンをマスクとして露出したｎ＋ａ−ｓｔパタ
ーン１８及びチャンネル領域の上層部を選択的にエツチ
ングしてチャンネル領域１７上に互いに電気的に分離さ
れたｎ”ａ−８ｉからなるソース、ドレイン領域２３．
２４を形成する。こうした工程により、第５図（ｄ）に
示すように前記ソース、ドレイン電極２１．２２の端部
側がソース、ドレイン領域２３．２４に夫々接続され、
薄膜トランジスタが製造される。

しかしながら、上述した従来の薄膜トランジスタの製造
方法あっては次のような問題があった。

即ち、薄膜トランジスタの透明絶縁基板として使用され
るガラス基板は生産性の向上や大面積化の観点から大面
積化が望まれている。これに対し、最近におけるスパッ
タ装置やＣＶＤ１ｆｆの大形化、＾性能化に伴って大面
積のガラス基板上に均一な各種の膜を成膜できるように
なった。こうしたことから、現在広く使用されているバ
リウム硼珪酸ガラスに代うて安価で大面積化が可能なソ
ーダライムガラスを透明絶縁基板として使用することが
試みられている。しかしながら、ソーダライムガラスは
■ナトリウムを含むため、ナトリウムの溶出による薄膜
トランジスタの劣化を招く、■熱による変形が大きいと
いう問題があった。

上記ソーダライムガラスの■の問題点に関しては、ガラ
ス基板上へのＳｉＯ２のコーティング技術の開発により
実際上問題ならなくなった。一方、上記■の問題点であ
る熱による変形は前述した従来の薄膜トランジスタの製
造においては重大な問題となる。つまり、従来法では第
５図（ａ）に示す工程でゲート電橋１３と共にアライメ
ンマーク１４ａ　、　１４ｂを形成した後、同図（ｂ）
の工程でのプラズマＣＶＤ法によるａ−８ｉ膜及びｎ”
　ａ−８ｉｌｌの成膜時にガラス基板１１が高温（例え
ば２５０℃）に加熱されるため、第７図のようにソーダ
ライムガラスからなる基板１１が破線で示すように著し
く収縮（８０ｃ！ＲＸ　８０αの寸法の場合、最大で３
０〜５０μｍ収縮）される。その結果、第５図（ｂ）の
工程前の第５図（ａ）の工程で形成されたアライメント
マークの位置がガラス基板１１の収縮に伴って変動する
ため、その後の第５図（Ｂ）〜（ｄ）の工程でのレジス
トパターンを形成するための７ライメントマークを基準
とした露光に際してマスクの自動合せが不可能となる。

したがって、従来方法では安価なソーダライムガラスを
透明絶縁基板として用いて高精度の薄膜トランジスタを
製造することは実質的に困難で、更に現在一般的に使用
されているバリウム硼珪酸ガラスでも位置合せ不良の原
因となり、歩留りを低下させる問題があった。

（発明が解決しようとする問題点） 本発明は、上記従来の問題点を解決するためになされた
もので、安価で大面積化が可能なソーダライムガラスな
どの熱変形の大きなガラス基板を透明絶縁基板として用
いても高い位置合せ精度で液晶表示用薄膜トランジスタ
アレイを製造し得る方法を提供しようとするものである
。

［発明の構成］ （問題点を解決するための手段） 本発明は、透明絶縁基板上に複数のＷＩ！ｌトランジス
タを形成した液晶表示用ｉｍトランジスタアレイの製造
において、前記透明絶縁基板上にゲート電極材料膜、第
１の絶縁膜、半導体薄膜を順次成膜する工程と、これら
半導体薄膜、第１の絶縁膜及びゲート電極材料膜を順次
同一形状にパターニングして互いに同一パターン形状を
なすｎ訳１瑯ヱ琳填ｆ積層されたゲート電極、ゲート絶
Ｒ膜及び半導体薄膜を形成すると共に、アライメントマ
ークを形成する工程と、透明導電材料膜をＪｉｌ！膜す
る工程と、この透明導電材料膜上にレジスト膜を被覆し
、このレジスト膜を前記アライメントマークを基準にし
て露光し、現像処理することによりレジストパターンを
形成した俊、該レジストパターンをマスクとして前記透
明導電材料膜を選択”的にエツチングしてソース電謹、
ドレイン電極を形成する工程と、ソース電極、ドレイン
電極の形成により露出した前記半導体薄膜をエツチング
して該半導体薄膜に前記ソース電極、ドレイン電極の一
端と接続されるソース・ドレイン領域を形成すると共に
、チャンネル領域を形成して薄膜トランジスタを作製す
る工程を具備したことを特徴とする液晶表示用薄膜トラ
ンジスタアレイの製造方法である。

（作用） 本発明によれば、アライメントマークを透明絶縁基板に
形成前の工程において該基板を高温加熱するプラズマＣ
ｖＤなどによる半導体薄膜の成膜を行なうため、アライ
メントマークが形成された状態で基板への高温加熱を解
消できる。その結果、透明絶縁基板として安価で大面積
化が可能なソーダライムガラス等を用いても、アライメ
ントマークの形成後での透明絶縁基板の収縮、これに伴
うアライメントマークの位置変動を回避でき、ひいては
露光に際してマスクの自動合せを良好に行なうことがで
きるため、高い位置合せ精度で液晶表示用薄膜トランジ
スタアレイを安価にかつ高歩留りで製造できる。

（実施例） 以下、本発明の実施例を第１図（ａ）〜（ｅ）を参照し
て詳細に説明する。

まず、ソーダライムガラスからなる例えば８０ｃｌｌＩ
Ｉ×８０ａ１１角寸法のガラス基板４１上にスパッタ蒸
着により厚さ４０００人のモリブデンタンタル合金膜（
ＭＴＩＩＩ）を全面に成膜した。つづいて、全面にブラ
ズｖｃｖｏ法ニヨＶ）　厚す３０００Ａ　（Ｆ）　Ｓ　
ｉ　Ｎ　ＩＩＩ、半導体薄膜としての厚さ３０００人の
ａ−８ｉ膜及び厚さ５００人のｎ”ａ−８ｉ膜を真空を
破ることなく連続して成膜した。このプラズマＣＶＤプ
ロセスにおいてＳｉＮ膜は約３５０℃、ａ−３ｉＦＪ及
びｎ”ａ−８ｉ膜は約３００℃の高温で成膜され、これ
によりガラス基板４１は最大で３０〜５０μｍ収縮、変
形した。ひきつづき、写真蝕刻法によりレジストパター
ン４２をｎ”ａ−８ｉ膜上に形成した後、該レジストパ
ターン４２をマスクとしてケミカルドライエツチング法
によりｎ”　ａ−３ｉ　ｐ、ａ−８ｉ膜及びＭＴ！Ｉを
順次エツチング除去した。これにより、第１図（ａ）・
に示すようにガラス基板４１側から同一パターン形状を
なす行４＝Ｅ’＝１１！ｍ化−８−ａ−ｆ　Ｍ　Ｔから
なるゲート電極４３とＳｉＮからなるゲート絶縁ｌｌ１
４４とａ−３ｉからなるチャンネル領域４５とｎ＋ａ−
３＋パターン４６とが形成されると共に、ＭＴパターン
４３”、３ｉ　Ｎパターン４４−１ａ−３ｉパターン４
５−及びｎ＋ａ−８＋パターン４６′の４ＦＩＪ構造の
７ライメントマーク４７ａ１４７ｂが形成された。

次いで、レジストパターン４２を残置した状態でケイ素
化合物を有機溶媒で溶解したＳｉＯ２溶液（東京応化社
製商品名：０ＣＤ）をスピンナーにより塗布し、約１０
０℃の低温で加熱してＳｉＯ２膜を形成した後、レジス
トパターン４２を除去することによりレジストパターン
４２上のＳｉＯ２膜をリフトオフした。その侵、１５０
℃で１時間アニールして同図（ｂ）に示すようにゲート
電極４３から最上層のｎゝａ−８ｉパターン４６に屋る
多層パターン側面を覆い、かつ端部がガラス基板４１上
に延在された５１０２膜４８を形成した。こうした３ｉ
０２１！Ｉの形成は、低温工程であるため、ガラス基板
４１の収縮は殆起こらない。なお、前記１５０℃のアニ
ールでは５１０２ｇ１４８が完全な安定状態にならない
が、侵述する全てのパターン形成が終了した後、２５０
℃程度の温度でアニールすることによって安定なＳｉＯ
２膜に改質できる。

次いで、スパッタ蒸着により全面に透明導電材料として
のＩＴＯ膜を成膜した。つづいて、全面にレジスト膜を
被覆した俊、前記アライメントマーク４７ａ　、　４７
ｂを基準として所定のマスクを位置合せして露光を行な
った。この露光は、前述した第６図に示す方法に準じて
マスクとガラス基板との位置合せ、ＵＶ光のマスクを通
しての照射により行なった。こうした露光の後、レジス
ト膜の現像処理等を行なうことにより前記ＩＴＯ膜上に
レジストパターン４９を形成した。ひきつづき、レジス
トパターン４９をマスクとして硝酸を含む塩酸溶液によ
りエツチングして同図（Ｃ）に示すように画素電極を兼
ねるソース電極５０及び列選択線を兼ねるドレイン電極
５１を形成した。この後、レジストパターン４９をマス
クとして露出したｎ”ａ−３ｉパターン４６をケミカル
ドラエツチング法により選択的に除去してａ−８ｉから
なるチャンネル領域４５上に互いに電気的に分離された
ｎ”ａ−３ｉからなるソース、ドレイン領域５２．５３
を形成した。こうした工程により、同図（ｄ）に示すよ
うに前記ソース、ドレイン電極５０．５１の一端側が夫
々ソース、ドレイン領域５２．５３に接続される。

次いで、レジストパターン４９を除去した後、全面にＳ
ｉＮ膜を成膜した。つづいて、全面にレジスト膜を被覆
した後、前記アライメントマーク４７ａ　、　４７ｂを
基準として所定のマスクを位で合せして露光を行なった
。こうした露光の侵、レジスト膜の現像処理等を行なう
ことにより前記ＳｉＮ膜上にレジストパターン（図示せ
ず）を形成した。

ひきつづき、レジストパターンをマスクとしてＳｉＮ膜
をケミカルドライエツチング法により選択的に除去する
ことにより、同図（ｅ）に示すようにパッシベーション
膜５４を形成すると共に、画素電極部となるソース電極
５０部分を露出させた。

なお、かかるＳｉＮ膜の成膜工程では２００℃程度の熱
が加わり、ソーダライムガラスからなる基板４１の収縮
が生じ、既に該基板４１上に形成したアライメントマー
ク４７ａ　、４７ｂの位置変動が生じるが、該アライメ
ントマーク４７ａ　、　４７ｂを基準として形成される
レジストパターンは、加工精度がそれほど要求されない
パッシベーション膜５４の形成に使用されるために問題
とならない。その後、図示しないレジストパターンを除
去し、２５０℃程度でアニーリングを行なって前記５ｉ
０２ｓ４８を安定な状態に改質した。

しかして、本発明によればガラス基板４１上にＭＴ膜を
形成し、更に該基板４１を高温加熱するブラズｖｃＶＤ
法によりＳｉ　Ｎ！ＤＩ、ａ−８ｉ膜及びｎ”ａ−８ｉ
膜に成膜した後、レジストパターン４２をマスクとして
ゲート電極４３、ゲート絶縁膜４４、チャンネル領域４
５及びｎ”ａ−８ｔパターン４６を形成すると共に、４
層構造のアライメントマーク４７ａ　、　４７ｂを形成
し、以降の高精度のパターン加工が要求される工程では
１５０℃以下の低温で行なう。このため、ガラス基板４
１として安価で大面積化が可能であるものの、高温加熱
により會しい収縮を起こすソーダライムガラスを用いて
も、アライメントマーク４７ａ　、　４７ｂの形成以降
の高精度のパターン加工が要求される工程（第１図（Ｃ
）、（ｄ））において、ガラス基板４１の収縮、これに
伴うアライメントマークの位置変動を回避できる。

従って、同図（Ｃ）に示すレジストパターン４９の形成
に際し、アライメントマーク４７ａ　、　４７ｂを基準
としてマスクをガラス基板４１に対して良好に自動合せ
できるため、位置合せ精度の高いレジストパターン４９
を形成できると共に、これをマスクとしてエツチングす
ることによりソース、ドレイン電極５０．５１及びソー
ス、ドレイン領域５２．５３を高精度で形成でき、ひい
ては信頼性の高い薄膜トランジスタアレイを安価にかつ
高歩留りで製造するパターン４６までの多層パターンの
側面全体をＳｉＯ２膜４８で覆うことにより、多層パタ
ーンの形成に伴う段差を緩和できるため、以後の１ＴＯ
膜の成膜時での段切れを抑制でき、しかも電流リーク等
の問題を生じることなくゲート電極４３の低抵抗化を図
るために必要な値までＭＴ膜の膜厚を厚くすることが可
能となる。

ト＠＄１膜、ブーヤンネル領域及びｎ”　ａ−３ｉパタ
ーンの側面をＳｉＯ２！！ｌで覆う工程を、これらの多
層膜のパターニングに使用したレジストパターンを除去
するリフトオフ技術により行なったがこれに限定されず
、以下に説明する方法で絶縁膜を形成してもよい。

前記実施例と同様な方法によりレジストパターン４２を
マスクとしてガラス基板４１上に同一パターン形状をな
す行選択線と一体化されたＭＴからなるゲート電極４３
とＳｉＮからなるゲート絶縁膜４４とａ−３ｉからなる
チャンネル類Ｒ４５とｎ”ａ−８１“パターン４６とを
形成する（第２図（ａ）図示）。つづいて、レジストパ
ターン４２を除去した優、全面に５ｉＯ２１！５５を前
記実施例と同様な方法により成膜し、更にネガ型レジス
ト１１１５６を被覆する（同図（ｂ）図示）。ひきつづ
き、ガラス基板４１側から全面露光する。この時、ｎ”
ａ−８ｉパターン４６上に位置するレジスト膜５６部分
は光不透過性のゲート電極４３等により露光されず、該
ゲート電極４３以外の５ｉｚ２１ｅ！１５５上に被覆さ
れたレジスト膜５６部分のみが露光されるため、この後
の現像処理によりｎ＋ａ−ｓ＋パターン４６上に位置す
るレジスト膜５６部分が除去されて開孔部５７が形成さ
れる。次いで、レジストｇ１５６をマスクとして開孔部
５７から露出するＳｉＯ２膜５５をケミカルドラエツチ
ングすることにより、同図（Ｃ）に示すようにゲート電
極４３から最上層のｎ”ａ−３ｉパターン４６に亙る多
層パターン側面を覆い、かつ端部がガラス基板４１上に
延在された５ｉＯ２１５５−が形成される。

上記実施例では、ゲート電極の材料としてＭＴを使用し
たが、Ｃｒ、Ａｊ２、ＭＯ等を使用してもよい。また、
これらの組合わせによる多層構造としてもよい。

上記実施例では、半導体薄膜としてアモルファスシリコ
ンを使用したが、多結晶シリコンを使用してもよい。

上記実施例では、ソース、ドレイン領域に対してＩＴＯ
からなるソース、ドレイン電極を直接接続シタ力、第１
図（ａ）（Ｆ）工程ｔ’ｎ”ａ−３ｉｌ上にモリブデン
膜を更に成膜し、同図（ｄ）でのレジストパターンをマ
スクとしたｎ”ａ−３ｉパターンのエツチング時にその
上のモリブデン膜もエツチングしてソース、ドレイン電
極をモリブデン膜を介したソース、ドレイン領域にオー
ミック接続するようにしてもよい。また、該モリブデン
膜の代わりにチタン等の高融点金属膜を使用してもよい
。

上記実施例では、ソース、ドレイン電極をＩＴＯにより
形成したが、これに限定されない。

例えばＩＴＯＩＩ、Ｍｏ　ＩＩ及びＡ多層の三層構造に
してもよい。かかる構造にすれば、ソース、ドレイン電
極の低抵抗化を達成できるため、パターン幅を微細化で
きる利点を有する。但し、前記構造を採用する場合には
、ソース電極の画素電極部となるＭＯ膜及びＡＩ２膜部
分をパッシベーション膜の形成工程において除去する必
要がある。

上記実施例では、露光機として一括露光タイブのものを
使用したが、ステッパタイプの露光機を使用する場合に
おいてもガラス基板とマスクは夫々単独にアライメント
マークを利用して位置決めできる。本発明方法において
、かかるステッパを使用する場合でも熱による基板収縮
の影響を受けないことは明らかである。

［発明の効果］ 以上詳述した如く、本発明の液晶表示用薄膜トランジス
タアレイの製造方法によればアライメントマークを基準
とした露光工程での位置合せ精度の悪化を招くことなく
、安価で大面積化が可能なソーダライムガラスなどを透
明絶縁基板として利用でき、ひいては液晶表示テレビの
大形化、低コスト化を容易に達成できる等顕著な効果を
有するものである。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例における薄膜ト
ランジスタの製造工程を示す断面図、第２図（ａ）〜（
Ｃ）は本発明の他の実施例におけるゲート電極、半導体
薄膜の側面への絶縁膜の形成工程を示す断面図、第３図
はスイッチ素子として薄膜トランジスタアレイを用いた
一般的なアクティブマトリックス型液晶表示装置を示す
概略図、第４図は第３図の薄膜トランジスタアレイの等
価回路図、第５図（ａ）〜（ｄ）は従来の薄膜トランジ
スタの製造工程を示す断面図、第６図は露光工程でのマ
スクとガラス基板との位置合せを説明するための斜視図
、第７図はガラス基板としてソーダライムガラスを用い
た場合における高温加熱時の収縮状態を説明するための
平面図である。 ４１・・・ガラス基板、４３・・・ゲート電極、４４・
・・ゲート絶縁膜、４５・・・ａ−８ｉからなるチャン
ネル領域、４６−ｎ”ａ−８ｉパターン、４７ａ　、　
４７ｂ　・・・アライメントマーク、４８．５５−　・
・・Ｓｉ　０２　ＩＩ、　５０・’Ｊ　−スミ極、５１
・・・ドレイン電極、５２・・・ソース領域、５３・・
・ドレイン領域、５６・・・ネガ型レジスト膜。 出願人代理人　　弁理士　鈴江武彦 第２１ｉｌ 第３図 、ｕｖ、ｔ。 第６図

Claims (2)

【特許請求の範囲】
1. （１）、透明絶縁基板上に複数の薄膜トランジスタを形
   成した液晶表示用薄膜トランジスタアレイの製造におい
   て、前記透明絶縁基板上にゲート電極材料膜、第１の絶
   縁膜、半導体薄膜を順次成膜する工程と、これら半導体
   薄膜、第１の絶縁膜及びゲート電極材料膜を順次同一形
   状にパターニングして互いに同一パターン形状をなす 積層されたゲート電極、ゲート絶縁膜及び半導体薄膜を
   形成すると共に、アライメントマークを形成する工程と
   、透明導電材料膜を成膜する工程、と、この透明導電材
   料膜上にレジスト膜を被覆し、このレジスト膜を前記ア
   ライメントマークを基準にして露光し、現像処理するこ
   とによりレジストパターンを形成した後、該レジストパ
   ターンをマスクとして前記透明電極材料膜を選択的にエ
   ッチングしてソース電極、ドレイン電極を形成する工程
   と、ソース電極、ドレイン電極の形成により露出した前
   記半導体薄膜をエッチングして該半導体薄膜に前記ソー
   ス電極、ドレイン電極の一端と接続されるソース・ドレ
   イン領域を形成すると共に、チャンネル領域を形成して
   薄膜トランジスタを作製する工程を具備したことを特徴
   とする液晶表示用薄膜トランジスタアレイの製造方法。
2. （２）、同一パターン形状をなす行選択線が一体的に積
   層されたゲート電極、ゲート絶縁膜及び半導体薄膜の側
   面うち少なくとも該ゲート電極及び半導体薄膜の側面を
   第２の絶縁膜で覆うことを特徴とする特許請求の範囲第
   １項記載の液晶表示用薄膜トランジスタアレイの製造方
   法。