KR20010045360A - 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010045360A
KR20010045360A KR1019990048622A KR19990048622A KR20010045360A KR 20010045360 A KR20010045360 A KR 20010045360A KR 1019990048622 A KR1019990048622 A KR 1019990048622A KR 19990048622 A KR19990048622 A KR 19990048622A KR 20010045360 A KR20010045360 A KR 20010045360A
Authority
KR
South Korea
Prior art keywords
pattern
portion
gate
layer
forming
Prior art date
Application number
KR1019990048622A
Other languages
English (en)
Other versions
KR100635943B1 (ko
Inventor
정창오
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR19990048622A priority Critical patent/KR100635943B1/ko
Publication of KR20010045360A publication Critical patent/KR20010045360A/ko
Application granted granted Critical
Publication of KR100635943B1 publication Critical patent/KR100635943B1/ko

Links

Abstract

기판 위에 제1 마스크를 이용하여 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 중간층, 도전체층 및 보호막을 연속 증착한 다음 그 위에 양성의 감광막을 도포한다. 제2 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴을 형성한다. 이때, 감광막 패턴은 데이터 배선이 형성될 부분에 위치한 제1 부분, 제1 부분보다 얇은 두께를 가지며 드레인 전극 및 데이터 패드 상부에 위치하는 제2 부분, 제2 부분보다 얇은 두께를 가지며 박막 트랜지스터의 채널부에 위치한 제3 부분, 제3 부분보다 얇은 두께를 가지는 제4 부분을 포함하며, 게이트 패드 상부의 제2 접촉 구멍이 형성될 부분에는 감광막을 모두 제거한다. 이어, 제1 내지 제4 부분의 감광막 패턴을 식각 마스크로 사용하여 5개 층을 식각하여 제1 접촉 구멍을 가지는 게이트 절연막 패턴을 완성하고, 이어, 제1 내지 제3 부분의 감광막 패턴을 식각 마스크로 위로부터 4개 층을 식각하여 반도체 패턴을 완성한다. 이어, 제1 및 제2 부분의 감광막 패턴을 식각 마스크로 사용하여 위로부터 3개 층을 식각하여 데이터 배선과 저항성 접촉층을 완성하고, 이어, 제1 부분의 감광막 패턴을 식각 마스크로 사용하여 보호막을 식각하여 데이터 패드와 드레인 전극을 드러내는 제2 및 제3 접촉 구멍을 가지는 보호막 패턴을 완성한다. 마지막으로 ITO층을 증착하고 제3 마스크를 사용하여 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 이와 같이 보호막 패턴과 그 하부의 데이터 배선, 접촉층 패턴, 반도체 패턴 및 게이트 절연막 패턴을 하나의 마스크를 이용하여 형성함으로써 제조 공정을 단순화할 수 있다.

Description

박막 트랜지스터 기판 및 그의 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND MANUFACTURING METHOD THEREOF}

본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 그 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.

박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 현재는 통상 5장 또는 6장의 마스크가 사용되고 있으나, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄일 수 있는 새로운 방법을 제공하는 것이다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,

도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이고,

도 3a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 중 첫 번째 단계를 도시한 배치도이고,

도 3b는 도 3a에서 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이고,

도 4는 도 3b의 다음 단계를 도시한 도면으로서, 도 3a에서 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이고,

도 5a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 중 두 번째 단계를 도시한 배치도이고,

도 5b는 도 5a에서 V-V' 선을 따라 잘라 도시한 단면도이고,

도 6은 도 5b의 다음 단계를 도시한 도면으로서, 도 5a에서 V-V' 선을 따라 잘라 도시한 단면도이고,

도 7은 도 6의 다음 단계를 도시한 도면으로서, 도 5a에서 V-V' 선을 따라 잘라 도시한 단면도이고,

도 8은 도 7의 다음 단계를 도시한 도면으로서, 도 5a에서 V-V' 선을 따라 잘라 도시한 단면도이고,

도 9는 도 8의 다음 단계를 도시한 도면으로서, 도 5a에서 V-V' 선을 따라 잘라 도시한 단면도이다.

이러한 과제를 달성하기 위하여 본 발명에서는 부분적으로 다른 두께를 가지는 하나의 감광막 패턴을 식각 마스크로 이용하여 게이트 절연막 패턴, 반도체 패턴, 데이터 배선 및 보호막 패턴을 형성한다.

본 발명에 따르면, 먼저 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과 게이트 배선을 덮고 있는 게이트 절연막 패턴 및 그 위의 반도체 패턴과 저항성 접촉층 패턴을 형성하고, 그 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성한다. 데이터 배선을 덮으며 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 보호막 패턴을 형성하고, 보호막 패턴 상부에 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다. 여기서, 게이트 절연막 패턴, 반도체 패턴, 저항성 접촉층 패턴, 데이터 배선 및 보호막 패턴은 하나의 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어진다.

이때, 감광막 패턴은 데이터 배선 상부에 위치하는 제1 부분과 제1 접촉 구멍 상부에 위치하며 제1 부분보다 얇은 두께를 가지는 제2 부분, 소스 전극 및 드레인 전극 사이의 채널부에 위치하며 제2 부분보다 두께가 얇은 제3 부분 및 제3 부분보다 얇으며 제1 내지 제3 부분을 제외한 제4 부분을 포함하는 것이 바람직하다.

여기에서, 사진 식각 공정에 사용되는 마스크는 빛이 투과될 수 없는 첫째 부분, 빛이 일부만 투과될 수 있는 둘째 부분, 빛의 일부만 투과되며 둘째 부분보다 큰 투과량을 가지는 셋째 부분 및 빛의 일부만 투과되며 셋째 부분보다 큰 투과량을 가지는 넷째 부분을 포함하고, 감광막 패턴은 양성 감광막이며, 마스크의 첫째, 둘째, 셋째, 넷째 부분은 노광 과정에서 감광막 패턴의 제1, 제2, 제3, 제4 부분에 각각 대응하도록 정렬되는 것이 바람직하다.

이때, 마스크의 둘째 내지 넷째 부분은 반투명막을 포함하거나, 노광 단계에서 사용되는 노광기의 분해능보다 크기가 작은 패턴을 포함할 수 있다.

이와는 달리 감광막 패턴의 제2 내지 제4 부분은 리플로우를 통하여 형성할 수도 있다.

본 발명에 따르면, 보호막 패턴, 데이터 배선과 접촉층 패턴, 반도체 패턴 및 게이트 절연막 패턴을 하나의 마스크를 사용하여 형성하는 것이 바람직하다. 이 경우에, 반도체 패턴, 접촉층 패턴, 데이터 배선 및 보호막 패턴은 다음과 같은 방법을 통하여 완성한다. 우선, 게이트 절연막, 반도체층, 접촉층, 도전체층 및 보호막을 증착하고, 보호막 상부에 감광막을 도포하고 마스크를 이용한 노광 공정으로 감광막 패턴을 형성한다. 이어, 제4 부분 아래의 보호막, 도전체층, 접촉층 및 반도체층을 식각하여 반도체 패턴을 완성하고, 이어, 제3 부분 아래의 보호막, 도전체층 및 접촉층을 식각하여 데이터 배선 및 그 하부의 저항성 접촉층 패턴을 완성하고, 제2 부분 아래의 보호막을 식각하여 보호막 패턴을 완성한다.

이때, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며, 보호막 패턴 및 게이트 절연막 패턴은 게이트 패드 및 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며, 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함할 수 있다.

여기서, 감광막 패턴은 제2 접촉 구멍에 대응하는 부분에 위치하며, 감광막이 제거되어 있는 제5 부분을 더 포함할 수 있으며, 게이트 절연막 패턴은 반도체 패턴 형성 전에, 제5 부분 하부의 보호막, 도전체층, 반도체층, 접촉층 및 게이트 절연막을 식각함으로써 완성하며, 제3 접촉 구멍은 제1 접촉 구멍을 형성할 때 함께 형성한다.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

앞서 설명한 것처럼 본 발명에서는 동일한 층으로 만들어지는 소스 전극과 드레인 전극을 분리할 때 두 전극 사이에 두께가 얇은 감광막 패턴을 형성함으로써 공정 수를 줄인다.

먼저, 도 1 내지 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.

먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다. 여기서는 이웃하는 게이트선(22)과 후술할 화소 전극(82)을 중첩되도록 하여 유지 용량을 형성하였지만, 유지 용량이 충분히 확보되지 않는 경우에는 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압이 전달되는 유지 전극을 추가로 형성하여 후술할 화소 전극과 중첩되도록 하여 전하 보존 능력을 향상시킬 수 있다.

게이트 배선(22, 24, 26, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 화소 전극으로 사용되는 ITO와의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 왜냐하면, 외부와 전기적으로 연결되는 패드부를 보강하기 위하여 패드부는 배선용 물질과 화소 전극용 물질을 함께 형성하기 때문이다. 화소 전극을 ITO로 형성하는 경우에 ITO와 접촉 특성이 좋은 물질로는 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 등이 있으며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 그 예로 들 수 있다.

게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막 패턴(32)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다.

게이트 절연막(32) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(52, 55, 56)이 형성되어 있다.

접촉층 패턴(52, 55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)도 포함한다. 유지 전극을 형성하는 경우에 후술할 화소 전극(82)과 연결되며, 유지 전극과 유지 용량을 형성하는 유지 축전기용 도전체 패턴을 추가할 수 있다.

데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.

접촉층 패턴(52, 55, 56)은 그 하부의 반도체 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(52, 55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하다.

한편, 반도체 패턴(42)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66) 및 접촉층 패턴(52, 55, 56)과 동일한 모양을 하고 있다. 구체적으로는, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.

데이터 배선(62, 64, 65, 66, 68) 위에는 보호막 패턴(72)이 형성되어 있으며, 보호막 패턴(72)은 드레인 전극(66) 및 데이터 패드(64)를 드러내는 제1 및 제3 접촉 구멍(71, 74)을 가지고 있으며, 또한 게이트 절연막 패턴(32)과 함께 게이트 패드(24)를 드러내는 제2 접촉 구멍(73)을 가지고 있다. 보호막 패턴(72)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.

여기서, 제1 내지 제3 접촉 구멍(71, 73, 74)을 제외한 보호막 패턴(72)은 데이터 배선(62, 64, 65, 66) 및 저항성 접촉층 패턴(52, 55, 56)과 동일한 모양을 가진다.

보호막 패턴(72) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 제1 접촉 구멍(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 제2 및 제3 접촉 구멍(73, 74)을 통하여 각각 이들과 연결되는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.

여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO 또는 IZO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.

그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 3a 내지 9와 앞서의 도 1 내지 도 2를 참고로 하여 상세히 설명한다.

먼저, 도 3a 내지 3b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.

다음, 도 4에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착하고, 질화 규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 2,000 Å 이상의 두께를 가지는 보호막(70)을 형성한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.

그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 5b에 도시한 바와 같이, 감광막 패턴(112, 114, 116, 118)을 형성한다. 즉, 감광막 패턴(112, 114, 116, 118)은 데이터 배선부(D), 즉 데이터 배선(62, 64, 65, 66)이 형성될 부분에 위치한 제1 부분(112), 제1 부분(112)보다 얇은 두께(h3)를 가지며 드레인 전극(66) 및 데이터 패드(64) 상부의 제1 및 제3 접촉 구멍(71, 74)이 형성될 부분(C)에 위치한 제2 부분(114), 제2 부분(114)보다 얇은 두께(h2)를 가지며 박막 트랜지스터의 채널부(B)인 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제3 부분(116), 제3 부분(116)보다 얇은 두께(h3)를 가지는 제4 부분(A)을 포함하며, 제2 접촉 구멍(73)이 형성될 부분(F)에는 감광막을 모두 제거한다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 여기에서는 양성 감광막을 사용하는 경우에 대하여 두 가지 방법을 제시한다.

그 중 첫 번째는 마스크(110)의 A, B, C, D 부분에 노광기의 해상도보다 작은 패턴, 예를 들면 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 투과량을 다르게 조절하는 것이다. 노광기의 해상도보다 큰 패턴으로 마스크를 형성하는 경우에는 감광막을 완전히 제거하거나 완전히 남기는 패턴으로 형성되지만, 노광기의 해상도보다 작은 패턴을 형성하는 경우에는 빛의 투과량을 조절할 수 있어 중간 두께를 가지는 감광막 패턴을 형성할 수 있다. 이때, 감광막의 두께는 통상적인 두께보다 두꺼운 1.6 내지 2㎛ 정도로 형성하는 것이 좋으며, 이는 현상 후 남은 막의 두께를 조절하기 좋게 하기 위함이다. 또한, 반투명막을 이용하는 경우에는 다른 투과율을 가지는 다수의 막을 이용할 수 있으며, 두께를 변화시켜 투과율을 조절할 수 있으며, Cr, MgO, MoSi, a-Si 등을 사용한다.

다음 방법은 감광막의 리플로우(reflow)를 이용하는 것이다. 이 경우에는 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상의 마스크를 사용하여 노광하여 감광막이 아예 없거나 일정 두께로 있는 통상의 감광막 패턴이 만든다. 이어, 감광막 패턴을 리플로우시켜 남아 있는 감광막이 없는 부분으로 흘러내리도록 하여 얇은 두께를 가지는 부분을 형성하여 새로운 감광막 패턴이 형성하는 것이다. 그런데, 이와 같이 리플로우를 하더라도 감광막이 없는 부분이 모두 덮이지 않을 수 있어, 감광막이 없는 부분에 미세 패턴을 형성하여 리플로우시키거나 노광기의 분해능보다 작은 패턴을 이용하여 얇은 두께를 가지는 감광막 패턴을 형성한 다음 리플로우시킬 수 있다.

이어, 감광막 패턴(112, 114, 116, 118) 및 그 하부의 막들, 즉 보호막(70), 도전체층(60), 중간층(50), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다. 이때, 데이터 배선부(D)에는 모든 막(70, 60, 50, 40, 30)들이 그대로 남아 있고, 채널부(B)에는 반도체층(40) 및 게이트 절연막(30)만 남아 있어야 하며, 제1 및 제3 접촉 구멍이 형성될 부분(C)에는 보호막(70)만 제거되어야 하며, 제2 접촉 구멍이 형성될 부분(F)에는 게이트 패드(24)가 드러나야 하므로 모든 막(70, 60, 50, 40, 30)이 제거되어야 하며, 나머지 부분(A)에는 위의 4개 층(70, 60, 50, 40)이 제거되어 게이트 절연막(30)이 드러나야 한다.

먼저, 감광막 패턴(112, 114, 116, 118)을 식각 마스크로 사용하여, F에 대응하는 부분의 5개 층(70, 60, 50, 40, 30)을 식각하여 도 6에서 보는 바와 같이, 게이트 패드(24)를 드러내는 제2 접촉 구멍(73)을 형성하여 게이트 절연막 패턴(32)을 완성한다. 이어, A 부분에 잔류하는 감광막 패턴(118, 도 5b 참조)을 애싱 공정을 통하여 제거하여 A 부분에서 보호막(70)을 드러낸다.

다음, B, C, D 부분에 남겨진 감광막 패턴(112, 114, 116)을 식각 마스크로 사용하여 A 부분의 보호막(70), 도전체층(60), 중간층(50) 및 반도체층(40)을 제거하여 도 7에서 보는 바와 같이 게이트 절연막 패턴(32)을 노출시키고 반도체 패턴(42)을 완성한다. 이어, B 부분에 잔류하는 감광막 패턴을 애싱 공정을 통하여 제거하여 B 부분에서 보호막(70)을 드러낸다.

다음, C, D 부분에 남겨진 감광막 패턴(112, 114)을 식각 마스크로 사용하여 B 부분의 보호막(70), 도전체층(60) 및 중간층(50)을 식각하여, 도 8에서 보는 바와 같이 데이터 배선(62, 64, 65, 66)과 그 하부의 중간층 패턴 또는 저항성 접촉층 패턴(52, 55, 56)을 완성한다. 이때, 반도체 패턴(42)의 일부가 식각될 수 있다. 다음, C 부분에 잔류하는 감광막을 모두 제거한다.

다음, D 부분의 감광막 패턴(112)을 식각 마스크로 사용하여 C 부분의 보호막(70)을 식각하여, 도 9에서 보는 바와 같이, 드레인 전극(66)과 데이터 패드(64)를 드러내는 제1 및 제3 접촉 구멍(71, 74)을 형성하여 보호막 패턴(72)을 완성하고 잔류하는 감광막 패턴을 제거한다.

마지막으로, 도 1 내지 도 2에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제3 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.

이와 같이 본 실시예에서는 보호막 패턴(72)과 그 하부의 데이터 배선(62, 64, 65, 66), 접촉층 패턴(52, 55, 56), 반도체 패턴(42) 및 게이트 절연막 패턴(32)을 하나의 마스크를 이용하여 형성하여, 액정 표시 장치용 박막 트랜지스터 기판을 3장의 마스크를 이용하여 완성하여, 제조 공정을 단순화하였다.

본 발명의 실시예에 제조 방법에서 완성된 액정 표시 장치용 박막 트랜지스터 기판에서는 박막 트랜지스터의 채널부(B)가 노출되므로 상판에 블랙 매트릭스를 채널부(B)의 상부에 형성하여 채널부(B)로 입사하는 빛을 차단하여 누설 전류를 최소화하는 것이 바람직하다.

본 발명의 실시예에서는 감광막(110)을 이용하여 다른 두께를 가지는 감광막 패턴을 형성하고 이를 식각 마스크로 활용하였지만, 감광막 대신 보호막(70)을 감광성 유기 물질로 형성하여 도 5b의 감광막 패턴과 동일하게 다수의 두께를 가지는 보호막 패턴을 형성하고 이를 식각 마스크로 사용하여, 동일하게 보호막 패턴(72), 데이터 배선(62, 64, 65, 66), 접촉층 패턴(52, 55, 56), 반도체 패턴(42) 및 게이트 절연막 패턴(32)을 완성할 수 있다.

Claims (17)

  1. 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막 패턴을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 반도체 패턴 위에 저항성 접촉층 패턴을 형성하는 단계,
    상기 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선을 덮으며 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 보호막 패턴을 형성하는 단계,
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 게이트 절연막 패턴, 상기 반도체 패턴, 상기 저항성 접촉층 패턴, 상기 데이터 배선 및 상기 보호막 패턴은 감광막 패턴 이용한 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 감광막 패턴은 상기 데이터 배선에 대응하는 부분에 위치하는 제1 부분과 상기 제1 접촉 구멍 상부에 대응하는 부분에 위치하며 상기 제1 부분보다 얇은 두께를 가지는 제2 부분, 상기 소스 전극 및 상기 드레인 전극 사이의 채널부에 위치하며 상기 제2 부분보다 두께가 얇은 제3 부분 및 상기 제3 부분보다 얇으며 상기 제1 내지 상기 제3 부분을 제외한 제4 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 사진 식각 공정에 사용되는 마스크는 빛이 투과될 수 없는 첫째 부분, 빛이 일부만 투과될 수 있는 둘째 부분, 빛의 일부만 투과되며 상기 둘째 부분보다 큰 투과량을 가지는 셋째 부분 및 빛의 일부만 투과되며 상기 셋째 부분보다 큰 투과량을 가지는 넷째 부분을 포함하고, 상기 감광막 패턴은 양성 감광막이며, 마스크의 상기 첫째, 둘째, 셋째, 넷째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3, 제4 부분에 각각 대응하도록 정렬하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 마스크의 둘째 내지 넷째 부분은 반투명막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제3항에서,
    상기 마스크의 첫째 내지 넷째 부분은 상기 노광 단계에서 사용되는 노광기의 분해능보다 크기가 작은 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제2항에서,
    상기 감광막 패턴의 제2 내지 제4 부분은 리플로우를 통하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  7. 제2항에서,
    상기 보호막 패턴, 데이터 배선과 상기 접촉층 패턴, 상기 반도체 패턴 및 상기 게이트 절연막 패턴을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 반도체 패턴, 상기 접촉층 패턴, 상기 데이터 배선 및 상기 보호막 패턴의 형성 단계는,
    게이트 절연막, 반도체층, 접촉층, 도전체층 및 보호막을 증착하는 단계,
    상기 보호막 위에 감광막을 도포하는 단계,
    상기 감광막을 마스크를 통하여 노광하는 단계,
    상기 감광막을 현상하여 상기 감광막 패턴을 형성하는 단계,
    상기 제4 부분 아래의 상기 보호막, 상기 도전체층, 상기 접촉층 및 상기 반도체층을 식각하여 상기 반도체 패턴을 완성하는 단계,
    상기 제3 부분 아래의 상기 보호막, 상기 도전체층 및 상기 접촉층을 식각하여 상기 데이터 배선 및 그 하부의 상기 저항성 접촉층 패턴을 완성하는 단계,
    상기 제2 부분 아래의 상기 보호막을 식각하여 상기 보호막 패턴을 완성하는 단계,
    상기 감광막 패턴을 제거하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 보호막 패턴 및 상기 게이트 절연막 패턴은 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며,
    상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제8항 또는 제9항에서,
    상기 감광막 패턴은 상기 제2 접촉 구멍에 대응하는 부분에 위치하며, 감광막이 제거되어 있는 제5 부분을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 반도체 패턴 형성 전에, 상기 제5 부분 하부의 상기 보호막, 상기 도전체층, 상기 반도체층, 상기 접촉층 및 상기 게이트 절연막을 식각하여 상기 제1 접촉 구멍을 가지는 상기 게이트 절연막 패턴을 완성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막 패턴을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 반도체 패턴 위에 저항성 접촉층 패턴을 형성하는 단계,
    상기 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선을 덮으며 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 제1 보호막 패턴을 형성하는 단계,
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 게이트절연막 패턴, 상기 반도체 패턴, 상기 저항성 접촉층 패턴, 상기 데이터 배선 및 상기 제1 보호막 패턴은 하나의 마스크를 이용한 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 마스크는 빛이 투과될 수 없는 첫째 부분, 빛이 일부만 투과될 수 있는 둘째 부분, 빛의 일부만 투과되며 상기 둘째 부분보다 큰 투과량을 가지는 셋째 부분 및 빛의 일부만 투과되며 상기 셋째 부분보다 큰 투과량을 가지는 넷째 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제12항에서,
    상기 반도체 패턴, 상기 접촉층 패턴, 상기 데이터 배선 및 상기 제1 보호막 패턴의 형성 단계는,
    게이트 절연막, 반도체층, 접촉층, 도전체층 및 감광성 물질의 보호막을 증착하는 단계,
    상기 보호막을을 상기 마스크를 통하여 노광하는 단계,
    상기 보호막을 현상하여 상기 데이터 배선에 대응하는 부분에 위치하는 제1 부분과 상기 제1 접촉 구멍 상부에 대응하는 부분에 위치하며 상기 제1 부분보다 얇은 두께를 가지는 제2 부분, 상기 소스 전극 및 상기 드레인 전극 사이의 채널부에 위치하며 상기 제2 부분보다 두께가 얇은 제3 부분 및 상기 제3 부분보다 얇으며 상기 제1 내지 상기 제3 부분을 제외한 제4 부분을 포함하는 제2 보호막 패턴을 형성하는 단계,
    상기 제4 부분 아래의 상기 제2 보호막, 상기 도전체층, 상기 접촉층 및 상기 반도체층을 식각하여 상기 반도체 패턴을 완성하는 단계,
    상기 제3 부분 아래의 상기 제2 보호막, 상기 도전체층 및 상기 접촉층을 식각하여 상기 데이터 배선 및 그 하부의 상기 저항성 접촉층 패턴을 완성하는 단계,
    상기 제2 부분 아래의 상기 제2 보호막을 식각하여 상기 제1 보호막 패턴을 완성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 기판,
    상기 기판 위에 형성되어 있으며, 가로 방향으로 뻗어 있는 주사 신호를 전달되는 게이트선과 상기 게이트선의 일부인 박막 트랜지스터의 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며, 반도체로 이루어진 반도체 패턴,
    상기 반도체 패턴 위에 형성되어 있으며, 세로 방향으로 뻗어 있는 데이터선, 상기 데이터선의 분지인 상기 박막 트랜지스터의 소스 전극, 상기 소스 전극과 분리되어 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 상기 박막 트랜지스터의 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며, 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막 패턴,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,
    상기 소스 전극과 상기 드레인 전극 사이의 채널부 상부에는 상기 보호막 패턴이 제거되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  16. 제15항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 보호막 패턴 및 상기 게이트 절연막 패턴은 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며,
    상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 제16항에서,
    상기 제1 및 제3 접촉 구멍을 제외하면 상기 데이터 배선과 상기 보호막 패턴은 동일한 모양으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
KR19990048622A 1999-11-04 1999-11-04 박막 트랜지스터 기판 및 그의 제조 방법 KR100635943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR19990048622A KR100635943B1 (ko) 1999-11-04 1999-11-04 박막 트랜지스터 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR19990048622A KR100635943B1 (ko) 1999-11-04 1999-11-04 박막 트랜지스터 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010045360A true KR20010045360A (ko) 2001-06-05
KR100635943B1 KR100635943B1 (ko) 2006-10-18

Family

ID=19618532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19990048622A KR100635943B1 (ko) 1999-11-04 1999-11-04 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100635943B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217586B2 (en) 2003-05-06 2007-05-15 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
US7501297B2 (en) 2005-01-20 2009-03-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100910566B1 (ko) * 2003-02-03 2009-08-03 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
US7688417B2 (en) 2004-12-17 2010-03-30 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7709304B2 (en) 2003-02-03 2010-05-04 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408257B1 (ko) 2007-12-11 2014-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910566B1 (ko) * 2003-02-03 2009-08-03 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
US7709304B2 (en) 2003-02-03 2010-05-04 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
US7217586B2 (en) 2003-05-06 2007-05-15 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
US7525120B2 (en) 2003-05-06 2009-04-28 Lg Display Co., Ltd. Thin film transistor array substrate and method of fabricating the same
US7688417B2 (en) 2004-12-17 2010-03-30 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7876412B2 (en) 2004-12-17 2011-01-25 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7501297B2 (en) 2005-01-20 2009-03-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR100635943B1 (ko) 2006-10-18

Similar Documents

Publication Publication Date Title
US6849873B2 (en) Thin film transistor array panel for a liquid crystal display
US7518698B2 (en) Thin film transistor array substrate, manufacturing method thereof, and mask
JP4107662B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP4897995B2 (ja) 液晶表示装置用薄膜トランジスタ基板
KR100853220B1 (ko) 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
TWI357590B (en) Thin film transistor array panel and liquid crysta
US7170571B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100380142B1 (ko) 반사투과형 액정표시장치용 어레이기판
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100436181B1 (ko) 액정표시장치용 어레이기판 제조방법
US7978292B2 (en) Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6649934B2 (en) Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7507996B2 (en) Contact structure of a wiring and a thin film transistor array panel including the same
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP5268211B2 (ja) 薄膜トランジスタ基板及びその製造方法
US7605875B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100366768B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100886241B1 (ko) 액정표시소자의 제조방법
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR100212288B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US7078255B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee