KR20050064400A - 액정표시소자 및 그 제조방법 - Google Patents
액정표시소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050064400A KR20050064400A KR1020030095760A KR20030095760A KR20050064400A KR 20050064400 A KR20050064400 A KR 20050064400A KR 1020030095760 A KR1020030095760 A KR 1020030095760A KR 20030095760 A KR20030095760 A KR 20030095760A KR 20050064400 A KR20050064400 A KR 20050064400A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- data line
- conductive metal
- substrate
- pattern
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims description 78
- 239000010408 film Substances 0.000 claims description 72
- 239000010409 thin film Substances 0.000 claims description 71
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910021478 group 5 element Inorganic materials 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 43
- 238000000206 photolithography Methods 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000011521 glass Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QXNVGIXVLWOKEQ-UHFFFAOYSA-N Disodium Chemical compound [Na][Na] QXNVGIXVLWOKEQ-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 208000017983 photosensitivity disease Diseases 0.000 description 1
- 231100000434 photosensitization Toxicity 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 액정표시소자 제조방법은 마스크수를 감소시켜 제조공정을 단순화하기 위한 것으로, 기판을 제공하는 단계; 상기 기판 위에 액티브 패턴과 데이터라인을 동시에 형성하는 단계; 게이트절연막이 형성된 상기 액티브 패턴 위에 게이트전극을 형성하는 단계; 상기 기판 전면에 제 1 콘택홀과 제 2 콘택홀이 형성된 제 2 절연막을 형성하는 단계 및 상기 제 1 콘택홀을 통해 소오스영역과 연결되며 제 2 콘택홀을 통해 데이터라인과 연결되는 소오스전극 및 상기 제 1 콘택홀을 통해 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함한다.
Description
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 박막 트랜지스터의 제조공정을 개선하여 사용되는 마스크수를 감소시킨 액정표시소자 및 그 제조방법에 관한 것이다.
최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다.
일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal material layer)으로 구성된다.
상기 액정표시장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막 트랜지스터의 채널층으로 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용할 수 있다.
한편, 상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography) 공정)을 필요로 하므로 생산성 면에서 상기 마스크 공정의 수를 줄이는 방법이 요구되어지고 있다.
도 1은 전술한 일반적인 액정표시장치를 구성하는 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 NxM개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.
도면에 도시된 바와 같이, 상기 어레이 기판(10)은 화소영역 위에 형성된 화소전극(18), 상기 기판(10) 위에 종횡으로 배열된 게이트라인(16)과 데이터라인(17), 그리고 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터로 이루어져 있다.
상기 박막 트랜지스터는 게이트라인(16)에 연결된 게이트전극(21), 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 게이트절연막(미도시)과 제 1 절연막(미도시), 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
이 때, 상기 게이트절연막과 제 1 절연막에 형성된 제 1 콘택홀(40a)을 통해 상기 소오스전극(22)은 액티브층(24)의 소오스영역과 전기적으로 접속하며 상기 드레인전극(23)은 액티브층(24)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 드레인전극(23) 위에는 제 2 콘택홀(40b)이 형성된 제 2 절연막(미도시)이 있어, 상기 제 2 콘택홀(40b)을 통해 상기 드레인전극(23)과 화소전극(18)이 전기적으로 접속되게 된다.
이하, 도 2a 내지 도 2g를 참조하여 종래의 액정표시소자의 제조공정을 자세히 설명한다.
도 2a 내지 도 2g는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 순서도로써, 도시되어 있는 박막 트랜지스터는 액티브층으로 다결정 실리콘을 이용한 다결정 실리콘 박막 트랜지스터로 게이트전극과 소오스전극 및 드레인전극이 상기 액티브층의 동일 평면에 위치하는 코플라나 구조로 되어있다.
먼저, 도 2a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(10) 위에 포토리소그래피 공정을 이용하여 다결정 실리콘으로 이루어진 액티브 패턴(24)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 액티브 패턴(24)이 형성된 기판(10) 전면에 차례대로 게이트절연막(15a)과 도전성 금속(30)을 증착한다.
다음으로, 도 2c에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 도전성 금속(30)을 패터닝함으로써 상기 액티브 패턴(24) 위에 게이트절연막(15a)이 개재된 게이트전극(21)을 형성한다.
이후, 상기 게이트전극(21) 패턴을 마스크로 액티브 패턴(24)의 소정영역에 고농도의 불순물 이온을 주입하여 p+ 또는 n+의 소오스/드레인영역(24a, 24b)을 형성한다.
상기 소오스/드레인영역(24a, 24b)은 소오스/드레인전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.
다음으로, 도 2d에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판 전면에 제 1 절연막(15b)을 증착한 후 포토리소그래피 공정을 통해 상기 게이트절연막(15a)과 제 1 절연막(15b)을 일부 제거하여 소오스/드레인영역(24a, 24b)과 소오스/드레인전극간의 전기적 접속을 위한 제 1 콘택홀(40a)을 형성한다.
이후, 도 2e에 도시된 바와 같이, 도전성 금속을 기판(10) 전면에 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(40a)을 통해 소오스영역(24a)과 연결되는 소오스전극(22) 및 드레인영역(24b)과 연결되는 드레인전극(23)을 형성한다. 이 때, 상기 소오스전극(22)을 구성하는 도전성 금속의 일부는 연장되어 데이터라인(17)을 구성하게 된다.
다음으로, 도 2f에 도시된 바와 같이, 상기 기판(10) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 2 절연막(15c)을 증착한 후 포토리소그래피 공정을 이용하여 드레인전극(23)의 일부를 노출시키는 제 2 콘택홀(40b)을 형성한다.
마지막으로, 도 2g에 도시된 바와 같이, 상기 제 2 절연막(15c)이 형성된 기판(10) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 2 콘택홀(40b)을 통해 드레인전극(23)과 연결되는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 액정표시소자의 제조에는 많은 수의 포토리소그래피 공정을 필요로 하며, 특히 코플라나 구조의 다결정 실리콘 박막 트랜지스터의 제조에는 보다 많은 포토리소그래피 공정을 필요로 하게 된다.
상기 포토리소그래피 공정은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상 공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피 공정은 생산 수율을 떨어뜨리며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 등 문제점이 있었다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 액티브 패턴과 데이터라인을 동시에 패터닝함으로써 마스크수를 감소시켜 제조공정 및 비용이 감소된 액정표시소자 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시소자의 제조방법은 기판을 제공하는 단계, 상기 기판 위에 액티브 패턴과 데이터라인을 동시에 형성하는 단계, 게이트절연막이 형성된 상기 액티브 패턴 위에 게이트전극을 형성하는 단계, 상기 기판 전면에 제 1 콘택홀과 제 2 콘택홀이 형성된 제 2 절연막을 형성하는 단계 및 상기 제 1 콘택홀을 통해 소오스영역과 연결되며 제 2 콘택홀을 통해 데이터라인과 연결되는 소오스전극 및 상기 제 1 콘택홀을 통해 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함한다.
상기 액티브 패턴과 데이터라인을 동시에 형성하는 단계는 기판 위에 실리콘 박막을 형성하는 단계, 상기 실리콘 박막 위에 제 1 도전성 금속을 증착하는 단계, 상기 제 1 도전성 금속과 실리콘 박막을 패터닝하여 액티브 패턴과 데이터라인을 형성하는 단계, 상기 기판 전면에 차례대로 제 1 절연막과 제 2 도전성 금속을 증착하는 단계, 상기 데이터라인 패턴과 동일한 형태이며 상기 패턴 보다 폭이 넓은 마스크를 사용하여 상기 제 2 도전성 금속과 제 1 절연막을 패터닝하는 단계, 상기 남아있는 제 1 도전성 금속과 제 2 도전성 금속을 동시에 제거하는 단계 및 상기 기판 전면에 게이트절연막을 증착하는 단계를 포함하여 이루어질 수 있으며, 상기 제 1 도전성 금속과 제 2 도전성 금속은 동일 물질로 동일한 두께로 증착할 수 있다.
또한, 상기 액티브 패턴과 데이터라인을 동시에 형성하는 단계는 기판 위에 실리콘 박막을 형성하는 단계, 상기 실리콘 박막 위에 제 1 도전성 금속을 증착하는 단계, 상기 기판 전면에 감광성 물질을 도포하는 단계, 상기 감광성 물질에 회절 마스크를 이용하여 제 1 두께의 제 1 부분과 제 2 두께의 제 2 부분과 상기 제 1 도전성 금속이 노출되는 제 3 부분으로 정의되는 감광막 패턴을 형성하는 단계, 상기 노출된 제 3 부분의 제 1 도전성 금속과 하부 실리콘 박막을 식각하는 단계, 상기 감광성 물질을 일부 제거하여 상기 제 1 부분의 감광막 패턴만을 남기는 단계, 상기 일부 제거된 제 1 부분의 감광막 패턴을 마스크로 상기 제 1 도전성 금속을 식각하여 액티브 패턴과 데이터라인을 형성하는 단계, 상기 감광막 패턴을 제거하는 단계, 상기 기판 전면에 차례대로 게이트절연막과 제 1 절연막을 증착하는 단계 및 상기 데이터라인 패턴과 동일한 형태이며 상기 패턴 보다 폭이 넓은 마스크를 사용하여 상기 제 1 절연막을 선택 식각하는 단계를 포함하여 이루어질 수도 있다.
이 때, 상기 제 1 두께는 제 2 두께 보다 두꺼울 수 있으며, 상기 제 1 부분은 데이터라인 영역이며 상기 제 2 부분은 액티브 패턴 영역일 수 있다.
또한, 상기 감광성 물질을 일부 제거하는 단계는 애슁 단계일 수 있으며, 상기 게이트절연막은 실리콘산화막으로 이루어지며 상기 제 1 절연막은 실리콘질화막으로 이루어질 수 있다.
상기 실리콘 박막은 결정화된 실리콘 박막일 수 있다.
또한, 게이트전극을 형성한 후에 상기 게이트전극을 마스크로 상기 액티브 패턴의 소정 영역에 불순물 이온을 주입하여 소오스영역과 드레인영역을 형성하는 단계를 추가로 포함할 수 있으며, 이 때 상기 불순물 이온은 인과 같은 5족 원소 또는 붕소와 같은 3족 원소일 수 있다.
상기 소오스전극과 드레인전극은 투과율이 뛰어난 투명 도전 물질로 형성할 수 있으며, 상기 드레인전극의 일부는 화소영역 쪽으로 연장되어 화소전극을 구성할 수 있다.
한편, 제 2 절연막을 패터닝한 후, 상기 패터닝에 사용된 감광막 패턴이 제거되지 않은 상태에서 상기 제 1 콘택홀과 제 2 콘택홀 내부를 포함하여 감광막 패턴 전면에 도전성 금속을 증착하는 단계 및 상기 제 1 콘택홀과 제 2 콘택홀 영역 이외 부분의 감광막 패턴을 리프트 오프공정으로 제거하여 상기 노출된 소오스/드레인영역과 데이터라인 위에 상기 도전성 금속층을 남기는 단계를 추가로 포함할 수 있다.
또한, 본 발명의 액정표시소자는 절연기판, 상기 기판 위에 동시에 패터닝되어 형성된 액티브 패턴과 데이터라인, 상기 액티브 패턴 위에 게이트절연막을 개재하여 형성된 게이트전극, 상기 기판 전면에 형성되며, 제 1 콘택홀과 제 2 콘택홀이 형성되어 있는 제 2 절연막 및 상기 제 2 절연막 위에 형성되어 상기 제 1 콘택홀을 통해 소오스영역과 연결되며 제 2 콘택홀을 통해 데이터라인과 연결되는 소오스전극 및 상기 제 1 콘택홀을 통해 드레인영역과 연결되는 드레인전극을 포함한다.
이 때, 상기 액티브 패턴은 실리콘 박막으로 구성되며, 상기 데이터라인은 상기 액티브 패턴과 동일한 실리콘 박막 위에 도전성 금속물질이 증착되어 있는 이중층으로 구성될 수 있다.
또한, 상기 소오스전극 및 드레인전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명 도전 물질로 구성될 수 있으며, 상기 드레인전극의 일부는 화소영역 쪽으로 연장되어 화소전극을 구성할 수 있다.
이하, 본 발명에 대해 상세히 설명한다.
액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 박막 트랜지스터를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
여기서, 상기 박막 트랜지스터의 채널층으로 비정질 실리콘 또는 다결정 실리콘을 사용할 수 있다.
비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3" 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50" 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다.
그러나, 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도(∼1cm2/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.
다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.
특히, 이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(∼25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.
그러나, 상기 다결정 실리콘 박막 트랜지스터를 포함하는 액정표시소자의 제조에는 많은 수의 포토리소그래피 공정을 필요로 하며, 다수의 포토리소그래피 공정은 제조공정 및 비용을 증가시키는 문제점을 발생시킨다.
상기와 같은 문제를 해결하기 위해서는 박막 트랜지스터의 제조공정을 개선하여 특히 포토리소그래피 공정의 수, 즉 사용되는 마스크수를 줄이도록 하는 것이 중요하다.
따라서, 본 발명에서는 액티브 패턴과 데이터라인을 동시에 패터닝함으로써 제 1 콘택홀과 제 2 콘택홀을 한번의 마스크 공정으로 형성하며, 화소전극과 소오스/드레인전극을 동일 물질로 동시에 형성한 액정표시소자의 제조방법을 제공한다. 그 결과 포토리소그래피 공정의 감소에 따른 제조공정 및 비용 감소의 효과를 얻을 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 NxM개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.
도면에 도시된 바와 같이, 어레이 기판(110)은 화소영역 위에 형성된 화소전극(118), 상기 기판(110) 위에 종횡으로 배열된 게이트라인(116)과 데이터라인(117), 그리고 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터로 이루어져 있다.
상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 게이트절연막(미도시)과 제 2 절연막(미도시), 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124)을 포함한다.
이 때, 상기 게이트절연막과 제 2 절연막에 형성된 제 1 콘택홀(140a)을 통해 상기 소오스전극(122)의 일부는 액티브층(124)의 소오스영역과 전기적으로 접속하며 상기 드레인전극(123)의 일부는 액티브층(124)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 소오스전극(122)의 다른 일부는 게이트절연막과 제 1 절연막(미도시) 및 제 2 절연막에 형성된 제 2 콘택홀(140b)을 통해 데이터라인(116)과 전기적으로 접속하는 연결전극(150)을 구성하며, 상기 드레인전극(123)의 다른 일부는 화소영역 쪽으로 연장 형성되어 화소전극(118)을 구성한다.
상기 화소영역은 게이트라인(116)과 데이터라인(117)이 교차하여 정의되는 영역으로 화상표시 영역을 의미하며, 화소전극(118)은 인듐-틴-옥사이드와 같은 빛의 투과율이 뛰어난 투명 전도성 물질을 사용할 수 있다.
이 때, 본 실시예와 같이 상기 소오스/드레인전극(122, 123)을 화소전극(118)과 동일한 물질로 동시에 형성하면 제조공정 및 비용을 감소시킬 수 있게 된다.
이하, 도 4a 내지 도 4h를 참조하여 본 실시예에 따른 액정표시소자의 제조공정을 자세히 설명한다.
도 4a 내지 도 4h는 도 3에 도시된 액정표시소자의 III-III'선에 따른 제조공정을 나타내는 순서도이다.
먼저, 도 4a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 실리콘 박막(124a)을 형성한다.
이 때, 상기 기판(110) 위에 실리콘산화막(SiO2)으로 구성되는 버퍼막을 형성한 후 상기 버퍼막 위에 실리콘 박막(124a)을 형성할 수도 있다. 상기 버퍼막은 유리기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.
상기 실리콘 박막(124a)은 비정질 실리콘 박막 또는 결정화된 실리콘 박막일 수 있으나, 본 실시예에서는 결정화된 다결정 실리콘 박막을 이용하여 박막 트랜지스터를 구성하였다. 상기 다결정 실리콘 박막은 기판(110) 위에 비정질 실리콘 박막을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.
먼저, 비정질 실리콘 박막은 여러 가지 방법으로 증착하여 형성할 수 있으며, 상기 비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법이 있다.
이후, 상기 비정질 실리콘 박막 내에 존재하는 수소원자를 제거하기 위한 탈수소화(dehydrogenation) 공정을 진행한 뒤 결정화를 실시한다. 이 때, 비정질 실리콘 박막을 결정화하는 방법으로는 크게 비정질 실리콘 박막을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC) 방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA) 방법이 있다.
이와 같이 형성된 다결정 실리콘 박막(124a) 위에 데이터라인을 구성하기 위한 알루미늄, 알루미늄 합금, 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴 등과 같은 도전성 금속(130) 물질을 증착한다.
도 4b 내지 도 4e는 본 실시예에 따라 액티브 패턴과 데이터라인을 동시에 형성하는 단계를 나타내고 있다.
먼저, 도 4b에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 도전성 금속(130)과 다결정 실리콘 박막(124a)을 패터닝함으로써 액티브 패턴(124)과 데이터라인(117)을 형성한다. 이 때, 액티브 패턴(124) 위에는 상기 액티브 패턴(124)과 동일한 형태의 제 1 도전성 금속 패턴(130a)이 남아있게 된다.
다음으로, 도 4c에 도시된 바와 같이, 상기 기판(110) 전면에 차례대로 제 1 절연막(115b)과 도전성 금속(130)을 증착한다.
본 실시예에서는 상기 도전성 금속(130)을 액티브 패턴(124) 위에 형성된 제 1 도전성 금속 패턴(130a)과 동일한 물질로 동일한 두께로 형성하였으나, 다른 물질로 다른 두께로 형성할 수도 있다. 다만, 다음에 실시되는 식각공정을 통해 함께 제거될 수 있도록 두께 등을 조절하여 형성하여야 한다.
다음으로, 도 4d에 도시된 바와 같이, 상기 데이터라인(117) 패턴과 동일한 형태의 상기 패턴보다 폭이 넓은 마스크를 사용하여 상기 도전성 금속(130)과 제 1 절연막(115b)을 패터닝함으로써 상기 데이터라인(117) 위에 제 1 절연막(115b)이 개재된 제 2 도전성 금속 패턴(130b)을 형성한다.
다음으로, 도 4e에 도시된 바와 같이, 도전성 금속의 식각공정을 실시하여 상기 제 1 도전성 금속 패턴(130a)과 제 2 도전성 금속 패턴(130b)을 동시에 제거한다.
다음으로, 도 4f에 도시된 바와 같이, 상기 기판(110) 전면에 게이트절연막(115a)을 증착한다. 이 때, 상기 게이트절연막(115a)은 층간절연막인 제 1 절연막(115b)보다 두께를 얇게 하여 형성하게 된다.
상기 게이트절연막(115a)이 형성된 액티브 패턴(124) 위에 도전성 금속 물질로 게이트전극(121)을 형성한 후, 상기 게이트전극(121)을 마스크로 상기 액티브 패턴(124)의 소정 영역에 불순물 이온을 주입하여 저항성 접촉층(ohmic contact layer)인 소오스영역(124a)과 드레인영역(124b)을 형성한다. 이 때, 상기 게이트전극(121)은 액티브 패턴(124)의 채널영역에 도펀트(dopant)가 침투하는 것을 방지하는 이온-스타퍼(ion stopper)의 역할을 하게 된다.
상기 액티브 패턴(124)의 전기적 특성은 주입되는 도펀트의 종류에 따라 바뀌게 되며, 상기 주입되는 도펀트가 붕소(B) 등의 3족 원소에 해당하면 P-타입 박막 트랜지스터로 인(P) 등의 5족 원소에 해당하면 N-타입 박막 트랜지스터로 동작을 하게 된다. 이후, 상기 이온 주입 공정 후에 주입된 도펀트를 활성화하는 공정을 진행할 수도 있다.
한편, 도면에는 도시하지 않았지만, 상기 게이트전극(121)을 형성할 때 데이터라인(117)에 실질적으로 수직하게 게이트라인(116)이 형성되게 된다. 이 때, 본 실시예와 같이 상기 데이터라인(117) 위에 게이트절연막(115a)과 함께 두께가 두꺼운 제 1 절연막(115b)이 형성되게 되면 상기 데이터라인(117)과 게이트라인(116)이 교차하는 영역에서의 신호 간섭을 방지할 수 있게 된다.
다음으로, 도 4g에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판 전면에 제 2 절연막(115c)을 증착한 후 포토리소그래피 공정을 통해 상기 게이트절연막(115a)과 제 2 절연막(115c)을 일부 제거하여 소오스/드레인영역(124a, 124b)과 소오스/드레인전극간의 전기적 접속을 위한 제 1 콘택홀(140a)을 형성하며, 상기 게이트절연막(115a)과 제 1 절연막(115b) 및 제 2 절연막(115c)을 일부 제거하여 소오스영역(124a)과 데이터라인(117)간의 전기적 접속을 위한 제 2 콘택홀(140b)을 형성한다.
이 때, 상기 제 2 절연막(115c)은 고개구율을 위한 벤조사이클로부텐(Benzocyclobutene; BCB) 또는 아크릴계 수지(resin)와 같은 투명 유기절연물질로 형성할 수 있다.
한편, 도면에는 도시하지 않았지만, 상기 제 2 절연막(115c)을 패터닝한 후, 상기 패터닝에 사용된 감광막 패턴이 제거되지 않은 상태에서 상기 제 1 콘택홀(140a)과 제 2 콘택홀(140b) 내부를 포함하여 감광막 패턴 전면에 도전성 금속을 증착한다음 상기 제 1 콘택홀(140a)과 제 2 콘택홀(140b) 영역 이외 부분의 감광막 패턴을 스트리퍼(stripper) 용액에서 제거하는 리프트 오프(lift off)공정으로 상기 노출된 소오스/드레인영역(124a, 124b)과 데이터라인(117) 위에 상기 도전성 금속층을 남겨 후술할 투명전극과의 접촉저항을 감소시키게 할 수 있다.
상기 리프트 오프공정은 부가적인 마스크를 사용하지 않고 패터닝에 사용된 감광막 패턴을 그대로 이용하여 하부층의 노출된 전극(즉, 상기 노출된 소오스/드레인영역(124a, 124b)과 데이터라인(117)) 표면에 배리어 금속(barrier metal)층을 형성함으로써 전극간의 접촉저항을 감소시키게 하는 기술이다.
마지막으로, 도 4h에 도시된 바와 같이, 상기 기판(110) 전면에 인듐-틴-옥사이드 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투과율이 뛰어난 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(140a)을 통해 소오스영역(124a)과 연결되는 소오스전극(122) 및 드레인영역(124b)과 연결되는 드레인전극(123)을 형성한다.
이 때, 상기 소오스전극(122)의 일부는 제 2 콘택홀(140b)을 통해 상기 소오스영역(124a)과 데이터라인(117)을 전기적으로 접속시키는 연결전극(150)을 구성한다.
또한, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장 형성되어 화소전극(118)을 구성한다.
이와 같이 본 실시예에 따른 액정표시소자의 제조공정은 종래의 제조공정에 비해 액티브 패턴과 데이터라인을 함께 패터닝함으로써 제 1 콘택홀 형성과 제 2 콘택홀 형성을 하나의 공정으로 할 수 있게 되는 등 제조공정을 개선하여, 그 결과 제조공정의 단순화에 따른 수율의 증가 및 제조비용의 감소 등의 효과를 제공한다.
또한, 본 실시예와 같이 소오스/드레인전극의 일부를 화소전극으로 구성하는 경우에는 기존의 액정표시소자에 비해 제조공정 및 비용이 감소되게 된다.
한편, 회절노광을 이용하여 액티브 패턴과 데이터라인을 함께 형성하는 다른 실시예를 설명하면 다음과 같다.
도 5a 내지 도 5i는 본 발명의 제 2 실시예에 따른 액정표시소자의 제조공정을 나타내는 순서도로써, 본 실시예는 액티브 패턴과 데이터라인을 회절노광 및 감광막 애슁공정을 이용하여 동시에 형성함으로써 마스크수를 감소시킨 액정표시소자의 제조공정을 나타내고 있다.
먼저, 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(210) 위에 다결정 실리콘 박막(224a)을 형성한다.
이후, 상기 다결정 실리콘 박막(224a) 위에 데이터라인을 구성하기 위한 도전성 금속(230) 물질을 증착한 후 포토레지스트(photoresist; PR)(270)와 같은 감광성 물질을 소정의 두께로 도포한다.
상기 포토레지스트는 광원에 노광된 영역이 현상액과 반응하여 용해되는 노블락계 레진(Novolak based resin) 계열의 포지티브(positive) 포토레지스트와 노광 영역이 현상액과 반응하지 않는 아크릴계 모노머(Acryl based monomer) 계열의 네거티브(negative) 포토레지스트가 있다. 상기 포토레지스트는 점도 조정 역할을 하는 솔벤트, 감광을 일으키는 포토 액티브(photo active)계 화합물(compound), 화학적 결합 물질인 레진 등으로 구성된다.
다음으로, 도 5b에 도시된 바와 같이, 상기 포토레지스트(270)가 도포된 기판(210) 위에 회절 마스크를 위치시킨 후 자외선과 같은 광을 이용하여 감광을 실행한다.
본 실시예에서는 네거티브 포토레지스트(270)를 사용하였으나 포지티브 포토레지스트(270)를 사용할 수도 있으며, 포토레지스트(270) 이외의 다른 감광성 물질을 사용할 수도 있다.
한편, 예를 들어 네거티브 포토레지스트(270)를 사용하는 경우에는 상기 제 1 영역(a)에는 포토레지스트(270)가 남아있어야 하므로 완전 개방되고, 상기 제 2 영역(b)은 포토레지스트(270)를 약간의 두께만 남기기 위해 슬릿형 개방 패턴을 갖고, 상기 제 3 영역(c)은 포토레지스트(270)가 전부 제거되어야하므로 완전히 가려진 형태의 회절 마스크를 사용한다.
만약, 포지티브 포토레지스트(270)를 사용하는 경우에는, 상기 제 1 영역(a)은 완전히 가려지고 상기 제 2 영역(b)은 슬릿형 개방 패턴을 가지며, 상기 제 3 영역(c)은 완전 개방된 형태의 회절 마스크를 적용하여 포토공정을 진행하게 된다.
상기 슬릿 패턴은 입사하는 빛을 회절하도록 하여 기판에 입사되는 빛의 세기를 감소시키는 역할을 한다. 또한, 상기 슬릿 패턴은 회절노광에 적절한 간격, 즉 감광에 사용하는 광원의 해상도보다 좁은 간격의 슬릿 간격을 갖는다.
본 실시예에서는 상기 제 2 영역(b)에 슬릿 패턴을 사용하였으나 반 투과막을 사용할 수도 있다.
상기와 같이 회절 마스크를 이용하여 현상을 진행함에 따라 상기 제 1 영역(a)에는 제 1 두께의 포토레지스트(270)가 남아 있게 되고 상기 제 2 영역(b)에는 포토레지스트(270)가 일부 제거되어 상기 제 1 영역(a)의 포토레지스트(270)보다 적은 제 2 두께의 포토레지스트(270a)가 남아있게 된다. 또한, 상기 제 3 영역(c)에는 포토레지스트(270)가 완전히 제거된다.
이후, 상기 포토레지스트(270, 270a)가 남아 있지 않은 제 3 영역(c)의 도전성 금속(230)과 다결정 실리콘 박막(224a)을 식각하여 액티브 패턴(224)과 데이터라인(217)을 형성한다. 이 때, 상기 액티브 패턴(224) 위에는 도전성 금속(230)과 제 2 두께의 포토레지스트(270a)가 남아있게 된다.
참고로, 상기 식각 기술은 물리적 또는 화학적인 반응을 이용하여 포토레지스트에 의하여 형성된 패턴대로 박막을 선택적으로 제거함으로써 원하는 박막 패턴을 구현하는 방법으로, 상기 포토레지스트 패턴이 형성되어 있는 부분의 박막은 남게 되고 포토레지스트가 없는 부분의 박막은 제거되게 된다. 또한, 상기 식각공정은 가스 플라즈마(plasma)가 사용되는 건식(乾式) 식각 방법과 화학 용액을 이용하는 습식(濕式) 식각 방법이 있다.
다음으로, 도 5c에 도시된 바와 같이, 상기 제 1 두께의 포토레지스트(270)의 일부를 제거하는 공정을 진행한다.
상기 제 1 두께의 포토레지스트(270) 일부를 제거하는 방법으로 에슁(ashing)기술을 이용할 수 있으며, 상기 에슁 공정은 산소를 포함하는 가스를 이용하여 감광막을 산화시켜 날려버리는 공정을 말한다. 이 때, 상기 데이터라인(217) 위에는 제 1 두께의 포토레지스트(270)가 상기 에슁 방법에 의하여 정밀하게 제어되면서 일부가 제거된 제 3 두께의 포토레지스트(270b) 패턴이 형성되는 동시에 상기 액티브 패턴(224) 위의 제 2 두께의 포토레지스트(270a)는 완전히 제거되어 도전성 금속(230)이 노출되게 된다.
이후, 도 5d에 도시된 바와 같이, 상기 제 3 두께의 포토레지스트(270b) 패턴을 마스크로 도전성 금속(217, 230)을 패터닝하여 액티브 패턴(224) 위의 도전성 금속(230)을 제거한다. 이후, 상기 제 3 두께의 포토레지스트(270b)를 감광막 에슁 공정과 스트립 공정을 통해 완전히 제거한다.
다음으로, 도 5e에 도시된 바와 같이, 상기 기판(210) 전면에 차례대로 게이트절연막(215a)과 제 1 절연막(215b)을 증착한다.
상기 게이트절연막(215a)은 실리콘산화막으로 형성하고 상기 제 1 절연막(215b)은 상기 게이트절연막(215a)보다 두꺼운 두께로 실리콘질화막으로 형성할 수 있으며, 그 역으로 구성할 수도 있다. 이 때, 상기 제 1 절연막(215b)은 데이터라인(217)과 게이트라인(216)이 교차하는 영역에서의 신호 간섭을 방지하기 위해 상기 게이트절연막(215a)에 부가하여 형성하게 된다.
이후, 도 5f에 도시된 바와 같이, 상기 데이터라인(217) 패턴과 동일한 형태의 상기 패턴보다 폭이 넓은 마스크를 사용하여 상기 제 1 절연막(215b)을 선택 식각한다. 즉, 게이트절연막(215a)인 실리콘산화막과 제 1 절연막(215b)인 실리콘질화막 사이의 식각률의 차이에 의한 선택 식각을 이용하면 상기 액티브 패턴(224) 위의 제 1 절연막(215b)만을 제거할 수 있게 된다.
이후, 도 5g에 도시된 바와 같이, 상기 게이트절연막(215a)이 형성되어 있는 액티브 패턴(224) 위에 도전성 금속 물질로 게이트전극(221)을 형성한 후, 상기 게이트전극(221)을 마스크로 상기 액티브 패턴(224)의 소정 영역에 불순물 이온을 주입하여 소오스영역(224a)과 드레인영역(224b)을 형성한다.
다음으로, 도 5h에 도시된 바와 같이, 상기 게이트전극(221)이 형성된 기판 전면에 제 2 절연막(215c)을 증착한 후 포토리소그래피 공정을 통해 상기 게이트절연막(215a)과 제 2 절연막(215c)을 일부 제거하여 소오스/드레인영역(224a, 224b)과 소오스/드레인전극간의 전기적 접속을 위한 제 1 콘택홀(240a)을 형성하며, 상기 게이트절연막(215a)과 제 1 절연막(215b) 및 제 2 절연막(215c)을 일부 제거하여 소오스영역(224a)과 데이터라인(217)간의 전기적 접속을 위한 제 2 콘택홀(240b)을 형성한다.
마지막으로, 도 5i에 도시된 바와 같이, 상기 기판(210) 전면에 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(240a)을 통해 소오스영역(224a)과 연결되는 소오스전극(222) 및 드레인영역(224b)과 연결되는 드레인전극(223)을 형성한다.
이 때, 상기 소오스전극(222)의 일부는 제 2 콘택홀(240b)을 통해 상기 소오스영역(224a)과 데이터라인(217)을 전기적으로 접속시키는 연결전극(250)을 구성한다.
또한, 상기 드레인전극(223)의 일부는 화소영역 쪽으로 연장 형성되어 화소전극(218)을 구성한다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 액티브 패턴과 데이터라인을 함께 패터닝함으로써 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 소오스/드레인전극의 일부를 화소전극으로 구성하게 함으로써 제조공정 및 비용이 감소되게 된다.
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 2a 내지 도 2g는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 순서도.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 4a 내지 도 4h는 도 3에 도시된 액정표시소자의 III-III'선에 따른 제조공정을 나타내는 순서도.
도 5a 내지 도 5i는 본 발명의 제 2 실시예에 따른 액정표시소자의 제조공정을 나타내는 순서도.
** 도면의 주요부분에 대한 부호의 설명 **
10,110,210 : 어레이 기판 15a,115a,215a : 게이트절연막
15b,115b,215b : 제 1 절연막 15c,115c,215c : 제 2 절연막
16,116 : 게이트라인 17,117,217 : 데이터라인
18,118,218 : 화소전극 21,121,221 : 게이트전극
22,122,222 : 소오스전극 23,123,223 : 드레인전극
24,124,224 : 액티브 패턴 24a,124a,224a : 소오스영역
24b,124b,224b : 드레인영역 30,130,230 : 도전성 금속
40a,140a,240a : 제 1 콘택홀 40b,140b,240b : 제 2 콘택홀
130a,230a : 제 1 도전성 금속 패턴 130b : 제 2 도전성 금속 패턴
150,250 : 연결전극 270,270a,270b : 포토레지스트
Claims (20)
- 기판을 제공하는 단계;상기 기판 위에 액티브 패턴과 데이터라인을 동시에 형성하는 단계;게이트절연막이 형성된 상기 액티브 패턴 위에 게이트전극을 형성하는 단계;상기 기판 전면에 제 1 콘택홀과 제 2 콘택홀이 형성된 제 2 절연막을 형성하는 단계; 및상기 제 1 콘택홀을 통해 소오스영역과 연결되며 제 2 콘택홀을 통해 데이터라인과 연결되는 소오스전극 및 상기 제 1 콘택홀을 통해 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 액티브 패턴과 데이터라인을 동시에 형성하는 단계는기판 위에 실리콘 박막을 형성하는 단계;상기 실리콘 박막 위에 제 1 도전성 금속을 증착하는 단계;상기 제 1 도전성 금속과 실리콘 박막을 패터닝하여 액티브 패턴과 데이터라인을 형성하는 단계;상기 기판 전면에 차례대로 제 1 절연막과 제 2 도전성 금속을 증착하는 단계;상기 데이터라인 패턴과 동일한 형태이며 상기 패턴 보다 폭이 넓은 마스크를 사용하여 상기 제 2 도전성 금속과 제 1 절연막을 패터닝하는 단계;상기 남아있는 제 1 도전성 금속과 제 2 도전성 금속을 동시에 제거하는 단계; 및상기 기판 전면에 게이트절연막을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 2 항에 있어서, 상기 제 1 도전성 금속과 제 2 도전성 금속을 증착하는 단계는 동일 물질로 동일한 두께로 증착하는 단계인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 액티브 패턴과 데이터라인을 동시에 형성하는 단계는기판 위에 실리콘 박막을 형성하는 단계;상기 실리콘 박막 위에 제 1 도전성 금속을 증착하는 단계;상기 기판 전면에 감광성 물질을 도포하는 단계;상기 감광성 물질에 회절 마스크를 이용하여 제 1 두께의 제 1 부분과 제 2 두께의 제 2 부분과 상기 제 1 도전성 금속이 노출되는 제 3 부분으로 정의되는 감광막 패턴을 형성하는 단계;상기 노출된 제 3 부분의 제 1 도전성 금속과 하부 실리콘 박막을 식각하는 단계;상기 감광성 물질을 일부 제거하여 상기 제 1 부분의 감광막 패턴만을 남기는 단계;상기 일부 제거된 제 1 부분의 감광막 패턴을 마스크로 상기 제 1 도전성 금속을 식각하여 액티브 패턴과 데이터라인을 형성하는 단계;상기 감광막 패턴을 제거하는 단계;상기 기판 전면에 차례대로 게이트절연막과 제 1 절연막을 증착하는 단계; 및상기 데이터라인 패턴과 동일한 형태이며 상기 패턴 보다 폭이 넓은 마스크를 사용하여 상기 제 1 절연막을 선택 식각하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 4 항에 있어서, 상기 제 1 두께는 제 2 두께 보다 두꺼운 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 4 항에 있어서, 상기 제 1 부분은 데이터라인 영역인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 4 항에 있어서, 상기 제 2 부분은 액티브 패턴 영역인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 4 항에 있어서, 상기 감광성 물질을 일부 제거하는 단계는 애슁 단계인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 4 항에 있어서, 상기 게이트절연막은 실리콘산화막으로 이루어지며 상기 제 1 절연막은 실리콘질화막으로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 2 항 또는 제 4 항에 있어서, 상기 실리콘 박막은 결정화된 실리콘 박막인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 게이트전극을 형성한 후에 상기 게이트전극을 마스크로 상기 액티브 패턴의 소정 영역에 불순물 이온을 주입하여 소오스영역과 드레인영역을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 11 항에 있어서, 상기 불순물 이온은 인과 같은 5족 원소인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 11 항에 있어서, 상기 불순물 이온은 붕소와 같은 3족 원소인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 소오스전극과 드레인전극은 투명 도전 물질로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 드레인전극의 일부는 화소영역 쪽으로 연장되어 화소전극을 구성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 제 2 절연막을 패터닝한 후, 상기 패터닝에 사용된 감광막 패턴이 제거되지 않은 상태에서 상기 제 1 콘택홀과 제 2 콘택홀 내부를 포함하여 감광막 패턴 전면에 도전성 금속을 증착하는 단계 및 상기 제 1 콘택홀과 제 2 콘택홀 영역 이외 부분의 감광막 패턴을 리프트 오프공정으로 제거하여 상기 노출된 소오스/드레인영역과 데이터라인 위에 상기 도전성 금속층을 남기는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 절연기판;상기 기판 위에 동시에 패터닝되어 형성된 액티브 패턴과 데이터라인;상기 액티브 패턴 위에 게이트절연막을 개재하여 형성된 게이트전극;상기 기판 전면에 형성되며, 제 1 콘택홀과 제 2 콘택홀이 형성되어 있는 제 2 절연막; 및상기 제 2 절연막 위에 형성되어 상기 제 1 콘택홀을 통해 소오스영역과 연결되며 제 2 콘택홀을 통해 데이터라인과 연결되는 소오스전극 및 상기 제 1 콘택홀을 통해 드레인영역과 연결되는 드레인전극을 포함하는 액정표시소자.
- 제 17 항에 있어서, 상기 액티브 패턴은 실리콘 박막으로 구성되며, 상기 데이터라인은 상기 액티브 패턴과 동일한 실리콘 박막 위에 도전성 금속물질이 증착되어 있는 이중층으로 구성되는 것을 특징으로 하는 액정표시소자.
- 제 17 항에 있어서, 상기 소오스전극 및 드레인전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명 도전 물질로 구성되는 것을 특징으로 하는 액정표시소자.
- 제 17 항에 있어서, 상기 드레인전극의 일부는 화소영역 쪽으로 연장되어 화소전극을 구성하는 것을 특징으로 하는 액정표시소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095760A KR100595454B1 (ko) | 2003-12-23 | 2003-12-23 | 액정표시소자 및 그 제조방법 |
| US10/878,311 US7215387B2 (en) | 2003-12-23 | 2004-06-29 | Liquid crystal display device and method of fabricating the same |
| US11/704,267 US7804550B2 (en) | 2003-12-23 | 2007-02-09 | Liquid crystal display device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095760A KR100595454B1 (ko) | 2003-12-23 | 2003-12-23 | 액정표시소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050064400A true KR20050064400A (ko) | 2005-06-29 |
| KR100595454B1 KR100595454B1 (ko) | 2006-06-30 |
Family
ID=34675986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030095760A KR100595454B1 (ko) | 2003-12-23 | 2003-12-23 | 액정표시소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7215387B2 (ko) |
| KR (1) | KR100595454B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101322732B1 (ko) * | 2006-06-30 | 2013-10-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100595456B1 (ko) * | 2003-12-29 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR101043991B1 (ko) * | 2004-07-28 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101055209B1 (ko) * | 2004-12-30 | 2011-08-08 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
| JP4802896B2 (ja) * | 2005-09-09 | 2011-10-26 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| US7601566B2 (en) * | 2005-10-18 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101190071B1 (ko) * | 2005-12-29 | 2012-10-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN100412671C (zh) * | 2006-03-30 | 2008-08-20 | 友达光电股份有限公司 | 液晶显示装置 |
| KR20090011704A (ko) * | 2007-07-27 | 2009-02-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN102023433B (zh) * | 2009-09-18 | 2012-02-29 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN104536226B (zh) | 2014-12-29 | 2018-03-30 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
| CN104952934B (zh) * | 2015-06-25 | 2018-05-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板、显示面板 |
| CN105093763A (zh) * | 2015-08-19 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、液晶显示面板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100226494B1 (ko) * | 1997-02-20 | 1999-10-15 | 김영환 | 액정표시장치 및 그 제조방법 |
| KR100269520B1 (ko) * | 1997-07-29 | 2000-10-16 | 구본준 | 박막트랜지스터, 액정표시장치와 그 제조방법 |
| KR100451381B1 (ko) * | 1998-07-30 | 2005-06-01 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
-
2003
- 2003-12-23 KR KR1020030095760A patent/KR100595454B1/ko active IP Right Grant
-
2004
- 2004-06-29 US US10/878,311 patent/US7215387B2/en not_active Expired - Fee Related
-
2007
- 2007-02-09 US US11/704,267 patent/US7804550B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101322732B1 (ko) * | 2006-06-30 | 2013-10-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7804550B2 (en) | 2010-09-28 |
| US7215387B2 (en) | 2007-05-08 |
| US20070146567A1 (en) | 2007-06-28 |
| US20050134755A1 (en) | 2005-06-23 |
| KR100595454B1 (ko) | 2006-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7906781B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7804550B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
| KR20040086946A (ko) | 액정표시장치의 제조방법 | |
| KR101073403B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101013715B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101013625B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101037322B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101050899B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100978256B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101048998B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof | |
| KR101044487B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101021719B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20110016201A (ko) | 액정표시장치의 제조방법 | |
| KR20060010616A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20050025810A (ko) | 박막 트랜지스터 제조공정이 개선된 액정표시장치의제조방법 | |
| KR20050066642A (ko) | 폴리실리콘 액정표시소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 14 |