KR101043991B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR101043991B1
KR101043991B1 KR1020040059382A KR20040059382A KR101043991B1 KR 101043991 B1 KR101043991 B1 KR 101043991B1 KR 1020040059382 A KR1020040059382 A KR 1020040059382A KR 20040059382 A KR20040059382 A KR 20040059382A KR 101043991 B1 KR101043991 B1 KR 101043991B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
region
pattern
forming
electrode
Prior art date
Application number
KR1020040059382A
Other languages
English (en)
Other versions
KR20060010616A (ko
Inventor
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040059382A priority Critical patent/KR101043991B1/ko
Priority to US11/172,076 priority patent/US7932979B2/en
Publication of KR20060010616A publication Critical patent/KR20060010616A/ko
Application granted granted Critical
Publication of KR101043991B1 publication Critical patent/KR101043991B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

본 발명의 액정표시소자 및 그 제조방법은 게이트전극과 화소전극을 동시에 형성하고 회절노광을 이용하여 액티브패턴과 스토리지배선을 동시에 형성함으로써 안정적인 스토리지 용량을 확보하는 동시에 마스크수를 감소시켜 제조공정을 단순화하기 위한 것으로, 제 1 영역과 제 2 영역으로 구분되는 기판을 제공하는 단계; 한번의 마스크공정으로 상기 기판의 제 1 영역에 실리콘층으로 이루어진 액티브패턴을 형성하는 한편, 상기 제 2 영역에 제 1 도전막으로 이루어진 스토리지배선을 형성하는 단계; 상기 액티브패턴과 스토리지배선이 형성된 기판 전면에 제 1 절연막을 형성하는 단계; 한번의 마스크공정으로 상기 제 1 절연막 위에 제 2 도전막과 제 3 도전막으로 이루어진 게이트전극을 형성하는 한편, 상기 제 2 도전막으로 이루어진 화소전극을 형성하는 단계; 상기 게이트전극과 화소전극이 형성된 기판 전면에 콘택홀이 형성된 제 2 절연막을 형성하는 단계; 및 상기 콘택홀을 통해 상기 액티브패턴의 소오스영역과 연결되는 소오스전극 및 상기 액티브패턴의 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함한다.
저마스크, 게이트전극, 화소전극, 액티브패턴, 스토리지배선, 회절노광

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 2a 내지 도 2f는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 4a 내지 도 4e는 도 3에 도시된 액정표시소자의 III-III'선에 따른 제조공정을 순차적으로 나타내는 예시도.
도 5a 내지 도 5d는 도 3에 도시된 액정표시소자의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6d는 도 4a에 있어서, 본 발명의 실시예에 따른 회절노광공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 어레이 기판 121 : 게이트전극
122 : 소오스전극 123 : 드레인전극
120A : 액티브패턴 124A : 소오스영역
124B : 드레인영역 124C : 채널영역
130B : 제 1 스토리지전극 130C : 스토리지라인
150B : 화소전극
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 충분한 스토리지 용량을 확보하는 동시에 다결정 실리콘 박막 트랜지스터의 제조에 사용되는 마스크수를 감소시켜 제조공정을 단순화한 액정표시소자 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막 트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 박막 또는 다결정 실리콘(polycrystalline silicon) 박막을 사용한다.
한편, 상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크공정의 수를 줄이는 방법이 요구되어지고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 자세히 살펴본다.
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 NxM개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.
도면에 도시된 바와 같이, 상기 어레이 기판(10)에는 상기 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있다. 또한, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 각 화소영역에는 화소전극(18)이 형성되어 있다.
이때, 상기 박막 트랜지스터는 상기 게이트라인(16)에 연결된 게이트전극 (21), 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
이때, 상기 제 1 절연막 및 제 2 절연막에 형성된 제 1 콘택홀(40A)을 통해 상기 소오스전극(22)은 액티브층(24)의 소오스영역과 전기적으로 접속하며 상기 드레인전극(23)은 액티브층(24)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 드레인전극(23) 위에는 제 2 콘택홀(40B)이 형성된 제 3 절연막(미도시)이 있어, 상기 제 2 콘택홀(40B)을 통해 상기 드레인전극(23)과 화소전극(18)이 전기적으로 접속되게 된다.
이하, 도 2a 내지 도 2f를 참조하여 상기와 같이 구성되는 액정표시소자의 제조공정을 자세히 설명한다.
도 2a 내지 도 2f는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 도시되어 있는 박막 트랜지스터는 액티브층으로 다결정 실리콘을 이용한 다결정 실리콘 박막 트랜지스터를 나타내고 있다.
먼저, 도 2a에 도시된 바와 같이, 기판(10) 위에 포토리소그래피공정을 이용하여 다결정 실리콘층으로 이루어진 액티브패턴(24)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 액티브패턴(24)이 형성된 기판 (10) 전면에 차례대로 제 1 절연막(15A)과 도전성 금속물질을 증착한 후, 포토리소그래피공정을 이용하여 상기 도전성 금속물질을 선택적으로 패터닝함으로써 액티브패턴(24) 위에 제 1 절연막(15A)이 개재된 게이트전극(21)을 형성한다.
이후, 상기 게이트전극(21)을 마스크로 액티브패턴(24)의 소정영역에 고농도의 불순물 이온을 주입하여 p+ 또는 n+의 소오스/드레인영역(24A, 24B)을 형성한다. 상기 소오스/드레인영역(24A, 24B)은 후술할 소오스/드레인전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.
다음으로, 도 2c에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판(10) 전면에 제 2 절연막(15B)을 증착한 후, 포토리소그래피공정을 통해 상기 제 1 절연막(15A)과 제 2 절연막(15B)의 일부 영역을 제거하여 상기 소오스/드레인영역(24A, 24B)을 일부 노출시키는 제 1 콘택홀(40A)을 형성한다.
이후, 도 2d에 도시된 바와 같이, 도전성 금속물질을 기판(10) 전면에 증착한 후 포토리소그래피공정을 이용하여 상기 제 1 콘택홀(40A)을 통해 소오스영역(24A)과 연결되는 소오스전극(22) 및 드레인영역(24B)과 연결되는 드레인전극(23)을 형성한다. 이때, 상기 소오스전극(22)을 구성하는 도전성 금속층의 일부는 일방향으로 연장되어 데이터라인(17)과 연결되게 된다.
다음으로, 도 2e에 도시된 바와 같이, 상기 기판(10) 전면에 제 3 절연막(15C)을 증착한 후 포토리소그래피공정을 이용하여 상기 드레인전극(23)의 일부를 노출시키는 제 2 콘택홀(40B)을 형성한다.
마지막으로, 도 2f에 도시된 바와 같이, 상기 제 3 절연막(15C)이 형성된 기 판(10) 전면에 투명 도전성물질을 증착한 후 포토리소그래피공정을 이용하여 상기 제 2 콘택홀(40B)을 통해 드레인전극(23)과 연결되는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 다결정 실리콘 박막 트랜지스터를 포함하는 액정표시소자의 제조에는 액티브패턴, 게이트전극, 제 1 콘택홀, 소오스/드레인전극, 제 2 콘택홀 및 화소전극 등을 패터닝하는데 총 6번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 등 많은 문제점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 게이트전극과 화소전극을 동시에 패터닝함으로써 마스크수를 감소시켜 제조공정 및 비용이 감소된 액정표시소자 및 그 제조방법을 제공하는데 목적이 있다.
또한, 본 발명의 다른 목적은 회절노광을 이용하여 액티브패턴을 형성하는 동시에 금속층의 스토리지배선을 형성함으로써 충분한 축적용량을 확보하는 동시에 라인 인버젼(line inversion) 구동이 가능한 액정표시소자 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시소자의 제조방법은 제 1 영역과 제 2 영역으로 구분되는 기판을 제공하는 단계; 한번의 마스크공정으로 상기 기판의 제 1 영역에 실리콘층으로 이루어진 액티브패턴을 형성하는 한편, 상기 제 2 영역에 제 1 도전막으로 이루어진 스토리지배선을 형성하는 단계; 상기 액티브패턴과 스토리지배선이 형성된 기판 전면에 제 1 절연막을 형성하는 단계; 한번의 마스크공정으로 상기 제 1 절연막 위에 제 2 도전막과 제 3 도전막으로 이루어진 게이트전극을 형성하는 한편, 상기 제 2 도전막으로 이루어진 화소전극을 형성하는 단계; 상기 게이트전극과 화소전극이 형성된 기판 전면에 콘택홀이 형성된 제 2 절연막을 형성하는 단계; 및 상기 콘택홀을 통해 상기 액티브패턴의 소오스영역과 연결되는 소오스전극 및 상기 액티브패턴의 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함한다.
또한, 본 발명의 액정표시소자는 기판; 상기 기판 위에 형성되며, 실리콘층으로 이루어진 액티브패턴 및 제 1 도전막으로 이루어진 스토리지배선; 상기 액티브패턴과 스토리지배선이 형성된 기판 전면에 형성된 제 1 절연막; 상기 제 1 절연막 위에 형성되며, 제 2 도전막과 제 3 도전막으로 이루어진 게이트전극 및 상기 제 2 도전막으로 이루어진 화소전극; 상기 게이트전극과 화소전극이 형성된 기판 전면에 형성되며, 콘택홀이 형성된 제 2 절연막; 및 상기 제 2 절연막 위에 형성되어 상기 콘택홀을 통해 상기 액티브패턴의 소오스영역과 연결되는 소오스전극 및 상기 액티브패턴의 드레인영역과 연결되는 드레인전극을 포함하며, 상기 스토리지배선은 상기 액티브패턴과 동일한 층에 형성되는 한편, 상기 제 1 도전막으로 이루어진 스토리지배선 하부에 상기 액티브패턴과 동일한 실리콘층이 형성되어 이중층을 구성하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자 및 그 제조방법 의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 특히 박막 트랜지스터를 포함하는 하나의 화소영역을 나타내고 있다.
실제의 액정표시소자에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 NxM개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.
이때, 본 실시예에서는 채널층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 상기 채널층으로 비정질 실리콘 박막을 이용할 수도 있다.
도면에 도시된 바와 같이, 어레이 기판(110)에는 상기 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되는 화소전극(150B)이 형성되어 있다.
상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(150B)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전 극(123) 간에 전도채널을 형성하는 액티브패턴(120A)을 포함한다.
이때, 상기 제 1 절연막과 제 2 절연막에 형성된 콘택홀(140)을 통해 상기 소오스전극(122)의 일부는 액티브패턴(120A)의 소오스영역과 전기적으로 접속하며 상기 드레인전극(123)의 일부는 액티브패턴(120A)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 소오스전극(122)의 다른 일부는 데이터라인(117)과 연결되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 다른 일부는 화소영역 쪽으로 연장되어 화소전극(150B)에 연결되게 된다.
전술한 바와 같이 상기 화소영역은 게이트라인(116)과 데이터라인(117)이 교차하여 정의되는 영역으로 화상표시 영역을 의미하며, 상기 화소전극(150B)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 빛의 투과율이 뛰어난 투명 전도성 물질로 형성할 수 있다.
한편, 상기 게이트라인(116)과 나란한 방향으로 스토리지라인(130C)이 형성되어 있으며, 상기 스토리지라인(130C)은 화소영역 내에서 화소전극(150B)과 중첩되어 스토리지 커패시터(storage capacitor)를 형성하는 제 1 스토리지전극(130B)과 함께 스토리지배선(130B, 130C)을 구성한다. 즉, 상기 제 1 스토리지전극(130B)은 투명전극인 화소전극(150B)과 함께 제 1 절연막을 사이에 두고 스토리지 커패시터를 형성하게 된다.
일반적으로 어레이 기판(110)의 화소전극(150B)은 컬러필터 기판(미도시)의 공통전극과 함께 액정 커패시터를 이루는데, 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가지며, 특히 본 실시예의 스토리지배선(130B, 130C)은 회절노광을 이용함으로써 액티브패턴(120A)과 동시에 패터닝되어 형성되게 된다.
또한, 상기 스토리지배선(130B, 130C)은 도전성 금속층으로 형성되어 도트 인버젼(dot inversion)뿐만 아니라 낮은 저항이 요구되는 라인 인버젼(line inversion) 구동방식에서도 적용될 수 있다.
또한, 상기 화소전극(150B)은 게이트전극(121)과 동시에 동일층에 형성함으로써 박막 트랜지스터 제작에 사용되는 마스크수를 감소시킬 수 있게 되며, 이를 다음의 액정표시소자의 제조공정을 통해 상세히 설명한다.
도 4a 내지 도 4e는 도 3에 도시된 액정표시소자의 III-III'선에 따른 제조공정을 순차적으로 나타내는 단면도이며, 도 5a 내지 도 5d는 도 3에 도시된 액정표시소자의 제조공정을 나타내는 평면도이다.
도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 채널층으로 사용할 액티브패턴(120A) 및 스토리지배선(즉, 제 1 스토리지전극(130B)과 스토리지라인(130C))을 형성한다.
상기 제 1 스토리지전극(130B)을 포함하는 스토리지배선(130B, 130C)은 액티브패턴(120A)을 형성할 때 회절노광(즉, 회절마스크(slit mask) 또는 하프톤마스크(half-tone mask))을 적용함으로써 마스크공정의 추가 없이 동시에 형성할 수 있는 데, 이를 자세히 설명하면 다음과 같다.
도 6a 내지 도 6d는 도 4a에 있어서, 본 발명의 실시예에 따른 회절노광공정을 구체적으로 나타내는 단면도이다.
먼저, 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 채널층으로 사용할 실리콘층(120)을 형성한다.
이때, 상기 기판(110) 위에 실리콘산화막(SiO2)으로 구성되는 버퍼막을 형성한 후 상기 버퍼막 위에 실리콘층(120)을 형성할 수도 있다. 상기 버퍼막은 유리기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.
상기 실리콘층(120)은 비정질 실리콘 박막 또는 결정화된 실리콘 박막으로 형성할 수 있으나, 본 실시예에서는 결정화된 실리콘 박막을 이용하여 박막 트랜지스터를 구성한 경우를 예를 들어 나타내고 있다. 이때, 다결정 실리콘 박막은 기판(110) 위에 비정질 실리콘 박막을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.
먼저, 비정질 실리콘 박막은 여러 가지 방법으로 증착하여 형성할 수 있으며, 상기 비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법과 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법이 있다.
이후, 상기 비정질 실리콘 박막 내에 존재하는 수소원자를 제거하기 위한 탈 수소화(dehydrogenation)공정을 진행한 뒤 결정화를 실시한다. 이때, 비정질 실리콘 박막을 결정화하는 방법으로는 크게 비정질 실리콘 박막을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC)방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.
한편, 상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인(grain)을 수평방향으로 성장시켜 결정화특성을 획기적으로 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법이 연구되고 있다.
상기 순차적 수평결정화는 그레인이 액상(liquid phase) 실리콘과 고상(solid phase) 실리콘의 경계면에서 상기 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사범위를 적절하게 조절하여 그레인을 소정의 길이만큼 측면 성장시킴으로써 실리콘 그레인의 크기를 향상시킬 수 있는 결정화방법이다.
이후, 상기 다결정 실리콘층(120) 위에 스토리지배선(130B, 130C)을 형성하기 위한 제 1 도전막(130)을 형성한다. 상기 제 1 도전막(130)은 저저항의 도전성물질로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 금속물질을 사용할 수 있다.
다음으로, 도 6b에 도시된 바와 같이, 실리콘층(120)과 제 1 도전막(130)이 차례대로 형성되어 있는 기판(110) 위에 포토레지스트(photoresist)와 같은 감광성 물질로 구성된 감광막(170)을 형성한 후, 본 실시예의 회절마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 본 실시예에 사용한 회절마스크(180)에는 광을 모두 투과시키는 완전투과영역(A1)과 슬릿패턴이 적용되어 광의 일부만 투과시키는 슬릿영역(A2) 및 조사된 모든 광을 차단하는 차단영역(A3)이 마련되어 있으며, 상기 마스크(180)를 투과한 빛만이 감광막(170)에 조사되게 된다.
이어서, 상기 회절마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 완전투과영역(A1)과 슬릿영역(A2)을 통해 광이 모두 투과되거나 일부가 조사된 영역에는 소정 두께의 감광막패턴(170A, 170B)이 남아있게 되고, 모든 광이 차단된 차단영역(A3)에는 감광막(170)이 완전히 제거되어 제 1 도전막(130) 표면이 노출되게 된다.
이때, 상기 슬릿영역(A2)을 통해 형성된 제 2 감광막패턴(170B)은 완전투과영역(A1)에 형성된 제 1 감광막패턴(170A)보다 얇게 형성되며 상기 차단영역(A3)을 통해 광이 차단된 영역에는 감광막(170)이 완전히 제거되는데, 이것은 네거티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 포지티브 포토레지스트를 사용하여도 무방하다.
다음으로, 상기와 같이 형성된 제 1 감광막패턴(170A) 및 제 2 감광막패턴(170B)을 마스크로 하여, 그 하부에 형성된 제 1 도전막(130)과 실리콘층(120)을 선택적으로 제거하게 되면, 어레이 기판(110) 위에 액티브패턴(120A)과 제 1 스토리지전극(130B)이 패터닝되어 형성되게 된다.
이때, 실리콘층으로 구성되는 상기 액티브패턴(120A) 상부에는 동일한 형태로 패터닝된 제 1 도전막패턴(130A)이 남아있으며, 상기 액티브패턴(120A) 위에 남아있는 제 1 도전막패턴(130A)은 후술할 애슁공정 및 식각공정을 거쳐 제거될 수 있다.
즉, 상기 감광막패턴(170A, 170B)의 일부를 제거하는 애슁공정을 진행하게 되면, 도 6d에 도시된 바와 같이, 상기 액티브패턴(120A) 상부, 즉 회절노광이 적용된 슬릿영역(A2)의 제 2 감광막패턴(170B)이 완전히 제거되어 제 1 도전막패턴(130A) 표면이 노출되게 된다.
이때, 상기 제 1 감광막패턴(170A)은 상기 제 2 감광막패턴(170B)의 두께만큼이 제거된 제 3 감광막패턴(170A')으로 상기 완전투과영역(A1)에 대응하는 제 1 스토리지전극(130B) 상부에만 남아있게 된다.
이후, 상기 남아있는 제 3 감광막패턴(170A')을 마스크로 하여 상기 액티브패턴(120A) 상부의 제 1 도전막패턴(130A)을 선택적으로 제거하게 된다.
그리고, 상기 제 1 스토리지전극(130B) 위에 남아있는 제 3 감광막패턴(170A')을 제거하고 나면, 전술한 도 4a에 도시된 바와 같이, 어레이 기판(110) 위에 다결정 실리콘층으로 구성되는 액티브패턴(120A)과 제 1 도전막으로 구성되는 제 1 스토리지전극(130B)이 형성되게 된다. 즉, 회절노광을 이용한 한번의 포토리소그래피공정으로 액티브패턴(120A)과 스토리지배선(130B, 130C)을 동시에 형성할 수 있게 된다.
한편, 본 실시예의 스토리지배선(130B, 130C)은 저저항 금속층으로 형성되어 전술한 바와 같이 도트 인버젼뿐만 아니라 낮은 저항이 요구되는 라인 인버젼 구동방식에서도 적용될 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 기판(110) 전면에 차례대로 게이트절연막인 제 1 절연막(115A), 제 2 도전막(150)과 제 3 도전막(160)을 형성한다.
이때, 상기 제 2 도전막(150)은 화소전극을 구성하기 위한 인듐-틴-옥사이드 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투과율이 뛰어난 투명 도전성물질을 사용하며, 상기 제 3 도전막(160)은 게이트전극과 게이트라인을 구성하기 위한 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 등과 같은 저저항 불투명 도전성물질을 사용할 수 있다.
다음으로, 도 4c 및 도 5b에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 제 2 도전막(150)과 제 3 도전막(160)을 선택적으로 패터닝함으로써 게이트전극(121)과 게이트라인(116) 및 화소전극(150B)을 형성한다.
이때, 상기 게이트전극(121)은 투명한 제 2 도전막으로 이루어진 제 1 게이트전극패턴(150A)과 불투명한 제 3 도전막으로 이루어진 제 2 게이트전극패턴(160A)으로 구성되며, 투명한 제 2 도전막으로 구성된 화소전극(150B) 위에는 상기 화소전극(150B)과 동일한 형태의 불투명한 제 3 도전막으로 이루어진 화소전극패턴(160B)이 남아있게 된다.
이후, 상기 게이트전극(121)을 마스크로 상기 액티브패턴(120A)의 소정 영역에 불순물 이온을 주입하여 저항성 접촉층(ohmic contact layer)인 소오스영역(124A)과 드레인영역(124B)을 형성한다. 이때, 상기 게이트전극(121)은 액티브패턴 (120A)의 채널영역(124C)에 도펀트(dopant)가 침투하는 것을 방지하는 이온-스타퍼(ion stopper)의 역할을 하게 된다.
상기 액티브패턴(120A)의 전기적 특성은 주입되는 도펀트의 종류에 따라 바뀌게 되며, 상기 주입되는 도펀트가 붕소(B) 등의 3족 원소에 해당하면 P-타입 박막 트랜지스터로 인(P) 등의 5족 원소에 해당하면 N-타입 박막 트랜지스터로 동작을 하게 된다.
이때, 상기 이온 주입 공정 후에 주입된 도펀트를 활성화하는 공정을 진행할 수도 있다.
다음으로, 도 4d 및 도 5c에 도시된 바와 같이, 상기 게이트전극(121)과 화소전극(150B)이 형성된 기판 전면에 제 2 절연막(115B)을 증착한 후 포토리소그래피공정을 통해 상기 제 1 절연막(115A)과 제 2 절연막(115B)의 일부 영역을 제거하여 소오스/드레인영역(124A, 124B)과 소오스/드레인전극간의 전기적 접속을 위한 콘택홀(140)을 형성한다.
이때, 상기 화소영역에 형성된 화소전극(150B)과 동일한 마스크를 사용하여 상기 화소전극(150B) 위에 형성된 제 2 절연막(115B)을 제거함으로써 제 3 도전성 금속으로 이루어진 화소전극패턴(160B)이 노출되도록 한다.
상기 제 2 절연막(115B)은 고개구율을 위한 벤조사이클로부텐(Benzocyclobutene; BCB) 또는 아크릴계 수지(resin)와 같은 투명 유기절연물질로 형성할 수 있다.
이후, 상기 화소전극(150B) 위에 남아있는 화소전극패턴(160B)을 제거하여 투명한 제 2 도전성 금속으로 이루어진 상기 화소전극(150B)이 노출되도록 한다. 이때는 별도의 마스크를 사용하는 것이 아니라 상기 제 2 절연막(115B)을 형성하는 과정에서 마스크 사용 없이 상기 제 2 도전성 금속의 식각공정을 진행하는 것이다.
그리고, 도 4e 및 도 5d에 도시된 바와 같이, 상기 결과물 위에 제 4 도전성 금속 물질을 증착한 후 포토리소그래피공정을 이용하여 패터닝함으로써 상기 콘택홀(140)을 통해 소오스영역(124A)과 연결되는 소오스전극(122) 및 드레인영역(124B)과 연결되는 드레인전극(123)을 형성한다.
이때, 상기 소오스전극(122)의 일부는 연장되어 데이터라인(117)을 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 화소전극(150B)에 연결되게 된다.
상기 화소전극(150B)은 하부의 제 1 스토리지전극(130B)과 일부영역이 중첩하여 제 1 절연막(115A)을 사이에 개재하여 스토리지 커패시터를 형성하게 되며, 상대적으로 얇은 두께의 제 1 절연막(115A)이 개재되므로 충분한 커패시터 용량을 확보할 수 있게 된다.
이와 같이 본 실시예에 따른 액정표시소자의 제조공정은 게이트전극과 화소전극을 동시에 패터닝하며 콘택홀 형성 공정을 하나 줄임으로써 종래의 제조공정에 비해 2번의 마스크공정을 줄일 수 있게 된다. 그 결과 제조공정의 단순화에 따른 수율의 증가 및 제조비용의 감소 등의 효과를 제공한다.
또한, 본 실시예에서는 액티브패턴을 형성할 때 회절노광을 이용하여 금속물질로 커패시터용 제 1 스토리지전극을 형성함으로써 추가적인 마스크공정 없이 충 분한 커패시터 용량을 확보할 수 있게 된다.
특히, 상기 제 1 스토리지전극과 스토리지라인은 저저항 금속물질로 형성되어 도트 인버젼뿐만 아니라 낮은 저항이 요구되는 라인 인버젼 구동방식에서도 적용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 게이트전극과 화소전극을 동시에 패터닝함으로써 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 본 발명은 회절노광을 이용하여 액티브패턴과 스토리지배선을 동시에 형성함으로써 추가적인 마스크공정 없이 안정적인 스토리지 용량을 확보할 수 있게 된다.

Claims (20)

  1. 제 1 영역과 제 2 영역으로 구분되는 기판을 제공하는 단계;
    한번의 마스크공정으로 상기 기판의 제 1 영역에 실리콘층으로 이루어진 액티브패턴을 형성하는 한편, 상기 제 2 영역에 제 1 도전막으로 이루어진 스토리지배선을 형성하는 단계;
    상기 액티브패턴과 스토리지배선이 형성된 기판 전면에 제 1 절연막을 형성하는 단계;
    한번의 마스크공정으로 상기 제 1 절연막 위에 제 2 도전막과 제 3 도전막으로 이루어진 게이트전극을 형성하는 한편, 상기 제 2 도전막으로 이루어진 화소전극을 형성하는 단계;
    상기 게이트전극과 화소전극이 형성된 기판 전면에 콘택홀이 형성된 제 2 절연막을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 액티브패턴의 소오스영역과 연결되는 소오스전극 및 상기 액티브패턴의 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하는 액정표시소자의 제조방법.
  2. 삭제
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 실리콘층은 결정화된 실리콘 박막으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  4. 제 1 항에 있어서, 상기 액티브패턴과 스토리지배선을 형성하는 단계는
    상기 기판 전면에 실리콘층을 형성하는 단계;
    상기 실리콘층 위에 제 1 도전막을 형성하는 단계;
    회절마스크를 적용하여 상기 제 1 영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하며 제 2 영역에는 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 상기 제 1 도전막과 실리콘층을 선택적으로 제거하여 상기 제 1 영역에 상기 실리콘층으로 이루어진 액티브패턴을 형성하는 한편, 상기 제 2 영역에 상기 제 1 도전막으로 이루어진 스토리지배선을 형성하는 단계;
    상기 제 1 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴의 두께만큼 상기 제 2 감광막패턴을 제거하여 제 3 두께의 제 3 감광막패턴을 형성하는 단계; 및
    상기 제 3 감광막패턴을 마스크로 상기 액티브패턴 상부에 남아있는 제 1 도전막을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  5. 제 4 항에 있어서, 상기 제 1 감광막패턴 및 제 2 감광막패턴을 형성하는 단계는
    상기 제 1 도전막 위에 감광막을 도포하는 단계;
    광을 모두 투과시키는 제 1 투과영역과 광을 선택적으로 투과시키는 제 2 투과영역 및 광을 차단하는 차단영역이 마련된 회절마스크를 통해 상기 감광막에 빛을 조사하는 단계; 및
    상기 회절마스크를 통해 빛이 조사된 감광막을 현상하여 상기 제 1 도전막 위에 감광막패턴을 형성하되, 제 1 영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하며 제 2 영역에는 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서, 네거티브 타입의 감광막을 사용하는 경우에는 상기 회절마스크의 제 1 투과영역은 제 2 영역에 적용되며 상기 제 2 투과영역은 제 1 영역에 적용되는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서, 포지티브 타입의 감광막을 사용하는 경우에는 상기 회절마스크의 차단영역은 제 2 영역에 적용되며 상기 제 2 투과영역은 제 1 영역에 적용되는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 5 항에 있어서, 상기 회절마스크는 광을 선택적으로 투과시키는 제 2 투과영역에 회절패턴이 형성되어 상기 제 1 영역 위에 상기 제 2 두께보다 얇은 제 1 두께의 제 1 감광막패턴을 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서, 상기 제 1 감광막패턴을 제거하는 단계는 애슁공정으로 이루어져 상기 제 1 감광막패턴을 완전히 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 1 항에 있어서, 상기 드레인전극은 상기 화소전극 쪽으로 연장되어 상기 화소전극에 전기적으로 접속하는 것을 특징으로 하는 액정표시소자의 제조방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 스토리지배선은 화소전극 하부에 형성되어 상기 화소전극과 중첩되는 스토리지전극을 포함하여 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서, 상기 스토리지전극은 제 1 절연막을 사이에 두고 상기 화소전극과 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  13. 제 1 항에 있어서, 상기 게이트전극과 화소전극 및 제 2 절연막을 형성하는 단계는
    상기 제 1 절연막 전면에 차례대로 제 2 도전막과 제 3 도전막을 형성하는 단계;
    상기 제 2 도전막과 제 3 도전막을 패터닝하여, 상기 제 2 도전막과 제 3 도전막으로 이루어진 게이트전극을 형성하며 상부에 상기 제 3 도전막을 이루어진 화소전극패턴이 남아있는 상태에서 상기 제 2 도전막으로 이루어진 화소전극을 형성하는 단계;
    상기 게이트전극과 화소전극 및 화소전극패턴이 형성된 기판 전면에 제 2 절연막을 형성하는 단계;
    상기 제 1 절연막과 제 2 절연막을 선택적으로 제거하여 상기 액티브패턴의 소오스/드레인영역을 노출시키는 콘택홀을 형성하는 동시에 상기 화소전극 상부의 제 2 절연막을 제거하여 상기 화소전극패턴을 노출시키는 단계; 및
    상기 화소전극 상부에 남아있는 화소전극패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  14. 제 13 항에 있어서, 상기 콘택홀을 형성하기 위한 콘택홀 마스크는 상기 화소전극과 동일한 형태의 마스크패턴을 포함하며, 상기 콘택홀 마스크를 사용하여 상기 화소전극 상부의 제 2 절연막을 상기 화소전극 형태대로 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.
  15. 제 14 항에 있어서, 상기 화소전극 형태대로 제거된 제 2 절연막을 마스크로 상기 화소전극 상부의 화소전극패턴을 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.
  16. 제 13 항에 있어서, 상기 화소전극 상부에 화소전극패턴이 남아있는 상태에서 상기 게이트전극을 마스크로 상기 액티브패턴에 불순물 이온을 주입하여 상기 액티브패턴에 소오스/드레인영역을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  17. 기판;
    상기 기판 위에 형성되며, 실리콘층으로 이루어진 액티브패턴 및 제 1 도전막으로 이루어진 스토리지배선;
    상기 액티브패턴과 스토리지배선이 형성된 기판 전면에 형성된 제 1 절연막;
    상기 제 1 절연막 위에 형성되며, 제 2 도전막과 제 3 도전막으로 이루어진 게이트전극 및 상기 제 2 도전막으로 이루어진 화소전극;
    상기 게이트전극과 화소전극이 형성된 기판 전면에 형성되며, 콘택홀이 형성된 제 2 절연막; 및
    상기 제 2 절연막 위에 형성되어 상기 콘택홀을 통해 상기 액티브패턴의 소오스영역과 연결되는 소오스전극 및 상기 액티브패턴의 드레인영역과 연결되는 드레인전극을 포함하며, 상기 스토리지배선은 상기 액티브패턴과 동일한 층에 형성되는 한편, 상기 제 1 도전막으로 이루어진 스토리지배선 하부에 상기 액티브패턴과 동일한 실리콘층이 형성되어 이중층을 구성하는 것을 특징으로 하는 액정표시소자.
  18. 제 17 항에 있어서, 상기 화소전극 상부의 제 2 절연막은 상기 화소전극 형태대로 제거되어 있는 것을 특징으로 하는 액정표시소자.
  19. 제 17 항에 있어서, 상기 스토리지배선은 화소전극 하부에 형성되어 상기 화소전극과 중첩되는 스토리지전극을 포함하여 구성되는 것을 특징으로 하는 액정표시소자.
  20. 제 19 항에 있어서, 상기 스토리지전극은 제 1 절연막을 사이에 두고 상기 화소전극과 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시소자.
KR1020040059382A 2004-07-28 2004-07-28 액정표시소자 및 그 제조방법 KR101043991B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040059382A KR101043991B1 (ko) 2004-07-28 2004-07-28 액정표시소자 및 그 제조방법
US11/172,076 US7932979B2 (en) 2004-07-28 2005-06-29 Method for fabricating a liquid crystal display device wherein the storage electrode is simultaneously formed with the active pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040059382A KR101043991B1 (ko) 2004-07-28 2004-07-28 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060010616A KR20060010616A (ko) 2006-02-02
KR101043991B1 true KR101043991B1 (ko) 2011-06-24

Family

ID=35731702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059382A KR101043991B1 (ko) 2004-07-28 2004-07-28 액정표시소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7932979B2 (ko)
KR (1) KR101043991B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358220B1 (ko) * 2007-02-20 2014-02-06 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN104571700B (zh) * 2014-12-30 2017-10-13 深圳市华星光电技术有限公司 触控面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021815A (ko) * 1996-09-19 1998-06-25 구자홍 액정표시장치 및 그 제조방법
KR20030033132A (ko) * 2001-10-17 2003-05-01 삼성전자주식회사 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
KR100359795B1 (ko) * 1995-08-22 2003-01-14 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH0968699A (ja) * 1995-08-31 1997-03-11 Sharp Corp 感光性フィルムおよびその製造方法、並びにそれを用いた液晶パネルおよびその製造方法
KR100226494B1 (ko) * 1997-02-20 1999-10-15 김영환 액정표시장치 및 그 제조방법
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP5020428B2 (ja) 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
KR100307456B1 (ko) 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100380141B1 (ko) * 2000-09-25 2003-04-11 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100437473B1 (ko) 2001-03-02 2004-06-23 삼성에스디아이 주식회사 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100437475B1 (ko) 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
US6686326B2 (en) * 2001-06-01 2004-02-03 Honeywell International Inc. Azeotrope-like compositions or pentafluorobutane
KR100699987B1 (ko) * 2001-08-06 2007-03-26 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW560076B (en) * 2002-09-27 2003-11-01 Chi Mei Optoelectronics Corp Structure and manufacturing method of thin film transistor
TW588462B (en) * 2003-03-31 2004-05-21 Quanta Display Inc Method of fabricating a thin film transistor array panel
KR100595454B1 (ko) * 2003-12-23 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101013715B1 (ko) * 2003-12-23 2011-02-10 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021815A (ko) * 1996-09-19 1998-06-25 구자홍 액정표시장치 및 그 제조방법
KR20030033132A (ko) * 2001-10-17 2003-05-01 삼성전자주식회사 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060010616A (ko) 2006-02-02
US20060023133A1 (en) 2006-02-02
US7932979B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
US7666695B2 (en) Array substrates of liquid crystal display and fabrication method thereof
US7804550B2 (en) Liquid crystal display device and method of fabricating the same
KR100595456B1 (ko) 액정표시소자의 제조방법
US7927930B2 (en) Method for fabricating a liquid crystal display device
JP4312177B2 (ja) 液晶表示素子及びその製造方法
KR101073403B1 (ko) 액정표시소자 및 그 제조방법
KR101013715B1 (ko) 액정표시소자 및 그 제조방법
JP4312179B2 (ja) 液晶表示素子及びその製造方法
KR101013625B1 (ko) 액정표시소자 및 그 제조방법
KR101043991B1 (ko) 액정표시소자 및 그 제조방법
KR101048998B1 (ko) 액정표시소자 및 그 제조방법
KR20110056963A (ko) 박막 트랜지스터 기판의 제조방법
KR101021719B1 (ko) 액정표시소자 및 그 제조방법
KR101048903B1 (ko) 액정표시소자 및 그 제조방법
KR101044487B1 (ko) 액정표시소자 및 그 제조방법
KR101186518B1 (ko) 액정표시장치의 제조방법
KR100978256B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9