KR100372579B1 - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR100372579B1
KR100372579B1 KR10-2000-0034298A KR20000034298A KR100372579B1 KR 100372579 B1 KR100372579 B1 KR 100372579B1 KR 20000034298 A KR20000034298 A KR 20000034298A KR 100372579 B1 KR100372579 B1 KR 100372579B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
layer
gate
storage
Prior art date
Application number
KR10-2000-0034298A
Other languages
English (en)
Other versions
KR20020000921A (ko
Inventor
김종우
소재문
하영훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2000-0034298A priority Critical patent/KR100372579B1/ko
Priority to US09/885,527 priority patent/US6744486B2/en
Publication of KR20020000921A publication Critical patent/KR20020000921A/ko
Application granted granted Critical
Publication of KR100372579B1 publication Critical patent/KR100372579B1/ko
Priority to US10/615,840 priority patent/US7593068B2/en
Priority to US10/615,834 priority patent/US6992732B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판의 제작방법에 관한 것으로, 3 포션(차단부/반투과부/투과부)으로 구분되는 하프턴 마스크(halftone mask)를 사용하여, 공정스텝이 간소화된 4 마스크공정으로 어레이기판을 제작할 수 있기 때문에 제조단가를 낮출 수 있고, 기판을 제작하는 공정 중 발생하는 기판불량율을 줄일 수 있어 액정표시장치의 수율을 향상시킬 수 있다.

Description

액정표시장치용 어레이기판과 그 제조방법{A method for fabricating array substrate for liquid crystal display device and the same}
본 발명은 액정표시장치(Liquid crystal display device)에 관한 것으로, 상세하게는 4마스크 공정으로 제조된 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
상기 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 크게 상부기판과 하부기판과 상기 상부기판과 하부기판의 사이에 위치한 액정(liquid crystal)으로 구성된다.
이하, 도 1을 참조하여 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해사시도이다
도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.
이러한 신호는 상기 드레인전극을 지나 화소전극을 통해 액정에 인가되며, 액정은 인가된 신호에 따라 배향되어 하부 백라이트로부터 입사되는 빛의 양을 조절하여 외부로 출사하도록 함으로써 화상을 표시 할 수 있다.
전술한 바와 같은 구성과 동작특성을 가지는 액정표시장치 중 하부기판인 어레이기판에 구성된 스위칭소자와, 각 배선 등은 다수의 공정을 거쳐 제작되며, 공정별 증착(deposition), 포토리소그라피(photo-lithography), 식각(etching), 스트립(strip)을 반복하는 과정을 거치게 된다.
어레이기판을 제작하는데 전술한 바와 같은 공정단계가 많을수록, 각 단계별로 사용되는 약품과 원료등에 의에 높은 제조단가를 필요로 하게되며, 또한 공정이 많을수록 공정 중 발생하는 기판의 불량률이 높아져 액정표시장치를 제작하는데 수율이 떨어지는 문제점이 발생한다.
따라서, 이러한 문제점을 없애기 위한 방법으로 어레이기판의 공정단계를 줄이려는 시도가 있어 왔으며, 8마스크 공정을 시작으로 5 마스크 공정까지 공정단계를 줄이는 추세에 있다.
도 2는 종래의 5마스크공정으로 제작된 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.
도시한 바와 같이, 어레이기판(22)은 다수의 화소(P)로 구성되며, 화소는 스위칭소자인 박막트랜지스터(thin film transistor)(T)와 화소전극(pixel electrode)(17)과 보조용량인 스토리지 캐패시터(storage capacitor)(C)로 구성된다.
상기 박막트랜지스터(T)는 게이트전극(26)과 소스전극(28)과 드레인전극(30)과 액티브층(active layer)(55)으로 구성되고, 상기 소스전극(28)은 데이터배선(15)과 연결되며 상기 게이트전극(13)은 상기 데이터배선(15)과 교차하여 화소영역(P)을 정의하는 게이트배선(13)과 연결되도록 구성된다.
이때, 상기 데이터배선(15)은 액티브층(55)과 평면적으로 겹쳐 형성되는 구조이며, 상기 스토리지 커패시터(C)는 스토리지 온 게이트(storage on gate)구조로서, 화소전극(17)과 연결되는 금속전극층(15')과 그 하부의 게이트배선(13')이 스토리지 캐패시터의 상/하 전극이 되어 M/I/M(metal/insulator/metal)으로 형성된 구조이다.
전술한 바와 같이 제작되는 하부기판(22)의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.
이하 도 3a 내지 도 3e를 참조하여 종래의 5 마스크공정을 이용한 어레이기판의 제조방법을 설명한다.
도 3a 내지 도 3e는 도 2의 Ⅱ-Ⅱ와 Ⅲ-Ⅲ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터(T)의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정표시장치용 어레이기판의 제조공정에 관해 설명한다.
먼저, 기판에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.
도 3a는 상기 기판(22) 상에 금속막을 증착한 후에 제 1 마스크로 패터닝하여 게이트 전극(26)과 게이트배선(13)을 형성하는 단계이다.
이때, 상기 게이트배선(13)중 화소영역(도 2의 P)을 정의하는 게이트배선의 일부는 스토리지 제 1 전극(13')으로 사용된다.
이러한 게이트 전극(26) 물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다. 그리고 상기 게이트 전극(26)과 상기 스토리지 제 1 전극(13')은 동일 패턴이고, 게이트 배선에 해당하는 부분으로 그 기능상 게이트 전극(26)과 스토리지 제 1 전극(22)으로 지칭된다.
다음으로, 도 3b에 도시한 바와 같이, 상기 게이트 전극(26) 및 스토리지 제1 전극(13') 형성 후, 그 상부 및 노출된 기판 전면에 걸쳐 절연막(50)을 증착한다. 또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 55)과 불순물이 함유된 비정질 실리콘(n+a-Si:H : 56)을 증착하여 반도체층을 형성한다.
상기 반도체 물질 증착후에 제 2 마스크로 패터닝하여, 액티브층(55)과 상기 액티브층과 동일형태의 오믹콘택층(56)을 형성한다.
상기 불순물이 함유된 오믹콘택층(56)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.
이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 제 3 마스크로 패터닝하여 소스 및 드레인 전극(28, 30)과 동시에 상기 소스 전극(28)과 연결된 데이터 배선(15)을 형성한다.
또한, 상기 스토리지 제 1 전극(13') 상부 상기 절연막(50) 상에 상기 스토리지 제 1 전극(13')의 일부와 겹치게 스토리지 제 2 전극(15')을 형성한다. 즉, 제 3 마스크 공정에서 데이터배선(15), 소스전극(28), 드레인전극(30), 스토리지 제 2 전극(15')이 형성된다.
그리고, 상기 소스 및 드레인전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 오믹콘택층(56)을 제거한다. 만약, 상기 소스전극(28)과 상기 드레인전극(30) 사이에 존재하는 오믹콘택층(56)을 제거하지 않으면 박막 트랜지스터(T)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.
상기 오믹콘택층의 제거에는 신중한 주의가 요구된다. 실제 오믹콘택층의 식각시에는 그 하부에 형성된 액티브층(55)과 식각 선택비가 없으므로 액티브층을 약 50 ∼ 100 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터의 특성에 직접적인 영향을 미친다.
이후, 도 3d에 도시된 바와 같이, 상기 소스 및 드레인전극(28,30) 등이 형성된 기판(22)의 전면에 상기 액티브층(55)을 보호하기 위해 절연물질로 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 유기질의 BCB(Benzocyclobutene) 등으로 형성한다.
상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상기 보호막(56)은 제 4 마스크로 패터닝하여 콘택홀을 형성하는 공정이 추가되는데, 상기 드레인전극(30)상부에 드레인 콘택홀(31) 및 상기 스토리지 제 2 전극(15') 상부에 스토리지 콘택홀(58)과 도면에는 표시하지 않았지만, 데이터배선(도 2의 15)의 끝단인 데이터 패드의 상부에 데이터패드 콘택홀(미도시)을 각각 형성한다.
상기 데이터패드 콘택홀(미도시)은 추후공정에서 생성될 투명도전막과 상기데이터 배선(도 2의 13)과의 접촉을 위함이고, 상기 드레인 콘택홀(31) 및 상기 스토리지 콘택홀(58)은 추후에 형성되는 화소전극과의 접촉을 위함이다.
도 3e에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 제 5 마스크로 패터닝하여 화소전극(17)을 형성하는 공정이다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(17)은 상기 스토리지 콘택홀(58)을 통해 상기 스토리지 제 2 전극(15')과 접촉되며, 또한, 상기 드레인전극(30)과 상기 드레인 콘택홀(31)을 통해 전기적으로 접촉하고 있다.
이와 같은 방법으로 액정표시장치용 어레이기판을 제작할 수 있으며, 이러한 제조 방법은 기본적으로 사용되는 5 마스크 방법이다.
그러나 박막 트랜지스터를 형성하는 과정에서 게이트전극을 알루미늄으로 사용할 경우에는 알루미늄 표면에 생길 수 있는 힐락의 문제를 해결하기 위해 적어도 2개의 마스크가 더 필요하다. 따라서, 박막 트랜지스터 기판을 구성하기 위해 적어도 5 내지 6번의 마스크 공정이 필요하다.
결과적으로, 각 마스크 공정 중 사용되는 원료의 소비와 공정시간은 액정표시장치를 제작하는데 높은 제작비와 더불어 수율을 감소시키는 문제로 대두되고 있다.
따라서, 전술한 바와 같은 문제를 해결하기 위해, 본 발명은 보다 단순화된공정으로 액정표시장치용 어레이기판을 제작하는 방법을 제시함으로써 제품의 생산수율을 향상하는데 그 목적이 있다.
도 1은 일반적인 컬러 액정표시장치를 도시한 분해사시도이고,
도 2는 종래의 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,
도 3a 내지 도 3e는 도 2의 Ⅱ-Ⅱ와 Ⅲ-Ⅲ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이고,
도 4는 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,
도 5a 내지 도 5d는 도 4를 구성하기 위한 공정순서에 따른 평면도와, 각 평면도의 Ⅳ-Ⅳ와 Ⅴ-Ⅴ와 Ⅵ-Ⅵ을 따라 절단하여 도시한 단면도이고,
도 6a 내지 도 6c는 본 발명의 제 3 마스크 공정에 사용되는 하프턴 마스크의 개략적인 단면도와 그에 따른 투과특성과 노광상태를 도시한 단면도이고,
도 7a 내지 도 7c는 하프턴 마스크를 사용한 본 발명에 따른 제 3 마스크공정을 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
106 : 게이트패드 107 : 게이트패드 단자
108 : 게이트패드 콘택홀 114 : 드레인전극
118 : 화소전극 119 : 데이터패드 콘택홀
120' : 스토리지 제 2 전극 204 : 스토리지 콘택홀
123 : 데이터패드 단자
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 구성되고, 상부에 제 1 절연막과 제 2 절연막이 적층된 게이트배선과; 상기 게이트배선과 교차하여 화소영역을 정의하고, 상부에 절연층인 보호층이 평면적으로 겹쳐 형성된 데이터배선과 소스전극과; 상기 소스전극과 소정간격 이격되고, 일측의 상부 일부와 측면이 노출되도록 구성된 드레인전극과; 상기 화소영역을 정의하는 게이트배선의 일부를 스토리지 제 1 전극으로 사용하고, 상기 스토리지 제 1 전극과의 사이에 제 1, 제 2 절연막과 액티브층이 위치하는 스토리지 제 2 전극으로 구성되고, 상부에는 보호층이 형성된 스토리지 캐패시터와; 상기 화소영역 상에 구성되고, 상기 드레인전극의 노출된 부분과 접촉하고 상기 스토리지 제 2 전극과 접촉하여 구성되며, 하부에 제 1 절연막과 제 2 절연막이 적층된 투명한 화소전극을 포함한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 구비하는 단계와; 상기 기판 상에 제 1 금속층을 증착하고 패터닝하여, 게이트패드와 스토리지 제 1 전극을 포함하는 게이트배선을 형성하는 제 1 마스크 공정 단계와; 상기 게이트배선이 형성된 기판 상에 제 1 절연막과 제 2 절연막과 반도체층과 제 2 금속층을 적층하고 상기 제 2 금속층을 패터닝하여, 데이터패드를 포함하고 상기게이트배선과 교차하여 화소영역을 정의하는 데이터배선과, 드레인전극과 이와는 소정간격 이격된 소스전극과 스토리지 제 2 전극을 형성하는 제 2 마스크 공정 단계와; 상기 데이터배선이 형성된 기판의 전면에 절연층인 보호층을 증착하고 패터닝하는 제 3 마스크 공정에 있어서,
보호층 상부에 포토레지스트를 도포하는 단계와; 빛을 차단하는 차단부와 입사광의 일부만을 투과시키는 반투과부와 입사광을 모두 투과시키는 투과부로 구성된 마스크를 이용하여 기판을 노광하는 단계와; 상기 노광된 포토레지스트를 현상하여 상기 마스크의 차단부 하부는 포토레지스트가 모두 존재하고, 반투과부 하부의 포토레지스트는 일부 높이 만큼만 존재하고, 오픈부의 하부는 존재하지 않도록 하는 단계와; 상기 게이트패드 상부의 보호층/액티브층/제1, 제 2 절연막을 식각하여 게이트패드 콘택홀을 형성하고, 상기 데이터패드 상부와 상기 스토리지 제 2 전극 상부의 일부 보호층을 식각하여 데이트패드 콘택홀과 스토리지 콘택홀을 형성하고, 제 2 스토리지 전극이 구성된 부분을 제외한 게이트배선 상부와 상기 화소영역과 상기 드레인전극의 일측의 잔류 포토레지스트/보호층/액티브층을 식각하여, 상기 드레인전극의 일측 상부와 측면이 노출되도록 하는 제 3 마스크 공정단계와; 상기 다수의 콘택홀이 형성된 기판의 전면에 투명전극을 증착하고 패터닝하여, 상기 드레인전극의 노출된 부분과 접촉하고, 상기 화소영역과 상기 제 2 스토리지 전극 상부로 연장되어 상기 스토리지 콘택홀을 통해 상기 스토리지 제 2 전극과 접촉하는 화소전극과, 상기 데이터패드 콘택홀을 통해 상기 데이터패드와 접촉하는 데이터패드 단자와, 상기 게이트패드 콘택홀을 통해 상기 게이트패드와 접촉하는 게이트패드 단자를 형성하는 제 4 마스크 공정을 포함한다.
상기 제 1 금속층은 알루미늄-네오듐/몰리브덴(AlNd/Mo)의 적층구조인 것을 특징으로 한다.
상기 제 1, 제 2 절연막과 보호층은 질화실리콘(SiNx), 산화실리콘(SiO2)이 포함된 무기절연물질과 벤조사이클로 부텐(Benzocyclobutene)과 아크릴(acryl)계 수지(resin)등이 포함된 유기절연물질 중 선택된 하나인 것을 특징으로 한다.
상기 보호층은 상기 제 2 스토리지 전극상부와 상기 소스전극 및 드레인전극 상부와, 상기 데이터패드를 포함한 데이터배선 상부에 형성되는 것을 특징으로 한다.
상기 데이터배선 상부에 위치한 보호층은 상기 데이터배선의 폭 보다 좁게 구성되는 것을 특징으로 한다.
상기 마스크의 차단부는 크롬과 같은 반사율이 낮은 불투명 금속으로 형성되는 것을 특징으로 한다.
상기 마스크의 반투과부는 몰리실리사이드(MoSi)로 형성되는 것을 특징으로 한다.
본 실시예에 따른 포토마스크는 투명한 기판 상에 입사광을 완전히 차단하는 차단부와, 입사광의 일부만을 투과시키는 반투과부와, 입사광의 전부를 투과시키는 투과부로 구성된다.
상기 차단부는 크롬과 같은 반사율이 낮은 불투명 금속층으로 구성된다.
상기 반투과부는 몰리실리사이드(MoSi)로 구성되는 것을 특징으로 한다.
상기 몰리실리사이드의 투과율은 30%∼40%의 범위에 속하는 것을 특징으로 한다.
상기 차단부는 기판 상에 몰리실리사이드와 크롬이 차례로 적층된 구조로 형성된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 4는 본 발명의 실시예에 따른 액정 표시장치의 한 화소에 해당하는 평면을 도시한 확대 평면도이다.
도 4에 도시된 바와 같이 본 발명의 실시예에 따른 액정 표시장치용 어레이기판(100)의 구성은 일 방향으로 연장된 게이트 배선(102)과 상기 게이트 배선(102)의 가장자리에 형성된 게이트 패드(106)로 구성된다.
또한, 상기 일 방향으로 연장된 게이트배선(102)과 수직한 방향으로는 데이터 배선(120)이 연장되어 형성되며, 상기 데이터배선(120)의 가장자리에는 데이터 패드(124)가 형성된다. 또한, 상기 데이트배선(120)에서 소정 길이로 연장된 소스전극(112)이 형성되며, 상기 소스전극(112)과 소정 간격 이격되게 드레인전극(114)이 형성된다.
또한, 상기 게이트 배선(102)에는 상기 게이트 배선(102)과 그 기능을 공유하는 게이트 전극(101)이 형성되며, 상기 게이트 전극(101)과 상기 소스 및 드레인 전극(112, 114)으로 박막 트랜지스터(T)가 구성된다.
그리고, 상기 박막 트랜지스터(T)의 드레인전극(114)의 측면과 접촉하는 화소전극(118)이 형성된다.
전술한 구성에서, 본 발명의 특징은 상기 박막트랜지스터를 구성한 후, 보호층을 적층하고 하프턴 마스크(halftone mask)를 사용하여 패터닝함으로써, 상기 보호층과 액티브층을 동시 식각하는 공정 중, 상기 박막트랜지스터 상부와 상기 스토리지 캐패시터 상부의 일부에 보호층을 남겨두어 이들을 보호하는 구조가 가능하다.
이하 도 5a 내지 도 5d를 참조하여 이를 설명한다.
도 5a 내지 도 5d는 도 4의 Ⅳ-Ⅳ와 Ⅴ-Ⅴ 및 Ⅵ-Ⅵ을 절단하여 공정순서에 따라 도시한 공정단면도와 그에 따른 평면도이다.
먼저, 도 5a는 본 발명에 따른 제 1 마스크 공정으로서, 제 1 금속 증착하고 제 1 마스크로 패터닝하여, 게이트 배선(102)과 게이트전극(101)과 게이트패드(106)를 형성하는 단계를 도시하고 있다.
도 5a에 도시된 도면에서는 게이트전극(101)을 상기 게이트배선(102)에서 돌출 연장하여 구성하였으나, 게이트배선(102)의 일부에 게이트 전극(101)이 정의된 형태로 구성할 수 도 있다.
이때, 상기 게이트배선(101)의 일부는 스토리지 제 1 전극(102')의 기능을 한다.
상기 게이트 배선(102) 내지 상기 게이트 전극(101)의 형성에 사용되는 제 1 금속은 일반적으로 사용되는 크롬(Cr), 몰리브덴(Mo) 등을 사용할 수 있으며, 알루미늄계 금속을 사용할 수 있다. 상기 알루미늄계 금속은알루미늄-네오듐/몰리브덴(AlNd/Mo)을 사용한다.
상기 게이트배선의 제 1 층으로 사용된 알루미늄계 금속은 저항이 작기 때문에 게이트배선을 흐르는 신호의 RC딜레이를 줄일 수 있다.
그러나, 상기 알루미늄계 금속은 화학제품에 대한 내식성이 작기 때문에 식각용액에 의해 식각 침식되어 단선불량이 발생하는 문제가 발생한다.
따라서, 이를 방지하기 위해 화학약품에 대한 내식성이 강한 몰리브덴 등의 금속을 사용한다.
도 5b는 본 발명에 따른 제 2 마스크 공정으로서. 데이터배선(120)과 제 2 스토리지 전극(120')을 형성하는 단계를 도시한 도면이다.
즉, 상기 게이트배선 등이 형성된 기판의 전면에 제 1 절연막(200)과 제 2 절연막(201)(통칭 "게이트 절연막")과 반도체층(202a, 202b)과 제 2 금속층을 연속으로 증착한 후, 제 2 마스크로 패터닝하여, 일 끝단에 데이터패드(124)가 형성된 데이터배선(120)과, 상기 데이터배선(120)에서 상기 게이트전극(101)상부로 돌출 연장된 소스 전극(112) 과 이와는 소정간격 이격된 드레인전극(114)과 상기 스토리지 제 1 전극(102')의 상부에 아일랜드 형태로 스토리지 제 2 전극(120')을 형성한다. 이후, 제 2 금속층을 마스크로 하여 상기 반도체층(202a,202b)의 일부분을 식각한다. 상기 반도체층(202a, 202b)은 순수 반도체층(202a)과 불순물 반도체층(202b)의 적층으로 구성된 형태이다.
따라서, 패터닝된 제 2 금속층의 하부를 제외한 부분의 불순물 반도체층(202b)은 누설전류를 줄이는 목적으로 식각한다.
그리고, 상기 제 1 절연막(200)상에 추가로 제 2 절연막(201)을 형성하는 것은 상기 게이트 배선(102)과 데이터 배선(120)이 교차하는 부분(G)에서, 상기 게이트배선의 단차에 의해 상기 데이터배선이 단락(short)되는 것을 방지하기 위함이다.
도 5c는 보호막(122)을 제 3 마스크로 패터닝하는 단계를 도시한 도면이다.
상기 보호막(122)은 데이터배선(120)의 폭보다 약간 작은폭(이부분은 도면의 E를 참조)으로 패터닝되며, 상기 데이터배선(120)과 상기 소스 및 드레인전극(112, 114)의 일부분을 덮는다.
또한, 스토리지 제 2 전극(120')의 일부분이 노출되게 상기 스토리지 제 2 전극(120')의 상부 보호막(122)에는 스토리지 콘택홀(204)과, 상기 게이트패드(106) 상부에는 상기 게이트패드의 일부가 노출되도록 게이트패드 콘택홀(108)과, 상기 데이터패드(124) 상부에는 상기 데이터패드의 일부가 노출되도록 데이터패드 콘택홀(119)이 형성된다.
상기 드레인전극(114)의 일측의 측면과 상부 일부(이부분의 단면은 도면의 F를 참조)는 상기 보호막이 식각되어 노출되며, 이때 상기 드레인전극 하부의 액티브층이 동시에 식각되어, 단면적으로 상기 드레인전극(114)층과 상기 액티브층(202a)이 수직구조(F)로 형성된다.
이와 같이, 상기 보호층(122)과 액티브층(202a)이 동시에 식각되는 구조에서 상기 데이터배선(120)하부의 액티브층(202a)은 상기 데이터배선(120)이 크롬(Cr)과 같은 내 건식성을 가지는 물질로 형성되므로, 상기 데이터배선(120)하부의 액티브층(202a)의 패턴 사이즈는 상기 데이터배선의 크기와 동일한 크기로 식각된다.
이때, 상기 게이트패드 콘택홀을 형성하는 과정에서 상기 게이트패드의 제 2 층인 몰리브덴(Mo)층(106')이 식각되어, 상기 게이트패드 콘택홀(108)을 통해 상기 몰리브덴층(106')은 측면만이 노출된다.
이와 같은 구조로 식각된 게이트패드 콘택홀(108)을 통해 투명전극을 상기 알루미늄계 금속과 접촉하도록 한다면, 상기 산화금속인 투명전극(예 ; ITO, IZO)과 상기 알루미늄계 금속과의 계면에 산화막이 형성된다.
결과적으로, 게이트패드의 저항값이 매우 높아진다.
따라서, 상기 투명전극인 게이트패드 단자(미도시)와 상기 게이트패드 콘택홀(108)을 통해 측면이 노출된 몰리브덴층(106')과의 접촉면적을 더욱 확보하기 위해, 바람직하게는 상기 게이트패드 콘택홀(108)을 다수개 형성하면 투명전극과 상기 게이트 패드(106)와의 접촉저항이 감소하는 효과를 얻을 수 있다.
전술한 바와 같이, 상기 제 3 마스크 공정에서는 보호막(122)이 패터닝된 부분을 제외한 전 영역(즉, 보호막 하부를 제외한 전 영역)에 위치한 반도체층을 식각한다. 이 때, 게이트 배선(102)과 게이트 패드(106)의 제 1 금속층은 상기 제 1, 제 2 절연막(200,201)에 의해 보호된다.
도 5d는 화소전극을 형성하는 제 4 마스크 공정을 도시한 단면도이다.
도시한 바와 같이, 상기 제 3 마스크공정으로 보호층이 패터닝된 기판의 전면에 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zinc-oxide : IZ0)등의 투명 도전성 금속을 증착하고 제 4 마스크로 패터닝하여,화소전극(118)을 형성한다.
이 때, 상기 화소전극(118)은 상기 드레인전극(114)의 노출부에 의해 측면 접촉되는 동시에 상기 스토리지 제 2 전극(120')의 상부로 연장되어 상기 스토리지 콘택홀(204)을 통해 스토리지 제 2 전극(120')과 접촉한다.
상기 화소전극(118)을 형성하는 동시에, 상기 게이트패드 콘택홀(108)을 통해 상기 게이트 패드(106)와 측면 접촉하는 게이트 패드단자(107)를 형성하고, 상기 데이터패드 콘택홀(119)을 통해 상기 데이트패드(124)와 접촉하는 데이터패드 단자(123)를 형성한다.
이와 같이 구성된 본 발명에 따른 액정표시장치용 어레이기판의 제작공정 중 상기 보호층을 패터닝하기 위해 사용되는 제 3 마스크는 기판 상에 구성한 포토레지스트의 노광상태를 3가지 상태로 구성할 수 있는 하프턴 마스크(halftone mask)이다.
이하, 도 6a 내지 도 6c를 참조하여 본 발명에 사용되는 하프턴 마스크의 구조와 노광특성을 설명한다.
도 6a에 도시한 바와 같이, 본 발명의 제 3 마스크 공정에 사용되는 마스크(300)는 반투과막을 사용한 하프턴 마스크(half tone)로서, 입사광을 차단하는 차단부(301)와 입사광의 일부를 투과시키는 반투과부(303)와 입사광의 거의 전부를 투과시키는 오픈부(305)로 구성된다.
이때, 상기 반투과부(303)는 몰리실리사이드(MoSi)라는 물질을 증착한 반투과막으로서, 상기 MoSi막은 입사광에 대한 약 35%의 투과율 특성을 나타내는 물질이다.
따라서, 이와같은 반투과막을 이용하여 잔류 포토레지스트의 두께를 제어하기 위해서는 노광시간에 차이를 주면 된다.
상기 차단부(301)는 일반적으로 크롬(Cr)과 같은 반사율이 낮은 불투명한 금속을 사용하여 구성한다.
이와 같이 구성된 하프턴 마스크의 각 부분에 따른 빛 투과특성과 그에 따른 포토레지스트(photo-resist)의 노광상태를 이하 도 6b와 도 6c를 참조하여 알아본다.
도 6b와 도 6c에 도시한 바와 같이, 크롬(Cr)에 의해 빛으로부터 차단되는 차단부는 빛의 투과율이 0%이기 때문에 기판 상에 도포된 포토레지스트(307a)의 노광률이 0%이다. 반면에 상기 오픈부는 빛의 투과율이 100%에 가까우므로, 상기 오픈부의 하부에 구성된 포토레지스트는 100% 노광되어 현상액(developer)에 현상되어 그 하부층(307b)을 노출한다.
상기 반투과부(도 6a의 303)는 빛의 투과율이 약 35%만큼 이루어지므로 포토레지스트(307c)이 일부 높이만이 노광되어 현상된다.
이와 같은 노광특성을 가지는 하프턴 마스크를 본 발명에 따른 제 3 마스크 공정에 사용하는 이유는 동일한 공정 시간동안 서로 다르게 적층된 층을 동시에 적절하게 식각하기 위해서 이다.
본 발명의 제 3 마스크공정인 상기 보호층(도 5c의 122)을 패터닝하는 공정에서는 상기 화소영역과 게이배선의 상부에 절연막을 남기기 위해 상기 화소전극(도 5d의 118)이 형성되는 화소(도 4의 P)와 게이트배선의 상부에 구성된 보호층/액티브층(도 5c의 122, 202)의 두층을 식각해야 하고, 상기 드레인전극(도 5c의 114)의 측면과 연장하여 수직하게 보호층/액티브층(도 5c의 122, 202)을 식각해야 하고, 동시에 상기 게이트패드 상부의 일부 보호막/액티브층/제 1, 제 2 게이트절연막을 식각해야 한다.
이하, 도 7a 내지 도 7c를 참조로 상기 하프턴 마스크를 사용하여 보호층을 패터닝하는 제 3 마스크 공정을 상세히 설명한다.(이때, 하부기판의 단면구조는 도 5b에서 도시한 구성의 다음 단계로서, 마스크 또한 하부기판과 동일한 모양으로 잘라진 단면을 도시한다)
도 7a는 전술한 도 5c의 다음 단계로서, 박막트랜지스터(T)가 구성된 기판(100)의 전면에 보호층(122)을 형성하고, 상기 보호층 상부에 포토레지스트(401)를 도포한 단면도이다.
이때, 어레이기판(100)중 상기 화소영역(P)과 게이트패드(106)와 상기 스토리지 캐패시터(Cst)를 제외한 게이트배선(도 4의 102)상부에는 제1, 제 2 게이트 절연막/액티브층/보호층(200,201,202a,122)이 적층된 구조이고, 상기 제 2 스토리지전극(120')상부와 박막트랜지스터(T)상부와 상기 데이터패드(124)와 데이터배선(120)의 상부에는 보호층(122)이 형성된 구조이다.
이때, 게이트패드(106) 상부의 이중 절연막(200,201)/액티브층(202a)/보호막(122)을 식각하여 게이트패드 콘택홀(미도시)을 형성하는 동안 상기 드레인전극(114)상부의 보호막(122)과 측면의 보호막/액티브층(122,202a)을 식각하여 추후에 형성되는 화소전극과의 측면접촉부를 형성하고, 동시에 상기 화소영역(P)의 보호층/액티브층을 식각해야 하며, 동시에 상기 데이터패드(124) 상부의 보호층(122)을 식각하여 데이터패드 콘택홀(미도시)을 형성해야 한다.
이때, 상기 하프턴 마스크 중 상기 차단부(S)는 상기 박막트랜지스터(T)상부와 상기 스토리지 콘택홀(도 5c의 108)이 형성되는 부분을 제외한 스토리지 제 2 전극(120')의 상부에 위치하고, 상기 반투과부(H/T)는 상기 데이터배선(120) 일측의 위치에서 상기 화소영역(P)으로 연장된 부분과 상기 드레인전극(114)의 일측 상부와 상기 각 콘택홀부분을 제외한 게이트패드(106)를 포함한 게이트배선(도 4의 102)과 데이터패드(124) 상부에 위치하고, 상기 하프턴 마스크의 투과부(O)는 각 콘택홀이 구성되는 부분의 상부에 위치하도록 한다.
이와 같은 상태로 상기 하부기판(100)을 노광하고 현상하게 되면, 도 7b에 도시한 바와 같이, 상기 차단부(S)하부의 포토레지스트(401)의 높이와 상기 반투과부(H/T)하부의 포토레지스트의 높이는 서로 다르게 구성되며, 상기 투과부(O) 하부의 포토레지스트는 완전히 제거된다.
이때, 상기 포토레지스트의 현상 후, 상기 포토마스크의 차단부 하부에 위치한 포토레지스트의 두께가 3 ㎛일때, 상기 반투과부의 하부에는 800∼900Å의 두께로 잔류 포토레지스트가 남도록 노광시간을 제어한다.
이와 같은 상태로 상기 하부기판(100)상에 형성된 구성층을 건식식각하게 되면, 상기 포토레지스트 사이로 노출된 상기 게이트패드(106) 상부의 보호층/액티브층/제1,제2절연막(122,202a,201,200)이 식각될 동안 상기 스토리지 제 2 전극(120) 상부와 데이터패드(124) 상부의 보호막(122)이 식각된다.
동시에, 상기 화소영역(P)상부와 드레인전극(114)의 측면과 상기 스토리지 캐패시터(Cst)를 제외한 게이트배선 상부에 적층된 잔류 포토레지스트막/보호층/액티브층(401',122,202a)이 식각된다.
결과적으로, 도 7c에 도시한 바와 같은 단면을 얻을 수 있다.
이때, 상기 데이터패드(124)와 스토리지 제 2 전극은 크롬(Cr)과 같이 내건식성 강한 성분의 도전성금속을 사용하므로, 상기 다층구조가 식각되는 동안 차단막 역할을 하게 된다.
이상과 같은 본 발명에 따른 액정표시장치용 어레이기판의 주요 특징적인 구성을 다시 한번 살펴보면, 화소전극이 게이트 절연막 상부에 구성되는 구조이고, 상기 스토리지 캐패시터는 스토리지 제 1 전극/게이트절연막(제1, 제 2 절연막) / 액티브층 / 스토리지 제 2 전극의 M/I/S/M (metal/insulator/semiconductor/metal)구조이고, 상기 화소전극은 상기 드레인전극의 측면과 접촉하는 구조로 형성된다.
전술한 바와 같은 공정을 통해 본 발명에 따른 제 4 마스크 공정 중 제 3 마스크 공정을 진행할 수 있으며, 만약 이러한 하프턴 마스크를 사용하지 않았다면 상기 적층된 구조의 각 구성층을 식각하기 위해 동일한 마스크를 사용할지라도 여러 단계의 공정을 거쳐야만 하는 불편함을 감수해야 할 것이다.
따라서, 본 발명에 따른 제 4 마스크 공정은 하프턴 마스크를 사용하여 공정을 진행하므로 보다 공정을 단순화 할 수 있다.
본 발명에 따른 액정표시장치용 어레이기판 제조방법은 첫째, 4번의 마스크 공정만으로 제작할 수 있고, 또한 보호층을 패터닝하는 제 3 마스크공정에서 하프턴 마스크를 사용함으로써, 공정 스텝을 줄일 수 있기 때문에 제작 시간이 단축된다.
둘째, 박막 트랜지스터 기판을 4번의 마스크로 구성할 수 있기 때문에, 미스-얼라인으로 인한 수율 감소를 방지할 수 있다.
셋째, 액정 표시소자 제작 공정의 감소로 인해 원가절감 효과가 있다.
넷째, 4번의 마스크 공정으로 액정 표시장치를 제작하기 때문에 생길 수 있는 게이트 배선의 손상을 절연막을 사용하여 게이트 배선을 식각용액으로부터 보호할 수 있는 장점이 있다.

Claims (15)

  1. 기판을 구비하는 단계와;
    상기 기판 상에 제 1 금속층을 증착하고 패터닝하여, 게이트배선을 형성하는 제 1 마스크 공정단계와;
    상기 게이트배선이 형성된 기판 상에 게이트 절연막과 반도체층과 제 2 금속층을 적층하고 상기 제 2 금속층을 패터닝하여, 데이터패드를 포함하고 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선과, 드레인전극과 이와는 소정간격 이격된 소스전극과 스토리지 제 2 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 데이터배선이 형성된 기판의 전면에 절연층인 보호층을 형성하고, 상기 보호층 상부에 포토레지스트를 도포하는 단계와; 빛을 차단하는 차단부와 입사광의 일부만을 투과시키는 반투과부와 입사광을 모두 투과시키는 투과부로 구성된 마스크를 이용하여 기판을 노광하는 단계와; 상기 노광된 포토레지스트를 현상하여 상기 마스크의 차단부 하부는 포토레지스트가 모두 존재하고, 반투과부 하부의 포토레지스트는 일부 높이 만큼만 존재하고, 오픈부의 하부는 존재하지 않도록 하는 제 3 마스크 공정단계와;
    상기 보호층이 패턴된 기판 상에 투명전극을 증착하고 패터닝하는 제 4 마스크공정 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    제 3 마스크 공정단계에서, 드레인전극의 일측 상부의 보호층과, 측면의 보호층과 액티브층을 동시에 식각하여 드레인전극의 일부를 노출하고, 동시에 스토리지 제 2 전극 상부와 데이터패드 상부의 보호층 일부를 식각하여 스토리지 콘택홀과 데이터패드 콘택홀과, 상기 게이트패드 상부의 절연막과 액티브층과 보호층을 식각하여게이트패드 콘택홀을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 포토마스크의 반투과부 하부에 위치하여 노광되고 현상되어 남겨진 포토레지스트의 두께는 800∼900Å의 두께인 액정표시장치용 어레이기판 제조방법.
  4. 제 1 항에 있어서,
    상기 제 1 금속층은 알루미늄-네오듐/몰리브덴(AlNd/Mo)의 적층구조인 액정표시장치용 어레이기판 제조방법.
  5. 제 1 항에 있어서,
    상기 게이트 절연막과 보호층은 질화실리콘(SiNx), 산화실리콘(SiO2)이 포함된 무기절연물질과 벤조사이클로 부텐(Benzocyclobutene)과 아크릴(acryl)계 수지(resin)등이 포함된 유기절연물질 중 선택된 하나인 액정표시장치용 어레이기판 제조방법.
  6. 제 1 항에 있어서,
    상기 보호층은 상기 제 2 스토리지 전극상부와 상기 소스전극 및 드레인전극 상부와, 상기 데이터패드를 포함한 데이터배선 상부에 형성된 액정표시장치용 어레이기판 제조방법.
  7. 제 6 항에 있어서,
    상기 데이터배선 상부에 위치한 보호층은 상기 데이터배선의 폭 보다 좁게 구성된 액정표시장치용 어레이기판 제조방법.
  8. 제 1 항에 있어서,
    상기 마스크의 차단부는 크롬과 같은 반사율이 낮은 불투명 금속으로 형성된 액정표시장치용 어레이기판 제조방법.
  9. 제 1 항에 있어서,
    상기 마스크의 반투과부는 몰리실리사이드(MoSi)로 형성된 액정표시장치용 어레이기판 제조방법.
  10. 기판과;
    상기 기판 상에 구성되고, 상부에 게이트 절연막이 형성된 게이트배선과;
    상기 게이트배선과 교차하여 화소영역을 정의하고, 상부에 절연층인 보호층이 평면적으로 겹쳐 형성된 데이터배선과 소스전극과;
    상기 소스전극과 소정간격 이격되고, 일측의 상부 일부와 측면이 노출되도록 구성된 드레인전극과;
    상기 화소영역을 정의하는 게이트배선의 일부를 스토리지 제 1 전극으로 사용하고, 상기 스토리지 제 1 전극과의 사이에 게이트 절연막과 액티브층이 위치하는 스토리지 제 2 전극으로 구성되고, 상부에는 보호층이 형성된 스토리지 캐패시터와;
    상기 화소영역 상에 구성되고, 상기 드레인전극의 노출된 부분과 접촉하고 상기 스토리지 제 2 전극과 접촉하여 구성되며, 하부에 게이트 절연막이 적층된 투명한 화소전극
    을 포함하는 액정표시장치용 어레이기판.
  11. 투명한 기판 상에 입사광을 완전히 차단하는 차단부와, 입사광의 일부만을 투과시키는 반투과부와, 입사광의 전부를 투과시키는 투과부로 구성된 포토마스크.
  12. 제 11 항에 있어서,
    상기 차단부는 크롬과 같은 반사율이 낮은 불투명 금속층으로 구성된 포토마스크.
  13. 제 10 항에 있어서,
    상기 반투과부는 몰리실리사이드(MoSi)로 구성된 포토마스크.
  14. 제 13 항에 있어서,
    상기 몰리실리사이드의 투과율은 30%∼40%의 범위에 속하는 포토마스크.
  15. 제 10 항에 있어서,
    상기 차단부는 기판 상에 몰리실리사이드와 크롬이 차례로 적층된 구조로 형성된 포토마스크.
KR10-2000-0034298A 2000-06-21 2000-06-21 액정표시장치용 어레이기판과 그 제조방법 KR100372579B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0034298A KR100372579B1 (ko) 2000-06-21 2000-06-21 액정표시장치용 어레이기판과 그 제조방법
US09/885,527 US6744486B2 (en) 2000-06-21 2001-06-21 Liquid crystal display device and method of fabricating the same
US10/615,840 US7593068B2 (en) 2000-06-21 2003-07-10 Liquid crystal display device and method of fabricating the same
US10/615,834 US6992732B2 (en) 2000-06-21 2003-07-10 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0034298A KR100372579B1 (ko) 2000-06-21 2000-06-21 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020000921A KR20020000921A (ko) 2002-01-09
KR100372579B1 true KR100372579B1 (ko) 2003-02-17

Family

ID=19673089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0034298A KR100372579B1 (ko) 2000-06-21 2000-06-21 액정표시장치용 어레이기판과 그 제조방법

Country Status (2)

Country Link
US (3) US6744486B2 (ko)
KR (1) KR100372579B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696033B2 (en) 2006-08-17 2010-04-13 Samsung Mobile Display Co., Ltd. Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT)
KR101407306B1 (ko) 2007-12-31 2014-06-16 엘지디스플레이 주식회사 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100679516B1 (ko) * 2000-08-02 2007-02-07 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
JP3895952B2 (ja) * 2001-08-06 2007-03-22 日本電気株式会社 半透過型液晶表示装置及びその製造方法
JP2003177506A (ja) * 2001-12-13 2003-06-27 Sony Corp フォトリソグラフィ用マスク、薄膜形成方法、並びに液晶表示装置及び液晶表示装置の製造方法
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100854948B1 (ko) * 2002-06-03 2008-08-28 엘지디스플레이 주식회사 블랙매트릭스의 구조를 개선한 투과형 액정표시장치와 그제조방법
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
TWI253315B (en) * 2002-06-28 2006-04-11 Fih Co Ltd Forming pattern on the anodized surface of an object and a portable electronic device cover with the pattern
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
US6897099B2 (en) * 2002-07-23 2005-05-24 Lg. Philips Lcd Co., Ltd. Method for fabricating liquid crystal display panel
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR100971955B1 (ko) * 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR20040043892A (ko) * 2002-11-20 2004-05-27 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
TWI230292B (en) * 2002-12-09 2005-04-01 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
GB0229699D0 (en) * 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Liquid crystal displays
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100905017B1 (ko) * 2002-12-27 2009-06-30 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
KR101003577B1 (ko) * 2003-12-29 2010-12-23 엘지디스플레이 주식회사 마스크 및 이를 이용한 액정표시소자 제조방법
KR100617031B1 (ko) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
TWI382452B (zh) * 2004-03-19 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及其製造方法
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101116816B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101043991B1 (ko) * 2004-07-28 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
CN1308749C (zh) * 2004-09-28 2007-04-04 友达光电股份有限公司 平面显示面板的制造方法
TWI240111B (en) * 2004-11-11 2005-09-21 Quanta Display Inc Array substrate for use in TFT-LCD and fabrication method thereof
KR100712110B1 (ko) * 2004-12-10 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100700650B1 (ko) * 2005-01-05 2007-03-27 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
KR101119184B1 (ko) * 2005-02-22 2012-03-22 삼성전자주식회사 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
US7990358B2 (en) * 2005-03-14 2011-08-02 Sharp Kabushiki Kaisha Display apparatus
US7936344B2 (en) * 2005-05-03 2011-05-03 Hannstar Display Corporation Pixel structure with improved viewing angle
JP4543013B2 (ja) * 2005-06-29 2010-09-15 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置及びその製造方法
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
KR100978260B1 (ko) 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101263196B1 (ko) * 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US20070273803A1 (en) * 2006-05-25 2007-11-29 Meng-Chi Liou Active component array substrate and fabricating method thereof
CN100412632C (zh) * 2006-06-30 2008-08-20 友达光电股份有限公司 半反射半穿透液晶显示器的阵列基板的制造方法
TWI325639B (en) * 2007-03-15 2010-06-01 Au Optronics Corp Semiconductor structure and fabricating method thereof for liquid crystal display device
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5122867B2 (ja) * 2007-05-24 2013-01-16 株式会社東芝 液晶表示パネル、液晶表示パネルの製造方法、液晶表示装置、および液晶表示装置の製造方法
KR20090072546A (ko) * 2007-12-28 2009-07-02 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 어레이 기판의제조 방법
KR101465474B1 (ko) * 2008-01-03 2014-11-27 삼성디스플레이 주식회사 하프톤마스크와, 이의 제조방법
CN101620347B (zh) * 2008-07-03 2011-08-17 中芯国际集成电路制造(上海)有限公司 硅基液晶器件及其制造方法
TWI328862B (en) * 2008-07-07 2010-08-11 Au Optronics Corp Method for fabricating pixel structure
KR101490490B1 (ko) * 2008-12-23 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
JP5621273B2 (ja) 2010-02-23 2014-11-12 ソニー株式会社 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
TWI442152B (zh) * 2011-10-06 2014-06-21 Hannstar Display Corp 顯示裝置及其製造方法
KR102001856B1 (ko) * 2012-08-13 2019-07-22 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시 기판의 제조 방법
CN103456739A (zh) * 2013-08-16 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN104407496A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 一种掩模板
CN104716145B (zh) * 2015-03-27 2018-03-20 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN107526218B (zh) * 2016-06-22 2020-07-07 群创光电股份有限公司 显示面板
CN107731929B (zh) * 2017-09-28 2019-12-13 信利（惠州）智能显示有限公司 薄膜晶体管的制作方法
CN111128711B (zh) * 2019-12-12 2023-02-07 深圳市华星光电半导体显示技术有限公司 一种背板的制作方法
US20220352288A1 (en) * 2020-11-18 2022-11-03 Boe Technology Group Co., Ltd. Display Substrate and Preparation Method Thereof, and Display Apparatus
CN114188820A (zh) * 2022-02-14 2022-03-15 常州承芯半导体有限公司 垂直腔面发射激光器的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04194823A (ja) * 1990-11-22 1992-07-14 Hitachi Ltd 液晶表示装置
KR960018694A (ko) * 1994-11-09 1996-06-17 쯔지 하루오 액정소자 및 그의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57121226A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Photo mask
GB8826116D0 (en) * 1988-11-08 1988-12-14 Danbiosyst Ltd Adhesive drug delivery composition
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04194823A (ja) * 1990-11-22 1992-07-14 Hitachi Ltd 液晶表示装置
KR960018694A (ko) * 1994-11-09 1996-06-17 쯔지 하루오 액정소자 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696033B2 (en) 2006-08-17 2010-04-13 Samsung Mobile Display Co., Ltd. Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT)
KR101407306B1 (ko) 2007-12-31 2014-06-16 엘지디스플레이 주식회사 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
US20070243650A1 (en) 2007-10-18
US6744486B2 (en) 2004-06-01
US20020021403A1 (en) 2002-02-21
US20040105067A1 (en) 2004-06-03
US6992732B2 (en) 2006-01-31
US7593068B2 (en) 2009-09-22
KR20020000921A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US8835925B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7612373B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100413668B1 (ko) 액정표시장치용 어레이기판 제조방법
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
KR101186019B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR100710282B1 (ko) 박막트랜지스터 및 그 제조방법
KR100611042B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR101682432B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
US7439088B2 (en) Liquid crystal display device and fabricating method thereof
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US6549251B2 (en) LCD having barrier layer in same plane as gate electrode and method of fabricating
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100631372B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100603834B1 (ko) 씨오티 구조 액정표시장치 및 그 제조방법
KR100929205B1 (ko) 반사형 액정표시장치용 어레이기판과 그 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee