KR100712110B1 - 유기 전계 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 전계 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100712110B1
KR100712110B1 KR1020040104509A KR20040104509A KR100712110B1 KR 100712110 B1 KR100712110 B1 KR 100712110B1 KR 1020040104509 A KR1020040104509 A KR 1020040104509A KR 20040104509 A KR20040104509 A KR 20040104509A KR 100712110 B1 KR100712110 B1 KR 100712110B1
Authority
KR
South Korea
Prior art keywords
power line
line
light emitting
forming
substrate
Prior art date
Application number
KR1020040104509A
Other languages
English (en)
Other versions
KR20060065394A (ko
Inventor
정승재
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040104509A priority Critical patent/KR100712110B1/ko
Priority to US11/083,214 priority patent/US7208873B2/en
Publication of KR20060065394A publication Critical patent/KR20060065394A/ko
Application granted granted Critical
Publication of KR100712110B1 publication Critical patent/KR100712110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources

Abstract

본 발명은 유기 전계 발광 표시 장치의 주변부에 형성된 공통 전원 버스 라인 및/또는 캐소드 버스 라인을 박막트랜지스터의 소오스/드레인 전극을 형성할 때, 하부 라인을 형성하고, 봉지 기판의 대응하는 위치에 상부 라인을 형성한 후, 봉지 공정에서 상기 하부 라인 및 상부 라인을 솔더볼, 전도성 페이스트 또는 ACF와 같은 콘택부재를 이용하여 콘택시켜 이중 구조의 공통 전원 버스 라인 및/또는 캐소드 버스 라인을 형성함으로서, 전압 강하를 발생하지 않으면서 배선의 폭을 줄일 수 있는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.
본 발명의 유기 전계 발광 표시 장치 및 그 제조 방법은 소자 기판; 상기 소자 기판상에 형성된 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하는 발광부; 상기 발광부에 제1레벨의 전압을 제공하기 위한 제1 하부 전원 라인이 형성된 주변부; 및 상기 소자 기판상에 위치하고, 상기 제1 하부 전원 라인과 콘택부재로 콘택되어 대응되는 제1 상부 전원 라인이 형성된 봉지 기판을 포함하여 이루어진 유기 전계 발광 표시 장치 및 그 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 유기 전계 발광 표시 장치 및 그 제조 방법은 하부 라인 및 상부 라인의 이중 구조로 공통 전원 버스 라인 및/또는 캐소드 버스 라인을 형성함으로서, 주변부의 배선이 차지하는 공간을 줄임으로서, 발광부의 발광 면적을 증대시킬 수 있는 효과가 있다.
이중 구조, 공통 전원 버스 라인, 캐소드 버스 라인

Description

유기 전계 발광 표시 장치 및 그 제조 방법{Organic electroluminescence display device and method for fabricating thereof }
도 1a 및 도 1b는 종래 기술에 의해 형성된 유기 전계 발광 표시 장치의 평면도들.
도 2a 및 도 2b는 본 발명에 의해 형성된 유기 전계 발광 표시 장치의 평면도들.
도 3a 내지 도 3e는 본 발명의 일실시 예에 따른 유기 전계 발광 소자의 소자 기판을 형성하는 공정의 단면도들.
도 4a 내지 도 4c는 본 발명의 일실시 예에 따른 유기 전계 발광 소자의 봉지 기판을 형성하는 공정의 단면도들.
도 5는 본 발명의 일실시 예에 의해 완성된 유기 전계 발광 표시 장치의 단면도.
<도면의 주요부분에 대한 부호의 설명>
208a : 제1 하부 전원 라인 208b : 제1 상부 전원 라인
209a : 제2 하부 전원 라인 209b : 제2 상부 전원 라인
501 : 콘택부재
본 발명은 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것으로, 보다 자세하게는 소자 기판상에 공통 전원 버스 라인 및/또는 캐소드 버스 라인의 하부 라인과 봉지 기판상의 공통 전원 버스 라인 및/또는 캐소드 버스 라인의 상부 라인이 콘택부재로 콘택된 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.
이때, 상기 액정 표시 장치는 자체 발광 소자가 아니라 수광 소자이기 때문에 밝기, 콘트라스트, 시야각 및 대면적화 등에 한계가 있고, 상기 PDP는 자체 발광 소자이기는 하지만, 다른 평판형 표시 장치에 비해 무게가 무겁고, 소비 전력이 높을 뿐만 아니라 제조 방법이 복잡하다는 문제점이 있는 반면, 상기 유기 전계 발광 표시 장치는 자체 발광 소자이기 때문에 시야각, 콘트라스트 등이 우수하고, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비 전력 측면에서도 유리 하다.
그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부 충격에 강하고 사용 온도 범위도 넓을 뿐만 아니라 제조 방법이 단순하고 저렴하다는 장점을 가지고 있다.
도 1a 및 도 1b는 종래 기술에 의해 형성된 유기 전계 발광 표시 장치의 평면도들이다.
도 1a를 참조하면, 소자 기판(101)상에 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극(107)을 포함하여 형성된 단위 픽셀들로 구성된 발광부(102)가 위치하고, 상기 발광부(102)의 외각에 상기 단위 픽셀에 전기적 신호를 전달하기 위한 스캔 드라이버(103) 및 데이터 드라이버(104)와 전원을 공급하기 위한 공통 전원 공급 버스 라인(105) 및 캐소드 버스 라인(106)들이 위치한다. 그리고, 상기 각각의 공통 전원 공급 버스 라인(105) 및 캐소드 버스 라인(106)을 외부 장치와 콘택하기 위한 패드(107)이 상기 발광부(102)의 하단에 형성된다.
이때, 일반적으로 상기 공통 전원 공급 버스 라인(105) 및 캐소드 버스 라인(106)은 전압 강하와 같은 문제점없이 상기 발광부(102)의 단위 픽셀에 충분한 전원을 공급하기 위해 너비가 넓은 금속 배선을 형성한다.
도 1b를 참조하면, 봉지 기판(150)상의 소정 영역에 흡습재(151)을 형성한다. 이때, 상기 봉지 기판(150)의 표면에는 상기 흡습재(151)를 제외한 다른 소자들은 형성되지 않는다.
그리고, 도 1a의 소자 기판과 도 1b의 봉지 기판을 봉지하여 유기 전계 발광 표시 장치를 완성한다.
그러나, 상기의 종래 기술에 의한 공통 전원 공급 버스 라인 및 캐소드 버스 라인은 너비가 넓게 형성됨으로서, 발광부의 면적을 증가시킬 수 없다는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 소자 기판상에 공통 전원 버스 라인 및/또는 캐소드 버스 라인의 하부 라인과 봉지 기판상의 공통 전원 버스 라인 및/또는 캐소드 버스 라인의 상부 라인이 콘택부재로 콘택된 유기 전계 발광 표시 장치 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소자 기판; 상기 소자 기판상에 형성된 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하는 발광부; 상기 발광부에 제1레벨의 전압을 제공하기 위한 제1 하부 전원 라인이 형성된 주변부; 및 상기 소자 기판상에 위치하고, 상기 제1 하부 전원 라인과 콘택부재로 콘택되어 대응되는 제1 상부 전원 라인이 형성된 봉지 기판으로 이루어진 유기 전계 발광 표시 장치에 의해 달성된다.
또한, 본 발명의 상기 목적은 상기 콘택부재로 콘택된 제1 하부 전원 라인 및 제1 상부 전원 라인은 공통 전원 버스 라인 또는 캐소드 버스 라인임을 특징으로 하는 유기 전계 발광 표시 장치에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 상기 소자 기판상에 상기 발광부에 제2레벨의 전압을 공급하기 위한 제2 하부 전원 라인이 형성되어 있고, 상기 봉지 기판상에는 제2 상부 전원 라인이 형성되어 있음을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 상기 콘택부재로 콘택된 제2 하부 전원 라인 및 제2 상부 전원 라인은 공통 전원 버스 라인 또는 캐소드 버스 라인임을 특징으로 하는 유기 전계 발광 표시 장치에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 소자 기판 및 봉지 기판을 준비하는 단계; 상기 소자 기판상에 반도체층, 게이트 절연막, 게이트, 스캔 라인 및 층간절연막을 형성하는 단계; 상기 층간절연막의 소정 영역을 식각하여 반도체층의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 소자 기판 전면에 걸쳐 소오스/드레인 전극 물질을 형성하는 단계; 상기 소오스/드레인 전극 물질을 패터닝하여 소오스/드레인 전극, 데이터 라인, 제1 하부 전원 라인 및 제2 하부 전원 라인을 형성하는 단계; 상기 소자 기판 전면에 절연막을 형성하는 단계; 상기 절연막상에 제1전극을 형성하는 단계; 상기 소자 기판 전면에 화소 정의막 물질을 형성하고, 패터닝하여 화소 정의막을 형성하는 공정과 상기 제1 하부 전원 라인 및 제2 하부 전원 라인을 노출시키는 비아홀을 형성하는 단계; 상기 소자 기판상에 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계; 상기 봉지 기판상 흡습재를 형성하는 단 계; 상기 봉지 기판상에 상기 소자 기판상에 형성된 상기 제2 하부 전원 라인 및 제1 하부 전원 라인과 대응하는 각각의 위치에 상기 제2 상부 전원 라인 및 제1 상부 전원 라인을 형성하는 단계; 상기 소자 기판의 비아홀에 콘택부재를 형성하는 단계; 상기 소자 기판에 상기 제1 하부 전원 라인과 제1 상부 전원 라인 및 제2 하부 전원 라인과 제2 상부 전원 라인이 상기 콘택부재에 의해 콘택되도록 상기 봉지 기판으로 봉지하는 단계로 이루어진 유기 전계 발광 표시 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a 및 도 2b는 본 발명에 의해 형성된 유기 전계 발광 표시 장치의 평면도들이다.
도 2a를 참조하면, 유리 또는 플라스틱과 같은 소자 기판(201)상에 픽셀을 제어하는 스위칭(Switching) 또는 구동(Driving) 박막트랜지스터(202a 및 202b), 전하를 저장하는 캐패시터(Capacitor)(203) 및 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하는 유기 전계 발광 다이오드(204)로 구성된 단위 픽셀이 복수 개로 배열되어 있는 발광부(205)가 상기 소자 기판(201)의 중앙부에 위치하고, 상기 발광부(205)의 외각에 상기 발광부(205)내의 단위 픽셀들에게 전기적 신호 또는 전원을 공급하기 위해 스캔 드라이버(206), 데이터 드라이버(207), 제1 하부 전원 라인(208a) 및 제2 하부 전원 라인(209a)이 위치하게 된다.
그리고, 상기 제1 하부 전원 라인(208a) 및 제2 하부 전원 라인(209a)을 외부 장치와 연결하기 위한 패드(210)가 상기 제1 하부 전원 라인(208a) 및 제2 하부 전원 라인(209a)의 끝단에 연결된다.
이때, 상기 제1 하부 전원 라인(208a) 및 제2 하부 전원 라인(209a)은 공통 전원 버스 라인의 하부 라인 및 캐소드 버스 라인의 하부 라인일 수 있다.
이때, 상기 발광부(205) 내에는 스캔 드라이버(206)에서 주입되는 신호를 각 단위 픽셀에 전달하는 스캔 라인(211), 데이터 드라이버(207)에서 주입되는 신호를 각 단위 픽셀에 전달하는 데이터 라인(212) 및 제1 하부 전원 라인(208a)에서 공급되는 공통 전원을 각 단위 픽셀에 전달하는 공통 전원 라인(213)이 반복적으로 배열된다. 그리고, 상기 제2 하부 전원 라인(209a)은 상기 발광부(205) 전체를 덮고 있는 유기 전계 발광 다이오드(204)의 제2전극(214)과 직접 콘택(215)되어 있다.
도 2b를 참조하면, 유리 또는 플라스틱과 같은 봉지 기판(401)상의 소정 영역, 즉, 상기 소자 기판(201)의 발광부(205)와 대응하는 영역에 흡습재(403)가 위치하고, 상기 소자 기판(201)의 제1 하부 전원 라인(208a) 및 제2 하부 전원 라인(209a)에 대응하는 각각의 위치에 제1 상부 전원 라인(208b) 및 제2 상부 전원 라인(209b)이 형성되어 있다. 이때, 상기 제1 상부 전원 라인(208b) 및 제2 상부 전원 라인(209b)은 공통 전원 버스 라인의 상부 라인 및 캐소드 버스 라인의 상부 라인일 수 있다.
그리고, 도 2a 및 도 2b에서는 도시하지 않았지만, 상기 소자 기판(201)의 제1 하부 전원 라인(208a) 및 제2 하부 전원 라인(209a) 상에 콘택부재를 형성하고, 상기 소자 기판(201)의 제1 하부 전원 라인(208a) 및 제2 하부 전원 라인(209a)과 상기 봉지 기판(401)의 제1 하부 전원 라인(208b) 및 제2 하부 전원 라인(209b)이 각각 대응하도록 상기 소자 기판(201) 및 봉지 기판(401)을 정렬한 후, 봉지된다.
이때, 상기 콘택부재를 솔더볼, 전도성 페이스트 또는 ACF로 형성함으로서, 상기 제1 하부 전원 라인(208a) 및 제 상부 전원 라인(208b)이 전기적으로 콘택되고, 제2 하부 전원 라인(209a) 및 제2 상부 전원 라인(209b)이 전기적으로 콘택된다.
이때, 본 발명은 종래 기술(도 1a 및 도 1b를 참조)과는 달리 제1 전원 라인(208a, 208b) 및/또는 제2 전원 라인(209a, 209b)를 형성함으로서, 각각 하부 라인 및 상부 라인의 이중 구조로 형성하여 전압 강하 현상없이 발광부(205)의 면적을 넓힐 수 있게 된다. 이때, 본 발명에 의해 늘어나는 발광부(205)의 면적은 종래의 단층 구조에서의 본래의 면적과 본 발명의 이중 구조로 형성함으로서 발생하는 여유 면적의 합이 됨으로서 상기 여유 면적의 증가에 비례하게 된다.
이때, 도 2a 및 도 2b에서 제1 전원 라인(208a, 208b) 및/또는 제2 전원 라인(209a, 209b)을 각각 하나씩만 형성하였으나, 전압 강하 등을 방지하기 위해 두 이상 이상 형성할 수 도 있다.
이때, 도에서는 제1 전원 라인(208a, 208b)과 제2 전원 라인(209a, 209b)의 폭이 동시에 줄어든 것을 도시하였으나 상기 제1 전원 라인(208a, 208b) 또는 제2 전원 라인(209a, 209b) 중 어느 하나만 줄어들어도 무방하나 둘다 줄이는 것이 발광부(205)의 면적이 더 증가함으로 더 바람직하다.
도 3a 내지 도 3e는 본 발명의 일실시 예에 따른 유기 전계 발광 소자의 소자 기판을 형성하는 공정의 단면도들이다.
도 3a를 참조하면, 유리 또는 플라스틱과 같은 소자 기판(201)상에 상기 소자 기판(201)에서 발생하는 이온 또는 기체와 같은 불순물이 상부에 형성될 소자들에게 확산 또는/및 침투하는 것을 방지하기 위한 버퍼층(301)을 물리적 기상 증착법(Physical Vapor Deposition) 또는 화학적 기상 증착법(Chemical Vapor Deposition)을 이용하여 실리콘 산화막, 실리콘 질화막 및 이들의 복층 중 어느 하나를 이용하여 형성한다.
이어서, 상기 버퍼층(301)이 형성된 소자 기판(201)상에 비정질 실리콘층을 화학적 기상 증착법 또는 물리적 기상 증착법을 이용하여 소정의 두께로 형성하고, 상기 비정질 실리콘층 내에 함유된 수소와 같은 가스를 처리하기 위한 탈수소 처리를 진행한 후, 결정화 공정을 진행하여 다결정 실리콘층으로 결정화하고, 패터닝하여 반도체층(302)을 형성한다.
이때, 상기 결정화 공정은 RTA법(Rapid Thermal Annealing), SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 및 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.
이때, 상기 반도체층(302)은 상기 발광부(205)에 형성된 복 수개의 단위 픽셀 중 어느 하나의 픽셀에 형성되어지는 박막트랜지스터의 반도체층이고, 특히, 도 2a에서 도시된 도면 번호 202b의 박막트랜지스터의 반도체층을 나타내고 있다. 물론, 나머지 박막트랜지스터(202a) 역시 상기 소자 기판상에 동시에 형성되어지고 있으나 이를 도시하지 않을 뿐이다.
이어서, 상기 소자 기판 전면에 걸쳐 게이트 절연막(303)을 실리콘 산화막, 실리콘 질화막 및 이들의 복층 중 어느 하나를 이용하여 형성한다.
도 3b를 참조하면, 상기 소자 기판상에 게이트 전극 물질을 증착하고, 이를 패터닝하여 발광부 영역(A)에는 게이트 전극(304)을 형성한다. 또한, 도에는 도시하지 않았지만 상기 게이트 전극 물질을 패터닝함으로서 스캔 라인(211)을 동시에 형성할 수 있다.
이어서, 도에는 도시하지 않았지만, 상기 게이트 전극(304)을 마스크로 이용하여 상기 반도체층(302)에 불순물 주입 공정을 진행하여 소오스/드레인 영역을 형성하는 공정을 진행할 수 있다.
이어서, 상기 소자 기판 전면에 걸쳐 층간절연막(305)을 실리콘 산화막, 실리콘 질화막 및 이들의 복층 중 어느 하나를 이용하여 형성한다.
도 3c를 참조하면, 상기 층간절연막(305)을 포토레지스트 패턴을 이용하여 상기 반도체층(302)의 일부를 노출시키는 콘택홀을 형성한다.
이어서, 상기 소자 기판 전면에 걸쳐 소오스/드레인 전극 물질을 증착하고, 상기 소오스/드레인 전극 물질을 패터닝하여 발광부 영역(A)에는 상기 박막트랜지 스터(202b)의 소오스/드레인 전극(306), 공통 전원 라인(307) 및 데이터 라인(308)을 형성하고, 제1 전원 라인 영역(B)에는 제1 하부 전원 라인(208a)을 형성하고, 제2 전원 라인 영역(C)에는 제2 상부 전원 라인(209a)을 형성한다.
도 3d를 참조하면, 상기 소자 기판 전면에 걸쳐 평탄화층과 같은 절연막(309)을 형성한다. 이때, 상기 평탄화층을 형성하기 이전에 패시베이션층(도시 안함) 등을 더 형성할 수 도 있다.
이어서, 발광부 영역(A)의 평탄화층의 일부를 식각하여 소오스/드레인 전극(306)의 일부를 노출시키는 비아홀을 형성한 후, 제1전극(310)을 형성한다.
이어서, 상기 소자 기판 전면에 걸쳐 절연막을 형성하고, 상기 절연막을 패터닝하여 상기 제1전극(310)의 소정 영역을 노출시키는 화소 정의막(311)을 형성한다.
이때, 상기 화소 정의막(311)을 형성하는 식각 공정에서 상기 제2 전원 라인 영역(C)의 제2 하부 전원 라인(209a)과 제1 전원 라인 영역(B)의 제1 하부 전원 라인(208a)을 노출시키도록 비아홀을 형성하는 공정을 동시에 진행할 수 도 있다.
이어서, 상기 제1전극(310)상에 적어도 유기 발광층을 포함하는 유기막층(312)을 형성한다.
도 3e를 참조하면, 상기 제1 하부 전원 라인(208a)와 제2 하부 전원 라인(209a)을 노출시키는 비아홀(313)을 형성한다.
이어서, 상기 소자 기판 전면에 제2전극 물질을 형성하고, 패터닝하여 적어도 발광부 영역(A)의 유기막층(312)은 덮도록하고, 상기 제2 하부 전원 라인(209a) 과는 콘택하도록 하는 제2전극(314)을 형성한다.
도 4a 내지 도 4c는 본 발명의 일실시 예에 따른 유기 전계 발광 소자의 봉지 기판을 형성하는 공정의 단면도들이다.
도 4a를 참조하면, 유리 또는 플라스틱과 같은 봉지 기판(401)상에 도전성 물질(즉, 도 3c의 소오스/드레인 전극 물질과 같은 물질)을 증착하고, 이를 패터닝하여 제1 전원 라인 영역(B)에는 제1 상부 전원 라인(208b)을, 제2 전원 라인 영역(C)에는 제2 상부 전원 라인(209b)을 형성한다.
이때, 상기 제1 상부 전원 라인(208b) 및 제2 상부 전원 라인(209b)은 소자 기판(201)의 제1 하부 전원 라인(208a) 및 제2 하부 전원 라인(209a)와 대응하는 각각의 위치에 형성된다.
도 4b를 참조하면, 발광부 영역(A)에 상기 소자 기판(201)의 발광부(205)와 대응하는 영역에 홈(402)을 형성한다.
도 4c를 참조하면, 상기 발광부 영역(A)상에 형성된 홈(402)에 흡습재(403)를 형성하여 봉지 기판을 완성한다.
상기 도 3a 내지 도 3e를 참조하여 설명한 소자 기판과 도 4a 내지 도 4c를 참조하여 설명한 봉지 기판을 봉지하여 유기 전계 발광 표시 장치를 완성하는 공정의 단면도를 나타내는 도 5를 참조하면, 제1 전원 라인 영역(B)에 형성된 제1 하부 전원 라인(208a) 및 제1 상부 전원 라인(208b)과 제2 전원 라인 영역(C)에 형성된 제2 하부 전원 라인(209a) 및 제2 상부 전원 라인(209b)을 전기적으로 콘택시키기 위한 콘택부재(501)를 상기 소자 기판(201)에 봉지 기판(401)을 봉지하기 전에 형 성한다.
이때, 상기 콘택부재는 솔드볼, 전도성 페이스트 및 ACF(Anisotropic Conductive Film) 등과 같은 전기적 전도성이 있으면서 다른 소자와 접착할 수 있는 물질로 형성한다.
이어서, 상기 콘택부재(501)를 형성한 후, 상기 소자 기판(201) 및 봉지 기판(401)을 실런트(502)로 실링하여 봉지하여 유기 전계 발광 표시 장치를 완성한다.
따라서, 제1 전원 라인 및 제2 전원 라인(즉, 공통 전원 버스 라인 및 캐소드 버스 라인)을 각각 하부 라인 및 상부 라인의 이중 구조로 형성함으로서, 종래와 같이 단층으로 형성하는 경우와 비교하여 같은 정도의 전하을 통전할 수 있어 전압 강하와 같은 문제점없이 상기 공통 전원 버스 라인 및 캐소드 버스 라인을 형성하여 유기 전계 발광 표시 장치의 발광부의 면적을 증가시킬 수 있게 된다.
이때, 상기 발광부의 면적 증가는 상기 제1 전원 라인 및 제2 전원 라인의 각각의 하부 라인 및 상부 라인에서 각각의 폭과 관계가 있다. 즉, 상부 라인의 폭을 크게하여 형성하게 되면 하부 라인의 폭을 줄일 수 있게 되고, 하부 라인의 폭이 줄어듦에 따라 생기는 여유분의 면적에 상기 발광부를 형성할 수 있어 상기 발광부의 면적은 상기 하부 라인의 폭의 감소 및 상부 라인의 폭의 증가에 비례하여 늘어나기 때문이다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 유기 전계 발광 표시 장치 및 그 제조 방법은 하부 라인 및 상부 라인의 이중 구조로 공통 전원 버스 라인 또는/및 캐소드 버스 라인을 형성함으로서, 주변부의 배선이 차지하는 공간을 줄임으로서, 발광부의 발광 면적을 증대시킬 수 있는 효과가 있다.

Claims (23)

  1. 소자 기판;
    상기 소자 기판상에 형성된 제1전극, 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하는 발광부;
    상기 발광부에 제1레벨의 전압을 제공하기 위한 제1 하부 전원 라인이 형성된 주변부; 및
    상기 소자 기판상에 위치하고, 상기 제1 하부 전원 라인과 콘택부재로 콘택되어 대응되는 제1 상부 전원 라인이 형성된 봉지 기판
    을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 콘택부재로 콘택된 제1 하부 전원 라인 및 제1 상부 전원 라인은 공통 전원 버스 라인 또는 캐소드 버스 라인임을 특징으로 하는 유기 전계 발광 표시 장치.
  3. 제 1 항에 있어서,
    상기 소자 기판상에 상기 발광부에 제2레벨의 전압을 공급하기 위한 제2 하 부 전원 라인이 형성되어 있고, 상기 봉지 기판상에는 제2 상부 전원 라인이 형성되어 있음을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 콘택부재로 콘택된 제2 하부 전원 라인 및 제2 상부 전원 라인은 공통 전원 버스 라인 또는 캐소드 버스 라인임을 특징으로 하는 유기 전계 발광 표시 장치.
  5. 제 2 항 또는 제 4항에 있어서,
    상기 공통 전원 버스 라인는 공통 전원 라인에 연결되어 있어 발광부내의 단위 픽셀에 형성된 박막트랜지스터의 소오스/드레인 전극에 연결되어 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  6. 제 2 항 또는 제 4항에 있어서,
    상기 공통 전원 버스 라인은 2 또는 다수개가 형성되어 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  7. 제 2 항 또는 제 4항에 있어서,
    상기 캐소드 버스 라인은 제2전극과 연결되어 있어 발광부내의 단위 픽셀에 형성된 유기막층에 연결되어 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  8. 제 2 항 또는 제 4항에 있어서,
    상기 캐소드 버스 라인은 2 또는 다수개가 형성되어 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  9. 제 2 항 또는 제 4항에 있어서,
    상기 공통 전원 버스 라인 및 캐소드 버스 라인의 끝단에는 각각 패드가 연결되어 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  10. 제 1 항에 있어서,
    상기 발광부는 적어도 두 개의 박막트랜지스터와 하나의 캐패시터를 더 포함하고 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  11. 제 10 항에 있어서,
    상기 박막트랜지스터는 스위칭 박막트랜지스터 및 구동 박막트랜지스터임을 특징으로 하는 유기 전계 발광 표시 장치.
  12. 제 1 항에 있어서,
    상기 주변부는 스캔 드라이버 및 데이터 드라이버를 구비하고 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  13. 제 12 항에 있어서,
    상기 스캔 드라이버는 발광부내의 단위 픽셀에 형성된 박막트랜지스터의 소오스/드레인 전극에 연결되어 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  14. 제 12 항에 있어서,
    상기 데이터 드라이버는 발광부내의 단위 픽셀에 형성된 박막트랜지스터의 게이트 전극에 연결되어 있음을 특징으로 하는 유기 전계 발광 표시 장치.
  15. 제 1 항에 있어서,
    상기 소자 기판상의 상기 발광부를 보호하는 흡습재가 상기 봉지 기판에 형성되어 있음을 더 포함하는 유기 전계 발광 표시 장치.
  16. 제 1 항에 있어서,
    상기 콘택부재는 솔더볼, 전도성 페이스트 또는 ACF임을 특징으로 하는 유지 전계 발광 표시 장치.
  17. 소자 기판 및 봉지 기판을 준비하는 단계;
    상기 소자 기판상에 반도체층, 게이트 절연막, 게이트, 스캔 라인 및 층간절연막을 형성하는 단계;
    상기 층간절연막의 소정 영역을 식각하여 반도체층의 일부를 노출시키는 콘택홀을 형성하는 단계;
    상기 소자 기판 전면에 걸쳐 소오스/드레인 전극 물질을 형성하는 단계;
    상기 소오스/드레인 전극 물질을 패터닝하여 소오스/드레인 전극, 데이터 라인, 제1 하부 전원 라인 및 제2 하부 전원 라인을 형성하는 단계;
    상기 소자 기판 전면에 절연막을 형성하는 단계;
    상기 절연막상에 제1전극을 형성하는 단계;
    상기 소자 기판 전면에 화소 정의막 물질을 형성하고, 패터닝하여 화소 정의막을 형성하는 공정과 상기 제1 하부 전원 라인 및 제2 하부 전원 라인을 노출시키는 비아홀을 형성하는 단계;
    상기 소자 기판상에 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계;
    상기 봉지 기판상 흡습재를 형성하는 단계;
    상기 봉지 기판상에 상기 소자 기판상에 형성된 상기 제2 하부 전원 라인 및 제1 하부 전원 라인과 대응하는 각각의 위치에 상기 제2 상부 전원 라인 및 제1 상부 전원 라인을 형성하는 단계;
    상기 소자 기판의 비아홀에 콘택부재를 형성하는 단계;
    상기 소자 기판에 상기 제1 하부 전원 라인과 제1 상부 전원 라인 및 제2 하부 전원 라인과 제2 상부 전원 라인이 상기 콘택부재에 의해 콘택되도록 상기 봉지 기판으로 봉지하는 단계
    를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.
  18. 제 17 항에 있어서,
    상기 절연막을 형성하는 단계는 층간절연막을 형성하는 단계임을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.
  19. 제 17 항에 있어서,
    상기 절연막을 형성하는 단계는 평탄화층을 형성하는 단계임을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.
  20. 제 17 항에 있어서,
    상기 소자 기판의 비아홀에 콘택부재를 형성하는 단계는 상기 소자 기판의 비아홀에 솔더볼을 채우는 단계임을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.
  21. 제 17 항에 있어서,
    상기 소자 기판의 비아홀에 콘택부재를 형성하는 단계는 상기 소자 기판의 비아홀에 전도성 페이스트 또는 ACF를 채우는 단계임을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.
  22. 제 17 항에 있어서,
    상기 소자 기판에 상기 제1 하부 전원 라인과 제1 상부 전원 라인이 상기 콘택부재에 의해 콘택되는 단계는 공통 전원 버스 라인을 형성하는 단계임을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.
  23. 제 17 항에 있어서,
    상기 소자 기판에 상기 제2 하부 전원 라인과 제2 상부 전원 라인이 상기 콘택부재에 의해 콘택되는 단계는 캐소드 버스 라인을 형성하는 단계임을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.
KR1020040104509A 2004-12-10 2004-12-10 유기 전계 발광 표시 장치 및 그 제조 방법 KR100712110B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040104509A KR100712110B1 (ko) 2004-12-10 2004-12-10 유기 전계 발광 표시 장치 및 그 제조 방법
US11/083,214 US7208873B2 (en) 2004-12-10 2005-03-18 Organic electroluminescence display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040104509A KR100712110B1 (ko) 2004-12-10 2004-12-10 유기 전계 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060065394A KR20060065394A (ko) 2006-06-14
KR100712110B1 true KR100712110B1 (ko) 2007-04-27

Family

ID=36583012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040104509A KR100712110B1 (ko) 2004-12-10 2004-12-10 유기 전계 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7208873B2 (ko)
KR (1) KR100712110B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847932B2 (en) 2011-01-10 2014-09-30 Samsung Display Co., Ltd. Organic light emitting diode display

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI271120B (en) * 2005-12-20 2007-01-11 Au Optronics Corp Organic electroluminescent device
KR100914784B1 (ko) * 2006-05-17 2009-08-31 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
KR101254644B1 (ko) * 2006-06-30 2013-04-15 엘지디스플레이 주식회사 유기 전계발광 표시장치와 그의 제조 방법
KR100713227B1 (ko) * 2006-06-30 2007-05-02 삼성전자주식회사 디스플레이장치 및 그 제조방법
KR101291797B1 (ko) * 2006-12-07 2013-07-31 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
KR20080086615A (ko) * 2007-03-23 2008-09-26 엘지전자 주식회사 디스플레이 장치
KR100830981B1 (ko) * 2007-04-13 2008-05-20 삼성에스디아이 주식회사 유기 발광 표시 장치
JP4844598B2 (ja) 2008-07-14 2011-12-28 ソニー株式会社 走査駆動回路
US8796700B2 (en) * 2008-11-17 2014-08-05 Global Oled Technology Llc Emissive device with chiplets
KR101097349B1 (ko) 2010-03-11 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101699911B1 (ko) * 2010-04-05 2017-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20120138168A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
TWI457070B (zh) 2011-12-23 2014-10-11 Au Optronics Corp 顯示裝置及其組裝方法
CN104040613B (zh) * 2012-02-01 2016-10-05 株式会社日本有机雷特显示器 El显示装置以及使用于该el显示装置的布线基板
DE102013113919A1 (de) * 2012-12-21 2014-06-26 Lg Display Co., Ltd. Anzeigevorrichtung
KR102203282B1 (ko) * 2012-12-21 2021-01-14 엘지디스플레이 주식회사 표시장치
KR102058201B1 (ko) * 2013-05-24 2019-12-23 삼성디스플레이 주식회사 유기전계발광 표시장치
EP3671883A1 (en) 2014-06-25 2020-06-24 LG Display Co., Ltd. Organic light emitting display apparatus
KR102005972B1 (ko) * 2017-01-18 2019-08-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102555412B1 (ko) * 2018-12-14 2023-07-13 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000921A (ko) * 2000-06-21 2002-01-09 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
KR20030077461A (ko) * 2002-03-26 2003-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 액정 표시장치 및 그들의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544436B1 (ko) * 2002-11-26 2006-01-23 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000921A (ko) * 2000-06-21 2002-01-09 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
KR20030077461A (ko) * 2002-03-26 2003-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 액정 표시장치 및 그들의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847932B2 (en) 2011-01-10 2014-09-30 Samsung Display Co., Ltd. Organic light emitting diode display

Also Published As

Publication number Publication date
US20060125407A1 (en) 2006-06-15
KR20060065394A (ko) 2006-06-14
US7208873B2 (en) 2007-04-24

Similar Documents

Publication Publication Date Title
KR100700650B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
US7208873B2 (en) Organic electroluminescence display device and method for fabricating the same
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
KR102226236B1 (ko) 유기 발광 표시 장치
JP4989415B2 (ja) 有機電界発光表示装置
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
KR102328678B1 (ko) 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR101677264B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20160246142A1 (en) Display device
KR20170117291A (ko) 표시 장치 및 표시 장치의 제조 방법
KR100656497B1 (ko) 유기전계발광표시장치 및 그의 제조방법
US8004176B2 (en) Organic light emitting display having reduced manufacturing shorts and method of fabricating the same
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US10840318B2 (en) Thin film transistor and method of manufacturing the same, and organic light-emitting display device including the same
KR20140146426A (ko) 표시 장치 및 표시 장치의 제조 방법
US7170225B2 (en) Flat panel display for displaying screens at both sides
KR20140044103A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102605250B1 (ko) 반도체 장치 및 그 제조 방법
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102660829B1 (ko) 표시 장치 및 그 제조 방법
US11158710B2 (en) Display device
JP7152448B2 (ja) ディスプレイ装置
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
KR100579196B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 13