KR102226236B1 - 유기 발광 표시 장치 - Google Patents
유기 발광 표시 장치 Download PDFInfo
- Publication number
- KR102226236B1 KR102226236B1 KR1020140137538A KR20140137538A KR102226236B1 KR 102226236 B1 KR102226236 B1 KR 102226236B1 KR 1020140137538 A KR1020140137538 A KR 1020140137538A KR 20140137538 A KR20140137538 A KR 20140137538A KR 102226236 B1 KR102226236 B1 KR 102226236B1
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- driving
- electrode
- transistor
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 58
- 238000003860 storage Methods 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 204
- 239000012535 impurity Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 고해상도를 구현할 수 있는 유기 발광 표시 장치에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치는 기판 상에 위치하는 스위칭 소자, 구동 소자 및 발광 소자를 구비한다. 특히, 본 발명에 따른 유기 발광 표시 장치는 스위칭 소자의 제1 액티브층과, 구동 소자의 제2 액티브층이 서로 다른 평면에 위치한다. 이에 따라, 본 발명에서는 스위칭 소자 및 구동 소자를 상하로 중첩시킬 수 있어 고해상도를 구현할 수 있다.
Description
본 발명은 유기 발광 표시 장치에 관한 것으로, 특히 고해상도를 구현할 수 있는 유기 발광 표시 장치에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치 등이 각광받고 있다.
유기 발광 표시 장치는 다수의 서브 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 여기서, 각 서브 화소는 발광 소자와, 그 발광 소자를 독립적으로 구동하는 다수의 트랜지스터로 이루어진 화소 구동부를 구비한다.
이러한 화소 구동부에 포함되는 다수의 트랜지스터는 기판 상의 서로 다른 영역에 서로 이격되도록 배치하므로, 화소 영역의 개구율이 감소하는 문제점이 있다. 특히, 유기 발광 표시 장치의 해상도가 증가함에 따라, 각 화소 영역에서 다수의 트랜지스터에 할당되는 면적이 급격히 줄어들게 되어 트랜지스터의 설계 자유도가 감소하는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 고해상도를 구현할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치는 기판 상에 위치하는 스위칭 소자, 구동 소자 및 발광 소자를 구비한다. 특히, 본 발명에 따른 유기 발광 표시 장치는 스위칭 소자의 제1 액티브층과, 구동 소자의 제2 액티브층이 서로 다른 평면에 위치한다. 이에 따라, 본 발명에서는 스위칭 소자 및 구동 소자를 상하로 중첩시킬 수 있어 고해상도를 구현할 수 있다.
본 발명에서는 스위칭 트랜지스터 및 센싱 트랜지스터 중 적어도 어느 하나의 스위칭 소자의 제1 액티브층과, 구동 트랜지스터인 구동 소자의 제2 액티브층이 서로 다른 평면 상에 위치한다. 이에 따라, 본 발명에서는 스위칭 소자의 제1 액티브층과, 구동 소자의 제2 액티브층이 상하로 중첩되므로, 스위칭 소자 및 구동 소자를 상하로 중첩시킬 있어 고해상도 구현이 가능하며 설계 자유도가 증가하게 된다.
도 1은 본 발명에 따른 유기 발광 표시 장치의 각 서브 화소를 나타내는 회로도이다.
도 2a 및 도 2b는 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 단면도이다.
도 3a 및 도 3b는 도 2a 및 도 2b에 도시된 스위칭 및 구동 트랜지스터의 다른 실시 예를 설명하기 위한 단면도들이다.
도 4는 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 평면도이다.
도 5a 내지 도 5m 은 도 2a 및 도 2b에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 2a 및 도 2b는 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 단면도이다.
도 3a 및 도 3b는 도 2a 및 도 2b에 도시된 스위칭 및 구동 트랜지스터의 다른 실시 예를 설명하기 위한 단면도들이다.
도 4는 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 평면도이다.
도 5a 내지 도 5m 은 도 2a 및 도 2b에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.
도 1은 본 발명에 따른 유기 발광 표시 장치의 각 서브 화소를 나타내는 회로도이다.
도 1에 도시된 유기 발광 표시 장치의 각 서브 화소는 유기 발광 다이오드(OLED)와, 스위칭 트랜지스터(Tr_Sw)와, 센싱 트랜지스터(Tr_Se)와, 구동 트랜지스터(Tr_D) 및 스토리지 커패시터(Cst)를 포함한다.
스위칭 트랜지스터(Tr_Sw)는 스캔 라인(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 전압을 제1 노드(n1), 즉 스토리지 커패시터(Cst) 및 구동 트랜지스터(Tr_D)의 게이트 전극에 공급한다. 이를 위해, 스위칭 트랜지스터(Tr_Sw)는 도 2a에 도시된 바와 같이 스캔 라인(SL)과 접속된 제1 게이트 전극(156)과, 데이터 라인(DL)과 접속된 제1 소스 전극(158)과, 제1 소스 전극(158)과 마주하며 구동 박막 트랜지스터(Tr_D)의 제2 게이트 전극(106)과 접속된 제1 드레인 전극(160)과, 제1 소스 전극(158) 및 제1 드레인 전극(160) 사이에 채널부를 형성하는 스위칭 액티브층(154)을 구비한다.
여기서, 스위칭 액티브층(154)은 제1 게이트 전극(156)보다 아래에 배치되도록 제1 게이트 절연막(172) 상에 형성된다. 이러한 스위칭 액티브층(154)은 제1 채널 영역(154C)과, 그 제1 채널 영역(154C)을 사이에 두고 마주보는 제1 소스 영역(154S) 및 제1 드레인 영역(154D)을 구비한다. 제1 채널 영역(154C)은 제2 게이트 절연막(182)을 사이에 두고 제1 게이트 전극(156)과 중첩된다. 제1 소스 영역(154S)은 n형 또는 p형 불순물이 주입되며, 제1 소스 컨택홀(164S)을 통해 측면이 노출되어 제1 소스 전극(158)과 접속된다. 여기서, 제1 소스 컨택홀(164S)은 층간 절연막(176) 및 제2 게이트 절연막(182) 및 제1 소스 영역(154S)을 관통하도록 형성되어 제1 소스 영역(154S)의 측면을 노출시킨다. 제1 드레인 영역(154D)은 n형 또는 p형 불순물이 주입되며, 제1 드레인 컨택홀(164D)을 통해 측면이 노출되어 제1 드레인 전극(160)과 접속된다. 여기서, 제1 드레인 컨택홀(164D)은 제2 버퍼층(184), 제1 및 제2 게이트 절연막(172,182), 제1 드레인 영역(154D) 및 층간 절연막(176)을 관통하도록 형성되어 제1 드레인 영역(154D)의 측면 및 구동 트랜지스터(Tr_D)의 제2 게이트 전극(106)을 노출시킨다.
구동 트랜지스터(Tr_D)는 스토리지 커패시터(Cst)에 저장된 데이터 전압에 응답하여 전원 라인(PL)으로부터 발광 소자(OLED)로 공급되는 전류를 제어함으로써 발광 소자(OLED)의 발광량을 조절하게 된다. 이를 위해, 구동 트랜지스터(Tr_D)는 도 2a 및 도 2b에 도시된 바와 같이 스위칭 트랜지스터(Tr_Sw)의 제1 드레인 전극(160)과 접속된 제2 게이트 전극(106), 전원 라인(PL)에 접속된 제2 소스 전극(108), 제2 소스 전극(108)과 마주하며 애노드 전극(192)과 접속된 제2 드레인 전극(110), 제2 소스 전극(108) 및 제2 드레인 전극(110) 사이에 채널부를 형성하는 구동 액티브층(114)을 구비한다.
제2 게이트 전극(106)은 제1 드레인 컨택홀(164D)을 통해 노출되어 스위칭 트랜지스터(Tr_Sw)의 제1 드레인 전극(160)과 접속된다. 또한, 스토리지 상부 전극 역할을 겸하는 제2 게이트 전극(106)은 제1 버퍼막(174)을 사이에 두고 기판(101) 상에 형성된 스토리지 하부 전극(142)과 중첩되도록 형성되어 스토리지 커패시터(Cst)를 형성하다.
제2 소스 전극(108)은 전원 라인(PL)과 접속되며 구동 액티브층(114)의 제2 소스 영역(114S)의 측면을 노출시키는 제2 소스 컨택홀(124S)을 통해 제2 소스 영역(114S)의 측면과 접속된다. 여기서, 제2 소스 컨택홀(124S)은 제2 소스 영역(114S), 제1 및 제2 게이트 절연막(172,182), 층간 절연막(176)을 관통하여 제2 소스 영역(114S)의 측면을 노출시킨다.
제2 드레인 전극(110)은 보호막(118) 및 평탄화층(146)을 관통하는 화소 컨택홀(120)을 통해 노출되어 애노드 전극(132)과 접속된다. 또한, 제2 드레인 전극(110)은 제2 드레인 영역(114D)의 측면을 노출시키는 제2 드레인 컨택홀(124D)을 통해 구동 액티브층(114)의 제2 드레인 영역(114D)의 측면과 접속된다. 또한, 제2 드레인 전극(110)은 센싱 트랜지스터(Tr_Se)의 제3 드레인 영역(134D)의 측면을 노출시키는 제2 드레인 컨택홀(124D)을 통해 제3 드레인 영역(134D)의 측면과 접속된다. 여기서, 제2 드레인 컨택홀(124D)은 스토리지 하부 전극(142), 제1 및 제2 버퍼층(174,184), 구동 트랜지스터의 제2 드레인 영역(114D), 제1 게이트 절연막(172), 센싱 트랜지스터의 제3 드레인 영역(134D), 제2 게이트 절연막(182) 및 층간 절연막(176)을 관통하여 스토리지 하부 전극(142)과, 제2 및 제3 드레인 영역(114D,134D) 각각의 측면을 노출시킨다.
구동 액티브층(114)은 제2 게이트 전극(106)보다 위에 배치되도록 제2 버퍼층(184) 상에 형성된다. 이러한 구동 액티브층(114)은 제2 채널 영역(114C)과, 그 제2 채널 영역(114C)을 사이에 두고 마주보는 제2 소스 영역(114S) 및 제2 드레인 영역(114D)을 구비한다. 제2 채널 영역(114C)은 제2 버퍼층(184) 상에 형성되며 제2 버퍼층(184)을 사이에 두고 제2 게이트 전극(106)과 중첩된다. 제2 소스 영역(114S)은 n형 또는 p형 불순물이 주입되며, 제2 소스 컨택홀(124S)을 통해 노출되어 전원 라인(PL)과 접속된다. 제2 드레인 영역(114D)은 n형 또는 p형 불순물이 주입되며, 제2 드레인 컨택홀(124D)을 통해 노출되어 제2 드레인 전극(110)과 접속된다.
센싱 트랜지스터(Tr_Se)는 센싱 라인(SEL)에 센싱 펄스가 공급되면 턴-온되어 기준 전압 라인(RL)을 통해 공급된 기준 전압(Vref)으로 제2 노드(n2)를 초기화한다.
이를 위해, 센싱 트랜지스터(Tr_Se)는 도 2b에 도시된 바와 같이 센싱 라인(SEL)에 접속된 제3 게이트 전극(136), 기준 전압 라인(RL)에 접속된 제3 소스 전극(138), 제3 소스 전극(138)과 마주하는 제2 드레인 전극(110), 제3 소스 전극(138) 및 제2 드레인 전극(138,110) 사이에 채널부를 형성하는 센싱 액티브층(134)을 구비한다.
제3 소스 전극(138)은 기준 전압 라인(RL)에 접속되며 센싱 액티브층(134)의 제3 소스 영역(134S)의 측면을 노출시키는 제3 소스 컨택홀(132S)을 통해 제3 소스 영역(134S)의 측면과 접속된다. 여기서, 제3 소스 컨택홀(132S)은 제1 소스 컨택홀(164S)과 마찬가지로 층간 절연막(176), 제2 게이트 절연막(182), 제3 소스 영역(134S)을 관통하여 제3 소스 영역(134S)의 측면을 노출시킨다.
센싱 액티브층(134)은 제3 게이트 전극(136)보다 아래에 배치되도록 제1 게이트 절연막(172) 상에 형성된다. 이러한 센싱 액티브층(134)은 제3 게이트 전극(136)과 중첩되는 제3 채널 영역(134C)과, 그 제3 채널 영역(134C)을 사이에 두고 서로 마주보는 제3 드레인 영역(134D)과 제3 소스 영역(134S)을 구비한다.
제3 채널 영역(134C)은 제2 게이트 절연막(182)을 사이에 두고 제3 게이트 전극(136)과 중첩된다. 제3 소스 영역(134S)은 n형 또는 p형 불순물이 주입되며 제3 소스 컨택홀(132S)을 통해 노출되어 기준 전압 라인(RL)과 접속된다. 제3 드레인 영역(134D)은 n형 또는 p형 불순물이 주입되며 제2 드레인 컨택홀(124D)을 통해 노출되어 구동 트랜지스터(Tr_D)의 제2 드레인 전극(110)과 접속된다.
한편, 도 2a 및 도 2b에서는 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)의 게이트 전극(156,136) 각각이 액티브층(154,134)의 상부에 위치하는 탑게이트 구조로 형성되고, 구동 트랜지스터(Tr_D)의 게이트 전극(106)이 액티브층(114)의 하부에 위치하는 버텀 게이트 구조로 형성되는 것을 예로 들어 설명하였지만, 이외에도 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)는 버텀 게이트 구조로 형성되고 구동 트랜지스터(Tr_D)는 탑 게이트 구조로 형성되거나, 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)와 구동 트랜지스터(Tr_D)는 버텀 게이트 구조로 형성되거나, 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)와 구동 트랜지스터(Tr_D)는 도 3a 또는 도 3b에 도시된 바와 같이 탑 게이트 구조로 형성될 수도 있다.
구체적으로, 도 3a에 도시된 센싱 트랜지스터(Tr_Se) 및 스위칭 트랜지스터(Tr_Sw)의 게이트 전극(156)은 구동 트랜지스터(Tr_D)의 게이트 전극(106)과 다른 평면, 즉 구동 트랜지스터(Tr_D)의 게이트 전극(106)보다 하부에 위치한다. 예를 들어, 스위칭 트랜지스터(Tr_Sw)의 제1 게이트 전극(156)은 제1 게이트 절연막(172) 상에 형성되고, 구동 트랜지스터(Tr_D)의 제2 게이트 전극(106)은 제1 게이트 절연막(172)보다 상부에 위치하는 제2 게이트 절연막(182) 상에 형성된다.
그리고, 도 3b에 도시된 센싱 트랜지스터(Tr_Se) 및 스위칭 트랜지스터(Tr_Sw)의 게이트 전극(156)은 구동 트랜지스터(Tr_D)의 게이트 전극(106)과 다른 평면, 즉 구동 트랜지스터(Tr_D)의 게이트 전극(106)보다 상부에 위치할 수도 있다. 예를 들어, 구동 트랜지스터(Tr_D)의 제2 게이트 전극(106)은 제1 게이트 절연막(172) 상에 형성되고, 스위칭 트랜지스터(Tr_Sw)의 제1 게이트 전극(156)은 제1 게이트 절연막(172)보다 상부에 위치하는 제2 게이트 절연막(182) 상에 형성된다.
여기서, 도 3a 및 도 3b에서는 스토리지 상부 전극(144)을 별도로 구비하므로, 스위칭 트랜지스터(Tr_Sw)의 드레인 전극(160)은 제1 드레인 컨택홀(164D)을 통해 스토리지 상부 전극(144)과 접속되고, 게이트 컨택홀(124G)을 통해 구동 트랜지스터(Tr_D)의 제2 게이트 전극(106)과 접속된다.
발광 소자(OLED)는 애노드 전극(192)과 캐소드 전극(196) 사이에 전압을 인가하면, 애노드 전극(192)으로부터 정공이 캐소드 전극(196)으로부터 전자가 주입되어 발광층에서 재결합하여 이로 인한 엑시톤(exciton)이 생성되며, 이 엑시톤이 기저상태로 떨어지면서 빛이 방출된다. 이를 위해, 발광 소자(OLED)는 구동 트랜지스터(Tr_D)의 제2 드레인 전극(110)과 접속된 애노드 전극(192)과, 애노드 전극(192) 상에 형성되는 유기 공통층(194)과, 유기 공통층(194) 위에 형성된 캐소드 전극(196)을 구비한다.
애노드 전극(192)은 투명 전극으로 형성되며, 캐소드 전극(196)은 반사 전극으로 형성된다. 이 경우, 유기 발광 표시 장치는 기판(101) 쪽으로 빛이 방출되는 배면 발광을 하게 된다. 이외에도 애노드 전극(192) 및 캐소드 전극(196)의 재질에 따라 유기 발광 표시 장치는 캐소드 전극(196) 쪽으로 빛이 방출되는 전면 발광 또는 전면 및 배면으로 발광하는 양면 발광할 수도 있다. 따라서, 애노드 전극(192) 및 캐소드 전극(196)의 재질을 상기와 같이 한정하지 않는다.
유기 공통층(194)은 뱅크 절연막(190)에 의해 마련된 뱅크홀에 의해 노출된 애노드 전극(192) 상에 적층된 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 구성된다. 여기서, 뱅크 절연막(190)은 유기 공통층(194) 형성시 이용되는 새도우 마스크에 의해 뱅크 절연막(190)이 손상되는 것을 방지하기 위한 스페이서(198)와 일체화되게 형성되어 동일 공정에서 동시에 형성된다. 이에 따라, 하나의 마스크로 스페이서(198)와 뱅크 절연막(190)을 동시에 형성하므로 그에 따른 마스크 수를 줄일 수 있으며, 공정시간 및 비용을 줄일 수 있다.
스토리지 커패시터(Cst)는 도 1에 도시된 바와 같이 제1 노드(n1)에 접속된 스토리지 상부 전극과, 제2 노드(N2)에 접속된 스토리지 하부 전극을 구비하여 제1 및 제2 노드(n1,n2) 간의 차전압을 저장한다. 이러한 스토리지 커패시터(Cst)에 충전된 전압에 의해 스위칭 트랜지스터(Tr_Sw)가 턴-오프되더라도 구동 트랜지스터(Tr_D)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(OLED)의 발광을 유지하게 한다.
이를 위해, 스토리지 커패시터(Cst)는 기판(101) 상에 형성된 스토리지 하부 전극(142)과, 도 2a 및 도 2b에 도시된 구동 트랜지스터의 제2 게이트 전극(106) 또는 도 3a 및 도 3b에 도시된 스토리지 상부 전극(144)이 제1 버퍼층(174)을 사이에 두고 중첩됨으로써 형성된다. 스토리지 하부 전극(142)은 제2 드레인 컨택홀(124D)을 통해 노출되어 구동 트랜지스터의 제2 드레인 전극(110)과 접속된다.
이러한 스토리지 하부 전극(142)은 스위칭 액티브층(154), 센싱 액티브층(134) 및 구동 액티브층(114)과 중첩되게 형성된다. 또한, 도 2a 및 도 2b에 도시된 구동 트랜지스터의 제2 게이트 전극(106) 또는 도 3a 및 도 3b에 도시된 스토리지 상부 전극(144)은 스위칭 액티브층(154), 센싱 액티브층(134) 및 구동 액티브층(114) 각각의 채널 영역(154C,134C,114C)과 중첩되게 형성된다. 이에 따라, 도 2a 및 도 2b에 도시된 구동 트랜지스터의 제2 게이트 전극(106) 또는 도 3a 및 도 3b에 도시된 스토리지 상부 전극(144)과 스토리지 하부 전극(142)에 의해 스위칭 액티브층(154), 센싱 액티브층(134) 및 구동 액티브층(114)으로 광이 입사되는 것을 방지할 수 있어 광누설 전류가 증가하는 것을 방지할 수 있다.
이와 같이, 본 발명에서는 스위칭 트랜지스터(Tr_Sw)의 스위칭 액티브층(154) 및 센싱 트랜지스터(Tr_Se)의 센싱 액티브층(134) 중 적어도 어느 하나의 제1 액티브층과, 구동 트랜지스터(Tr_D)의 구동 액티브층(114)인 제2 액티브층이 서로 다른 평면 상에 위치한다. 예를 들어, 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)의 제1 액티브층(154,134)은 도 2a 및 도 2bdp 도시된 바와 같이 제1 게이트 절연막(172) 상에 형성되는 반면에 구동 트랜지스터(Tr_D)의 제2 액티브층(114)은 제1 게이트 절연막(172) 하부의 제2 버퍼층(184) 상에 형성된다. 이 경우, 본 발명에서는 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se) 중 적어도 어느 하나의 제1 액티브층(154,134)과, 구동 트랜지스터(Tr_D)의 제2 액티브층(114)이 상하로 중첩되므로, 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se) 중 적어도 어느 하나와, 구동 트랜지스터(Tr_D)를 상하로 중첩시킬 수 있다. 이에 따라, 본 발명에서는 화소 영역에서 스위칭 트랜지스터(Tr_Sw), 센싱 트랜지스터(Tr_Se) 및 구동 트랜지스터(Tr_D)가 차지하는 면적을 줄일 수 있어 고해상도 구현이 가능하며 설계 자유도가 증가하게 된다.
도 4는 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
본 발명의 제2 실시 예에 따른 유기 발광 표시 장치는 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치와 대비하여 스위칭 트랜지스터 및 센싱 트랜지스터와, 구동 트랜지스터의 채널 형태가 다른 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 4에 도시된 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)는 스위칭 소자로 이용되므로 낮은 오프 전류(Ioff)가 요구된다. 이에 따라, 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)는 2개 이상의 채널영역(154C,134C)을 가지는 멀티 채널 구조로 형성된다.
구동 트랜지스터(Tr_D)는 발광 소자에 전류를 공급하므로 높은 온 전류(Ion) 및 핫 캐리어 효과에 의한 열화를 방지하고 신뢰성을 향상시키는 것이 요구되므로, 구동 트랜지스터(Tr_D)는 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)보다 채널 영역이 긴 롱 채널 구조로 형성된다. 즉, 구동 트랜지스터(Tr_D)의 채널 영역이 길어지면, 스위칭 트랜지스터(Tr_Sw) 및 센싱 트랜지스터(Tr_Se)보다 더 많은 전류가 흐를 수 있어 높은 온 전류를 유지할 수 있다. 또한, 구동 트랜지스터(Tr_D)의 채널 영역이 길이(CL)가 길어지면, 구동 액티브층(114)의 레이저 결정화시 특성 편차가 발생하더라도 채널 면적이 넓어져 특성 편차가 균일(평준화)해지므로, 핫 캐리어 효과에 의한 열화를 방지하고 신뢰성을 향상시킬 수 있다.
한편, 도 4에서는 스위칭 트랜지스터 및 센싱 트랜지스터 중 적어도 어느 하나의 스위칭 소자와, 구동 트랜지스터(Tr_D)인 구동 소자의 채널 영역의 형태가 다른 것을 예로 들어 설명하였지만, 이를 한정하는 것은 아니다. 즉, 스위칭 소자(Tr_Sw,Tr_Se)와 구동 트랜지스터(Tr_D)의 액티브층(154,134,114)의 재질, 또는 액티브층(154,134,114)에 주입되는 불순물 또는 액티브층(154,134,114)의 결정화방법을 다르게 형성할 수도 있다.
구체적으로, 스위칭 소자(Tr_Sw,Tr_Se) 및 구동 트랜지스터(Tr_D) 중 어느 하나의 액티브층(154,134,114)의 재질을 저온 폴리 실리콘(low temperature polysilicon; LTPS)으로 형성하고, 나머지 하나의 액티브층(154,134,114)의 재질을 산화물 반도체로 형성할 수도 있다. 예를 들어, 저온 폴리실리콘보다 오프 전류 특성이 좋은 산화물 반도체를 스위칭 소자(Tr_Sw,Tr_Se)의 액티브층(154,134)에 적용하고, LTPS를 구동 트랜지스터(Tr_D)의 액티브층(114)에 적용할 수도 있다.
또한, 스위칭 소자(Tr_Sw,Tr_Se) 및 구동 트랜지스터(Tr_D) 중 어느 하나는 액티브층에 n형 불순물이 주입된 NMOS형 트랜지스터로 형성하고, 나머지 하나는 액티브층에 p형 불순물이 주입된 PMOS형 트랜지스터로 형성한다. 예를 들어, NMOS형 트랜지스터보다 킹크 전류가 적어 구동 전류 저하(drop)현상을 최소화할 수 있는 PMOS형 트랜지스터는 구동 트랜지스터(Tr_D)에 적용하고, NMOS형 트랜지스터는 스위칭 소자(Tr_Sw,Tr_Se)에 적용한다.
또한, 스위칭 소자(Tr_Sw,Tr_Se) 및 구동 트랜지스터(Tr_D)의 액티브층(154,134,114)은 서로 다른 결정화 방법으로 결정화된다. 즉, 스위칭 소자(Tr_Sw,Tr_Se) 및 구동 트랜지스터(Tr_D)의 액티브층(154,134,114)은 고상결정화(solid phase crystallization: SPC)법, 엑시머 레이저 결정화(excimer laser crystallization: ELC/excimer laser anneal: ELA)법, 연속측면 고상화(sequential lateral solidification: SLS)법, 금속 유도 결정화(metal induced crystallization: MIC)법 및 금속 유도 측면 결정화(metal induced lateral crystallization: MILC)법 중 어느 하나로 결정화된다. 예를 들어, 스위칭 소자(Tr_Sw,Tr_Se) 및 구동 트랜지스터(Tr_D)의 액티브층(154,134,114) 중 어느 하나의 액티브층은 엑시머 레이저 결정화(excimer laser crystallization: ELC/excimer laser anneal: ELA)법으로 결정하되고, 나머지 하나의 액티브층은 열처리 공정만으로 결정화되어 공정이 단순화되는 금속 유도 결정화(metal induced crystallization: MIC)법으로 결정화된다.
도 5a 내지 도 5m은 도 2a 및 도 2b에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 5a를 참조하면, 기판(101) 상에 제1 마스크 공정으로 스토리지 하부 전극(142)이 형성된다.
구체적으로, 플라스틱, 유리 또는 다수의 버퍼층으로 형성된 기판(101) 상에 저저항 금속층이 전면 적층된 후, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 저저항 금속층이 패터닝됨으로써 스토리지 하부 전극(142)이 형성된다.
도 5b를 참조하면, 스토리지 하부 전극(142)이 형성된 기판(101) 상에 제1 버퍼층(174), 스토리지 상부 전극의 역할을 겸하는 구동 트랜지스터의 제2 게이트 전극(106)이 순차적으로 형성된다.
구체적으로, 스토리지 하부 전극(142)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 제1 버퍼층(174)이 형성된다. 그런 다음, 제1 버퍼층(174) 상에 게이트 금속층이 적층된 후, 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 스토리지 상부 전극의 역할을 겸하는 구동 트랜지스터의 제2 게이트 전극(106)이 형성된다. 이와 같이, 구동 트랜지스터의 제2 게이트 전극(106)이 스토리지 상부 전극의 역할을 겸하므로, 마스크 공정수를 최소화할 수 있으며 비용이 절감된다.
도 5c를 참조하면, 구동 트랜지스터의 제2 게이트 전극(106)이 형성된 기판(101) 상에 제2 버퍼층(184) 및 구동 트랜지스터의 구동 액티브층(114)이 순차적으로 형성된다.
구체적으로, 구동 트랜지스터의 제2 게이트 전극(106)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 제2 버퍼층(184)이 형성된다. 그런 다음, 제2 버퍼층(184) 상에 형성된 아몰퍼스 실리콘 박막을 증착한 다음 결정함으로써 폴리실리콘 박막으로 형성된다. 그리고 폴리 실리콘 박막을 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 폴리 실리콘 박막이 패터닝됨으로써 구동 액티브층(114)이 형성된다.
도 5d를 참조하면, 구동 액티브층(114)에 불순물이 주입됨으로써 구동 액티브층의 제2 채널 영역(114C), 소스 영역(114S) 및 드레인 영역(114D)이 형성된다.
구체적으로, 구동 액티브층(114)이 형성된 기판(101) 상에 포토레지스트를 전면 도포한 후, 그 포토레지스트를 제4 마스크를 이용한 포토리소그래피 공정으로 패터닝함으로써 제2 버퍼층(184) 상에 포토레지스트 패턴이 형성된다. 그 포토레지스트 패턴을 마스크로 이용하여 구동 액티브층(114)에 n형 또는 p형 불순물을 주입함으로써 구동 액티브층의 제2 채널 영역(114C), 소스 영역(114S) 및 드레인 영역(114D)이 형성된다.
도 5e를 참조하면, 구동 액티브층의 제2 채널 영역(114C), 소스 영역(114S) 및 드레인 영역(114D)이 형성된 기판(101) 상에 제1 게이트 절연막(172)과, 센싱 트랜지스터(Tr_Se)의 센싱 액티브층(134) 및 스위칭 트랜지스터(Tr_Sw)의 스위칭 액티브층(154)이 순차적으로 형성된다.
구체적으로, 구동 액티브층의 제2 채널 영역(114C), 소스 영역(114S) 및 드레인 영역(114D)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 제1 게이트 절연막(172)이 형성된다. 그런 다음, 제1 게이트 절연막(172) 상에 형성된 아몰퍼스 실리콘 박막을 증착한 다음 결정함으로써 폴리실리콘 박막으로 형성된다. 그리고 폴리 실리콘 박막을 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 폴리 실리콘 박막이 패터닝됨으로써 센싱 트랜지스터(Tr_Se)의 센싱 액티브층(134) 및 스위칭 트랜지스터(Tr_Sw)의 스위칭 액티브층(154)이 형성된다.
도 5f를 참조하면, 센싱 액티브층(134) 및 스위칭 액티브층(154)이 형성된 기판(101) 상에 제2 게이트 절연막(182)과; 스위칭 트랜지스터(Tr_Sw)의 제1 게이트 전극(156) 및 센싱 트랜지스터(Tr_Se)의 제3 게이트 전극(136)이 순차적으로 형성된다.
구체적으로, 센싱 액티브층(134) 및 스위칭 액티브층(154)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 제2 게이트 절연막(182)이 형성된다. 그런 다음, 제2 게이트 절연막(182) 상에 게이트 금속층이 적층된 후, 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 스위칭 트랜지스터(Tr_Sw)의 제1 게이트 전극(156) 및 센싱 트랜지스터(Tr_Se)의 제3 게이트 전극(136)이 형성된다.
도 5g를 참조하면, 스위칭 트랜지스터(Tr_Sw)의 제1 게이트 전극(156) 및 센싱 트랜지스터(Tr_Se)의 제3 게이트 전극(136)이 형성된 기판(101) 상에 스위칭 액티브층(154) 및 센싱 액티브층(134) 각각의 채널 영역(154C,134C), 소스 영역(154S,134S) 및 드레인 영역(154D,134D)이 형성된다.
구체적으로, 스위칭 트랜지스터(Tr_Sw)의 제1 게이트 전극(156) 및 센싱 트랜지스터(Tr_Se)의 제3 게이트 전극(136)이 형성된 기판(101) 상에 포토레지스트를 전면 도포한 후, 그 포토레지스트를 제7 마스크를 이용한 포토리소그래피 공정으로 패터닝함으로써 제2 게이트 절연막(182) 상에 포토레지스트 패턴이 형성된다. 이 때, 포토레지스트 패턴은 구동 액티브층(114)을 덮도록 형성되어 스위칭 액티브층(154) 및 센싱 액티브층(134)에 불순물 주입시 구동 액티브층(114)에 불순물이 추가로 주입되는 것을 방지할 수 있다.
그런 다음, 포토레지스트 패턴을 마스크로 이용하여 스위칭 액티브층(154) 및 센싱 액티브층(134)에 n형 또는 p형 불순물을 주입함으로써 스위칭 액티브층(154) 및 센싱 액티브층(134) 각각의 채널 영역(154C,134C), 소스 영역(154S,134S) 및 드레인 영역(154D,134D)이 형성된다.
도 5h를 참조하면, 스위칭 액티브층 및 센싱 액티브층 각각의 채널 영역(154C,134C), 소스 영역(154S,134S) 및 드레인 영역(154D,134D)이 형성된 기판(101) 상에 소스 컨택홀(124S,132S,164S)과 드레인 컨택홀(124D,164D)을 가지는 층간 절연막(116)이 형성된다.
구체적으로, 스위칭 액티브층 및 센싱 액티브층 각각의 채널 영역(154C,134C), 소스 영역(154S,134S) 및 드레인 영역(154D,134D)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 층간 절연막(176)이 형성된다. 그런 다음, 제8 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 스토리지 하부 전극(142), 제1 및 제2 버퍼층(174,184), 구동 액티브층(114), 제1 게이트 절연막(172), 센싱 액티브층(134), 스위칭 액티브층(154), 제2 게이트 절연막(182) 및 층간 절연막(176)을 선택적으로 관통하여 스위칭 액티브층(154), 구동 액티브층(114) 및 센싱 액티브층(134) 각각의 소스 영역 및 드레인 영역을 노출시키는 소스 컨택홀(124S,132S,164S) 및 드레인 컨택홀(124D,164D)이 형성된다.
도 5i를 참조하면, 층간 절연막(176) 상에 데이터 라인(DL), 전원 라인(PL), 소스 전극(158,108,138) 및 드레인 전극(110,160)이 형성된다.
구체적으로, 층간 절연막(176) 상에 소스/드레인 금속층을 형성한 후, 제9 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 소스/드레인 금속층을 패터닝함으로써 데이터 라인(DL), 전원 라인(PL), 소스 전극(158,108,138) 및 드레인 전극(110,160)이 형성된다.
도 5j를 참조하면, 데이터 라인(DL), 전원 라인(PL), 소스 전극(158,108,138) 및 드레인 전극(110,160)이 형성된 기판(101) 상에 화소 컨택홀(120)을 가지는 보호막(118)이 형성된다.
구체적으로, 데이터 라인(DL), 전원 라인(PL), 소스 전극(158,108,138) 및 드레인 전극(110,160)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 보호막(118)이 형성된다. 이어서, 제10 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 보호막(118)을 패터닝함으로써 화소 컨택홀(120)이 형성된다. 여기서, 화소 컨택홀(120)은 보호막(118)을 관통하도록 형성된다.
도 5k를 참조하면, 보호막(118)이 형성된 기판(101) 상에 평탄화층(146)이 형성된다.
구체적으로, 보호막(118)이 형성된 기판(101) 상에 포토 아크릴계 수지와 같은 유기 절연막이 순차적으로 형성되므로 평탄화층(146)이 형성된다. 이어서, 제11 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 평탄화층(146)을 패터닝함으로써 구동 트랜지스터의 제2 드레인 전극(110)을 노출시키는 화소 컨택홀(120)이 형성된다. 평탄화층(146) 패터닝시 화소 컨택홀(120)과 대응되는 영역에서 구동 트랜지스터의 제2 드레인 전극(110) 상에 잔류 무기 절연 물질인 잔막까지 제거할 수 있어 화소 컨택홀(120)은 잔막없이 구동 트랜지스터(Tr_D)의 제2 드레인 전극(110)을 노출시킬 수 있다.
도 5l를 참조하면, 평탄화층(146)이 형성된 기판(101) 상에 애노드 전극(192)이 형성된다.
구체적으로, 평탄화층(146)이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO) 등의 투명 도전 물질이 형성된다. 이어서, 투명 도전 물질이 제12 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 패터닝됨으로써 애노드 전극(192)이 형성된다.
도 5m를 참조하면, 애노드 전극(192)이 형성된 기판 상에 일체형 뱅크 절연막(190) 및 스페이서(198)와, 유기 발광층(194) 및 캐소드 전극(196)이 순차적으로 형성된다.
구체적으로, 애노드 전극(192)이 형성된 기판(101) 상에 유기 절연 물질이 전면 도포된다. 그런 다음, 제13 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 유기 절연 물질이 패터닝됨으로써 애노드 전극(192)을 노출시키는 뱅크홀을 포함하는 뱅크 절연막(190)과, 그 뱅크 절연막(190)과 일체화된 스페이서(198)가 형성된다. 이후, 애노드 전극(132)을 노출시키는 뱅크홀 내에 정공 주입층과 정공 수송층, 발광층, 전자 수송층을 포함하는 유기 공통층(194)이 형성된다. 그런 다음, 유기공통층(194)이 형성된 기판(101) 전면에 캐소드 전극(196)이 형성된다.
한편, 도 3a 및 도 3b에 도시된 구동 트랜지스터 및 스위칭 트랜지스터의 제조 방법은 도 5a 내지 도 5m에 도시된 제조 방법과 대비하여 층간 절연막을 2층으로 형성하고, 스토리지 상부 전극(144)을 더 형성하는 것을 제외하고는 동일하다. 즉, 기판 상에 스토리지 하부 전극(142)[제1 마스크 공정], 제1 버퍼막(174), 스토리지 상부 전극(144)[제2 마스크 공정], 제2 버퍼막(184), 스위칭 트랜지스터(또는 구동 트랜지스터)의 스위칭(또는 구동) 액티브층(114,154)[제3 마스크 공정], 제1 게이트 절연막(172), 스위칭 트랜지스터(또는 구동 트랜지스터)의 제1(또는 제2) 게이트 전극(106,156)[제4 마스크 공정], 스위칭(또는 구동) 액티브층에 불순물 주입하여 채널 영역, 소스 영역 및 드레인 영역 형성[제5 마스크 공정), 제1 층간 절연막 형성(176), 구동 트랜지스터(또는 스위칭 트랜지스터)의 구동(또는 스위칭) 액티브층(114,154)[제6 마스크 공정], 제2 게이트 절연막(182), 구동 트랜지스터(또는 스위칭 트랜지스터)의 제2(또는 제1) 게이트 전극(106,156)[제7 마스크 공정], 구동(또는 스위칭) 액티브층에 불순물 주입하여 채널 영역, 소스 영역 및 드레인 영역[제8 마스크 공정], 제2 층간 절연막 형성(186), 게이트, 소스 및 드레인 컨택홀(124G,124S,124D,164S,164D),[제9 마스크 공정], 소스 및 드레인 전극(108,110,158,160)[제10 마스크 공정], 화소 컨택홀(120)을 가지는 보호막(118)[제11 마스크 공정], 화소 컨택홀을 가지는 평탄화막(146)[제12 마스크 공정], 애노드 전극(192)[제13 마스크 공정], 뱅크(190) 및 스페이서(198)[제14 마스크 공정], 유기 공통층(194) 및 캐소드 전극(196) 순으로 형성한다. 여기서, 구동 액티브층(114) 및 스위칭 액티브층(154)에 불순물 주입시 별도의 마스크 공정을 이용하는 경우를 예로 들어 설명하였지만, 별도의 마스크 공정없이 제1 및 제2 게이트 전극(106,156)을 마스크로 이용하여 형성할 수도 있다. 이 경우, 불순물 주입시 필요로 하는 마스크를 줄일 수 있어 비용을 절감할 수 있다.
한편, 본 발명에 따른 유기 발광 표시 장치는 각 서브 화소를 3개의 트랜지스터(Tr_Sw,Tr_Se,Tr_D)와 1개의 스토리지 커패시터(Cst)를 구비하는 구조를 예로 들어 설명하였지만, 이를 한정하는 것이 아니며, 이외에도 다양한 구조에서 적용가능하다.
또한, 본 발명에 따른 유기 발광 표시 장치에서는 센싱 트랜지스터의 센싱 액티브층과, 구동 트랜지스터의 구동 액티브층이 상하로 중첩되는 것을 예로 들어 설명하였지만, 이외에도 스위칭 트랜지스터의 스위칭 액티브층과, 구동트랜지스터의 구동 액티브층이 상하로 중첩될 수도 있다.
뿐만 아니라, 본 발명에 따른 유기 발광 표시 장치에서는 각 화소 구동부의 트랜지스터들의 액티브층이 상하로 중첩되는 것을 예로 들어 설명하였지만, 이외에도 게이트 라인과 접속되는 게이트 구동부 및 데이터 라인과 접속되는 데이터 구동부 등의 구동 회로부가 기판 상에 직접 형성되는 경우, 각 구동 회로부에 위치하는 트랜지스터들의 액티브층을 상하로 중첩시킬 수도 있다. 본 발명에서는 지문 센서 및 조도 센서 중 적어도 어느 하나와, 스위칭 소자 및 구동 소자 중 적어도 어느 하나로 동작하는 트랜지스터를 상하로 중첩시킬 수 있어 조도 센서 및 조도 센서를 가지는 표시 장치의 설계 자유도가 증가한다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
114,134,154 : 액티브층 192 : 애노드 전극
194: 유기 공통층 196 : 캐소드 전극
194: 유기 공통층 196 : 캐소드 전극
Claims (9)
- 기판 상에 위치하며, 산화물 반도체로 형성되는 제1 액티브층을 가지는 스위칭 소자와;
상기 스위칭 소자와 접속되며 상기 제1 액티브층과 서로 다른 평면 상에 위치하며, 폴리 실리콘으로 형성되는 제2 액티브층을 가지는 구동 소자와;
상기 구동 소자와 접속된 발광 소자를 구비하며,
상기 산화물 반도체로 형성되는 상기 제1 액티브층은 상기 폴리 실리콘으로 형성되는 제2 액티브층보다 상부에 배치되는 유기 발광 표시 장치. - 제 1 항에 있어서,
상기 스위칭 소자의 제1 액티브층과 상기 구동 소자의 제2 액티브층은 적어도 하나의 절연막을 사이에 두고 상하로 중첩되는 유기 발광 표시 장치. - 제 2 항에 있어서,
상기 스위칭 소자는
상기 제1 액티브층과, 상기 제1 액티브층의 채널 영역과 중첩되는 게이트 전극과, 상기 제1 액티브층의 소스 영역과 접속되는 소스 전극과, 상기 제1 액티브층의 드레인 영역과 접속되는 드레인 전극을 구비하며,
상기 구동 소자는
상기 제2 액티브층과, 상기 제2 액티브층의 채널 영역과 중첩되는 게이트 전극과, 상기 제2 액티브층의 소스 영역과 접속되는 소스 전극과, 상기 제2 액티브층의 드레인 영역과 접속되는 드레인 전극을 구비하며,
상기 스위칭 소자의 게이트 전극과 상기 구동 소자의 게이트 전극은 서로 다른 평면 상에 위치하는 유기 발광 표시 장치. - 제 3 항에 있어서,
상기 스위칭 소자의 게이트 전극층은 상기 구동 소자의 게이트 전극 보다 상부 또는 하부에 위치하며,
상기 스위칭 소자의 게이트 전극은 상기 스위칭 소자의 제1 액티브층보다 상부에 위치하며,
상기 구동 소자의 게이트 전극은 상기 구동 소자의 제2 액티브층보다 상부 또는 하부에 위치하는 유기 발광 표시 장치. - 제 1 항에 있어서,
상기 제1 및 제2 액티브층보다 하부에 배치되며, 상기 제1 및 제2 액티브층과 중첩되는 스토리지 전극을 추가로 구비하는 유기 발광 표시 장치. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 구동 소자의 제2 액티브층의 채널 길이는 상기 스위칭 소자의 채널 길이보다 길며,
상기 스위칭 소자의 제1 액티브층은 적어도 2개의 채널 영역을 가지는 유기 발광 표시 장치. - 제 1 항 내지 제 5 항 및 제 8 항 중 어느 한 항에 있어서,
상기 구동 소자는
상기 발광 소자와 접속되는 구동 트랜지스터이며,
상기 스위칭 소자는
상기 구동 트랜지스터의 게이트 전극과 접속되는 스위칭 트랜지스터 및 상기 구동 트랜지스터의 드레인 전극과 접속되는 센싱 트랜지스터 중 적어도 어느 하나인 유기 발광 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140137538A KR102226236B1 (ko) | 2014-10-13 | 2014-10-13 | 유기 발광 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140137538A KR102226236B1 (ko) | 2014-10-13 | 2014-10-13 | 유기 발광 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160043327A KR20160043327A (ko) | 2016-04-21 |
| KR102226236B1 true KR102226236B1 (ko) | 2021-03-11 |
Family
ID=55917849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140137538A KR102226236B1 (ko) | 2014-10-13 | 2014-10-13 | 유기 발광 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102226236B1 (ko) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102458660B1 (ko) | 2016-08-03 | 2022-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR102582394B1 (ko) | 2016-08-30 | 2023-09-26 | 삼성디스플레이 주식회사 | 반도체 장치 |
| KR102605250B1 (ko) | 2016-08-30 | 2023-11-27 | 삼성디스플레이 주식회사 | 반도체 장치 및 그 제조 방법 |
| JP6698486B2 (ja) * | 2016-09-26 | 2020-05-27 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102612736B1 (ko) * | 2016-11-30 | 2023-12-12 | 엘지디스플레이 주식회사 | 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| KR101992917B1 (ko) * | 2016-11-30 | 2019-06-25 | 엘지디스플레이 주식회사 | 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| KR102530003B1 (ko) * | 2016-12-15 | 2023-05-08 | 삼성디스플레이 주식회사 | 트랜지스터 표시판 및 이를 포함하는 표시 장치 |
| KR20180071538A (ko) * | 2016-12-20 | 2018-06-28 | 엘지디스플레이 주식회사 | 표시 장치용 기판과 그를 포함하는 표시 장치 |
| KR20180076661A (ko) | 2016-12-28 | 2018-07-06 | 엘지디스플레이 주식회사 | 표시 장치용 기판과 그를 포함하는 표시 장치 |
| KR102649567B1 (ko) * | 2017-01-16 | 2024-03-21 | 삼성디스플레이 주식회사 | 광 센서 회로, 광 센서 화소 및 이를 포함하는 표시 장치 |
| KR102432344B1 (ko) | 2017-09-22 | 2022-08-12 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR102126552B1 (ko) | 2017-12-19 | 2020-06-24 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR102536731B1 (ko) * | 2017-12-22 | 2023-05-24 | 엘지디스플레이 주식회사 | 유기발광표시장치 |
| KR102586225B1 (ko) * | 2017-12-28 | 2023-10-06 | 엘지디스플레이 주식회사 | 유기발광 표시 장치 및 이의 제조방법 |
| KR102406673B1 (ko) * | 2017-12-28 | 2022-06-08 | 엘지디스플레이 주식회사 | 광 센서를 포함하는 표시 장치 |
| KR102482992B1 (ko) * | 2017-12-29 | 2022-12-29 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102467465B1 (ko) * | 2018-01-04 | 2022-11-16 | 삼성디스플레이 주식회사 | 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법 |
| KR102630641B1 (ko) | 2018-01-25 | 2024-01-30 | 삼성디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
| KR102538000B1 (ko) | 2018-03-29 | 2023-05-31 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102614573B1 (ko) * | 2018-10-22 | 2023-12-18 | 삼성디스플레이 주식회사 | 트랜지스터 기판 및 이를 포함하는 표시 장치 |
| KR20200052782A (ko) | 2018-11-07 | 2020-05-15 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR20200133118A (ko) | 2019-05-17 | 2020-11-26 | 삼성디스플레이 주식회사 | 표시장치 |
| KR20210010696A (ko) * | 2019-07-17 | 2021-01-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210065586A (ko) | 2019-11-27 | 2021-06-04 | 삼성전자주식회사 | 표시 패널 및 표시 장치 |
| KR20210088045A (ko) | 2020-01-03 | 2021-07-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102501143B1 (ko) * | 2020-10-27 | 2023-02-17 | 엘지디스플레이 주식회사 | 표시 장치의 제조방법 |
| WO2023013039A1 (ja) * | 2021-08-06 | 2023-02-09 | シャープディスプレイテクノロジー株式会社 | 表示装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094492A (ja) * | 2007-09-20 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN103077957A (zh) | 2013-02-22 | 2013-05-01 | 深圳市华星光电技术有限公司 | 主动矩阵式有机发光二极管显示装置及其制作方法 |
| JP2014032983A (ja) | 2012-08-01 | 2014-02-20 | Sony Corp | 半導体装置、表示装置および電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011135908A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板および表示装置 |
-
2014
- 2014-10-13 KR KR1020140137538A patent/KR102226236B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094492A (ja) * | 2007-09-20 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014032983A (ja) | 2012-08-01 | 2014-02-20 | Sony Corp | 半導体装置、表示装置および電子機器 |
| CN103077957A (zh) | 2013-02-22 | 2013-05-01 | 深圳市华星光电技术有限公司 | 主动矩阵式有机发光二极管显示装置及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160043327A (ko) | 2016-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102226236B1 (ko) | 유기 발광 표시 장치 | |
| KR102350398B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102059167B1 (ko) | 플렉서블 유기전계 발광소자 및 그 제조 방법 | |
| TWI647684B (zh) | Display device | |
| US9865667B2 (en) | Organic light-emitting diode display and manufacturing method thereof | |
| KR102235597B1 (ko) | 유기 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR102081283B1 (ko) | 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법 | |
| KR100700650B1 (ko) | 유기 전계 발광 장치 및 그 제조 방법 | |
| US9299757B2 (en) | Display device and method of fabricating the same | |
| US9741782B2 (en) | Active matrix organic light-emitting display and display apparatus | |
| KR102391348B1 (ko) | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| KR102568516B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| US20160217743A1 (en) | Organic light emitting diode display and manufacturing method thereof | |
| KR102061789B1 (ko) | 유기 발광 디스플레이 장치와, 이를 이용한 온도를 측정하는 방법 | |
| KR20170109114A (ko) | 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법 | |
| KR102184448B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102141558B1 (ko) | 플렉서블 유기전계발광소자 및 그 제조방법 | |
| KR101782165B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| KR102037487B1 (ko) | 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자 | |
| KR100728196B1 (ko) | 유기 발광 표시 장치의 제조 방법 | |
| KR20120119075A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20070071490A (ko) | 유기 전계발광소자 및 그 제조방법 | |
| KR100746163B1 (ko) | 디스플레이장치 및 그 제조방법 | |
| KR20170031312A (ko) | 디스플레이장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |