KR101992917B1 - 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101992917B1
KR101992917B1 KR1020160162271A KR20160162271A KR101992917B1 KR 101992917 B1 KR101992917 B1 KR 101992917B1 KR 1020160162271 A KR1020160162271 A KR 1020160162271A KR 20160162271 A KR20160162271 A KR 20160162271A KR 101992917 B1 KR101992917 B1 KR 101992917B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
mask
conductive film
Prior art date
Application number
KR1020160162271A
Other languages
English (en)
Other versions
KR20180062229A (ko
Inventor
원상혁
김민주
김태환
김남용
임고은
손석우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160162271A priority Critical patent/KR101992917B1/ko
Priority to US15/814,748 priority patent/US10411074B2/en
Publication of KR20180062229A publication Critical patent/KR20180062229A/ko
Application granted granted Critical
Publication of KR101992917B1 publication Critical patent/KR101992917B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3265—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 고해상도 구현이 가능한 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치에서는 포토레지스트 패턴과, 포토레지스트 패턴 하부에 배치되는 마스크 도전층을 마스크로 이용하여 하부 도전막과 상부 도전막 사이에 배치되는 절연막을 식각함으로써 하부 도전막을 노출시키는 컨택홀을 미세하게 형성할 수 있어 고해상도 구현이 가능해진다.

Description

표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법{SUBSTRATE FOR DISPLAY, ORGANIC LIGHT EMITTING DISPLAY DEVICE INCLUDING THE SAME, AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 고해상도 구현이 가능한 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이러한 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등이 대표적이다.
이러한, 표시장치의 해상도가 증가함에 따라 각 서브 화소 영역의 면적이 감소됨에 따른 설계 마진 감소로 상하로 수직하게 적층되는 박막 수가 증가하게 된다. 이 경우, 상하로 적층된 상부 도전막과 하부 도전막을 접속시키기 위해서는 상부 도전막과 하부 도전막 사이에 배치된 고두께의 절연막을 관통하는 미세 컨택홀이 필요하다. 이 고두께의 절연막을 식각하여 미세 컨택홀 형성시, 포토레지스트 패턴의 유실(Loss)이 발생되므로, 절연막의 두께에 비례하여 포토레지스트 패턴의 두께도 증가하게 된다. 그러나, 포토레지스트 패턴의 두께 증가할수록 노광 공정의 해상력이 감소된다. 이에 따라, 노광 마스크에 설계된 컨택홀 사이즈보다 큰 컨택홀이 기판 상에 형성되므로, 미세 컨택홀을 형성하기 어려워 고해상도 구현이 어려운 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 고해상도 구현이 가능한 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법은 포토레지스트 패턴과, 포토레지스트 패턴 하부에 배치되는 마스크 도전층을 마스크로 이용하여 하부 도전막과 상부 도전막 사이에 배치되는 적어도 한 층의 절연막을 식각함으로써 하부 도전막을 노출시키는 컨택홀을 미세하게 형성할 수 있어 고해상도 구현이 가능해진다.
본 발명은 상부막과 하부막 사이에 배치되는 적어도 한 층의 절연막이 10,000Å이상의 두께를 가지는 경우에도 포토레지스트 패턴과 마스크 도전층을 마스크로 이용하여 적어도 한 층의 절연막을 식각함으로써 컨택홀을 2㎛ 이하의 선폭으로 미세하게 형성할 수 있다. 또한, 적어도 한 층의 절연막 식각시 종래 대비 두께가 낮은 포토레지스트 패턴이 손상되더라도 마스크 도전층을 마스크로 이용하여 절연막을 식각할 수 있으므로, 안정적으로 컨택홀을 형성할 수 있다.
도 1은 본 발명에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 유기 발광 표시 장치를 나타내는 단면도이다.
도 3은 도 2에 도시된 제1 및 제2 드레인 컨택홀을 구체적으로 나타내는 평면도 및 단면도이다.
도 4는 도 2에 도시된 유기 발광 표시 장치의 다른 실시예를 나타내는 단면도이다.
도 5a 내지 도 5n은 도 2에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 유기 발광 표시 장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 유기 발광 표시 장치를 나타내는 단면도이다.
도 1 및 도 2에 도시된 유기 발광 표시 장치는 액티브 영역(AA)과 패드 영역(PA)을 구비한다.
패드 영역(PA)에는 액티브 영역(AA)에 배치되는 스캔 라인(SL), 데이터 라인(DL), 고전압(VDD) 공급 라인 및 저전압(VSS) 공급 라인(160) 각각에 구동 신호를 공급하는 다수의 패드들이 형성된다.
액티브 영역(AA)은 단위 화소를 통해 영상을 표시한다. 단위 화소는 적색(R), 녹색(G) 및 청색(B) 서브 화소로 구성되거나, 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소로 구성된다. 각 서브 화소는 발광 소자(130)와, 발광 소자를 독립적으로 구동하는 화소 구동 회로를 구비한다.
화소 구동 회로는 스위칭 박막 트랜지스터(TS), 구동 박막 트랜지스터(TD) 및 스토리지 커패시터(Cst)를 구비한다.
스위칭 박막 트랜지스터(TS)는 스캔 라인(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(Cst) 및 구동 박막 트랜지스터(TD)의 제2 게이트 전극(156)으로 공급한다.
이를 위해, 스위칭 박막 트랜지스터(TS)는 도 2에 도시된 바와 같이 제1 게이트 전극(106), 제1 소스 전극(108), 제1 드레인 전극(110) 및 제1 액티브층(104)을 구비한다,
제1 게이트 전극(106)은 게이트 절연막(176) 상에 배치되어 스캔 라인(SL)과 접속된다. 이 제1 게이트 전극(106)은 게이트 절연막(176)을 사이에 두고 제1 액티브층(104)과 중첩된다. 이러한 제1 게이트 전극(106)은 제1 액티브층(104)보다 상부에 배치되므로, 스위칭 박막트랜지스터(TS)는 탑-게이트 구조를 갖는다.
제1 소스 전극(108)은 제2 층간 절연막(180) 상에 배치되어 데이터 라인(DL)과 접속된다. 이 제1 소스 전극(108)은 제1 액티브층(104), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180)을 관통하는 제1 소스 컨택홀(124S)을 통해 제1 액티브층(104)과 접속된다. 즉, 제1 소스 전극(108)은 제1 소스 컨택홀(124S)에 의해 노출된 제1 액티브층(104)의 측면과 접속된다.
제1 드레인 전극(110)은 제1 마스크 도전층(142) 상에 제1 소스 전극(108)과 마주보도록 배치되어 구동 박막트랜지스터(TD)의 제2 게이트 전극(156)과 접속된다. 이 제1 드레인 전극(110)은 제2 버퍼층(174), 제1 액티브층(104), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180), 제1 보호막(182)을 관통하는 제1 드레인 컨택홀(124D)을 통해 제1 액티브층(104) 및 구동 박막트랜지스터(TD)의 제2 게이트 전극(156)과 접속된다. 즉, 제1 드레인 전극(110)은 제1 드레인 컨택홀(124D)에 의해 노출된 제1 액티브층(104)의 측면과 접속되며, 제1 드레인 컨택홀(124D)에 의해 노출된 제2 게이트 전극(156)의 상부면과 접속된다.
제1 액티브층(104)은 제1 소스 전극(108) 및 제1 드레인 전극(110) 사이에 채널부를 형성한다. 이 제1 액티브층(104)은 제1 게이트 전극(106)보다 아래에 배치되도록 제2 버퍼층(174) 상에 형성된다. 이러한 제1 액티브층(104)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 적어도 어느 하나로 형성된다.
구동 트랜지스터(TD)는 그 구동 트랜지스터(TD)의 제2게이트 전극(156)에 공급되는 데이터 신호에 응답하여 고전압(VDD) 공급 라인으로부터 발광 소자(130)로 공급되는 전류(I)을 제어함으로써 발광 소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 박막 트랜지스터(TS)가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 발광 소자(130)가 발광을 유지하게 한다.
이를 위해, 구동 트랜지스터(TD)는 도 2에 도시된 바와 같이 제2 게이트 전극(156), 제2 소스 전극(158), 제2 드레인 전극(160) 및 제2 액티브층(154)을 구비한다.
제2 게이트 전극(156)은 제1 버퍼층(172) 상에 배치되어 스위칭 박막트랜지스터(TS)의 제1 드레인 전극(110)과 접속된다. 이 제2 게이트 전극(156)은 제2 버퍼층(174)을 사이에 두고 제2 액티브층(154)과 중첩된다. 이러한 제2 게이트 전극(156)은 제2 액티브층(154)보다 하부에 배치되므로, 구동 박막트랜지스터(TD)는 버텀-게이트 구조를 갖는다.
제2 소스 전극(158)은 제1 층간 절연막(178) 상에 배치되어 고전압(VDD) 공급 라인과 접속된다. 이 제2 소스 전극(158)은 제2 액티브층(154), 게이트 절연막(176), 제1 층간 절연막(178)을 관통하는 제2 소스 컨택홀(174S)을 통해 제2 액티브층(154)과 접속된다. 즉, 제2 소스 전극(158)은 제2 소스 컨택홀(154S)에 의해 노출된 제2 액티브층(154)의 측면과 접속된다. 한편, 제2 소스 전극(158)은 도 2에 도시된 바와 같이 제1 소스 전극(108)과 다른 평면인 제1 층간 절연막(178) 상에 배치되는 구조를 예로 들어 설명하였지만, 공정의 단순화를 위해 제1 소스 전극(108)과 동일 평면인 제2 층간 절연막(178) 상에 동일 재질로 형성될 수도 있다. 또는 제1 소스 전극(108)이 제2 소스 전극(158)과 동일 평면인 제1 층간 절연막(178) 상에 동일 재질로 형성될 수도 있다.
제2 드레인 전극(160)은 제2 마스크 도전층(144) 상에 제2 소스 전극(158)과 마주보도록 배치되어 발광 소자의 애노드 전극(132) 및 스토리지 전극(170)과 접속된다.
제2 드레인 전극(160)은 제1 및 제2 버퍼층(172,174), 제2 액티브층(154), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180), 제1 및 제2 보호막(182,184)을 관통하는 제2 드레인 컨택홀(174D)을 통해 제2 액티브층(154) 및 스토리지 전극(170)과 접속된다. 즉, 제2 드레인 전극(160)은 제2 드레인 컨택홀(174D)에 의해 노출된 제2 액티브층(154)의 측면과 접속되며, 제2 드레인 컨택홀(174D)에 의해 노출된 스토리지 전극(170)의 상부면과 접속된다.
또한, 제2 드레인 전극(160)은 평탄화층(128)을 관통하는 화소 컨택홀(120)을 통해 노출되어 애노드 전극(132)과 접속된다.
제2 액티브층(154)은 제2 소스 전극(158) 및 제2 드레인 전극(160) 사이에 채널부를 형성한다. 이 제2 액티브층(154)은 제2 게이트 전극(156)보다 상부에 배치되도록 제2 버퍼층(174) 상에 형성된다. 이러한 제2 액티브층(154)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 적어도 어느 하나로 형성되며, 제1 액티브층(104)과 동일 재질 또는 다른 재질로 형성된다.
스토리지 커패시터(Cst)는 병렬로 접속된 제1 및 제2 스토리지 커패시터(Cst1,Cst2)를 구비한다. 제1 스토리지 커패시터(Cst1)는 제1 버퍼층(172)을 사이에 두고 스토리지 전극(170) 및 구동 박막트랜지스터의 제2 게이트 전극(156)이 중첩됨으로써 형성된다. 제2 스토리지 커패시터(Cst2)는 제2 보호막(184)을 사이에 두고 스위칭 박막트랜지스터(TS)의 드레인 전극(110)과 구동 박막트랜지스터(TD)의 제2 드레인 전극(160)이 중첩됨으로써 형성된다.
여기서, 제1 버퍼층(172) 및 제2 보호막(184)은 제2 버퍼층(174), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180) 및 제1 보호막(182) 중 어느 하나보다 유전율이 높은 재질로 형성된다. 예를 들어, 제1 버퍼층(172) 및 제2 보호막(184)은 SiNx로 형성되고, 제2 버퍼층(174), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180) 및 제1 보호막(182) 중 적어도 어느 하나는 SiOx로 형성된다. 이에 따라, 유전율에 비례하는 제1 및 제2 스토리지 커패시터(Cst1,Cst2)의 용량값은 증가하게 된다.
이러한 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)에 충전된 전압에 의해 스위칭 박막트랜지스터(TS)가 턴-오프되더라도 구동 박막트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(130)의 발광을 유지하게 한다.
발광 소자(130)는 구동 트랜지스터(TD)의 제2 드레인 전극(160)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 적어도 하나의 발광 스택(134)과, 발광 스택 (134) 위에 형성된 캐소드 전극(136)을 구비한다.
애노드 전극(132)은 평탄화층(128) 상에 배치되며, 뱅크(138)에 의해 노출된다. 이 애노드 전극(132)은 화소 컨택홀(120)을 통해 노출된 구동 박막 트랜지스터(TD)의 제2 드레인 전극(160)과 전기적으로 접속된다. 이러한 애노드 전극(132)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성되거나, 반사효율이 높은 불투명 도전막의 단층 구조로 형성된다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어진다. 예를 들어, 애노드 전극(132)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성된다. 이러한 불투명 도전막을 포함하는 애노드 전극(132)은 화소 구동 회로와 중첩됨으로써 화소 구동 회로가 배치되는 영역까지도 발광영역으로 이용할 수 있어 개구율을 향상시킬 수 있다.
발광 스택(134)은 애노드 전극(132) 상에 정공 수송층(HTL), 유기 발광층(EML), 전자 수송층(ETL) 순으로 또는 역순으로 적층되어 형성된다. 이외에도 발광 스택(134)은 전하 생성층(CGL)을 사이에 두고 대향하는 제1 및 제2 발광 스택들(134a,134b)을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 스택(134a,134b) 중 어느 하나의 유기 발광층(EML)은 청색광을 생성하고, 제1 및 제2 발광 스택(134a,134b) 중 나머지 하나의 유기 발광층(EML)은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 스택(134a,134b)을 통해 백색광이 생성된다. 이 발광스택(134)에서 생성된 백색광은 발광 스택(134) 상부에 위치하는 컬러 필터(도시하지 않음)에 입사되므로 컬러 영상을 구현할 수 있다. 이외에도 별도의 컬러 필터 없이 각 발광 스택(134)에서 각 서브 화소에 해당하는 컬러광을 생성하여 컬러 영상을 구현할 수도 있다. 즉, 적색(R) 서브 화소의 발광 스택(134)은 적색광을, 녹색(G) 서브 화소의 발광 스택(134)은 녹색광을, 청색(B) 서브 화소의 발광 스택(134)은 청색광을 생성할 수도 있다.
뱅크(138)는 각 서브 화소 영역의 발광 영역을 마련하도록 애노드 전극(132)을 노출시키도록 형성된다. 이러한 뱅크(138)는 인접한 서브 화소 간 광 간섭을 방지하도록 불투명 재질(예를 들어, 블랙)로 형성될 수도 있다. 이 경우, 뱅크(138)는 칼라 안료, 유기 블랙 및 카본 중 적어도 어느 하나로 이루어진 차광재질을 포함한다.
캐소드 전극(136)은 발광 스택(134)을 사이에 두고 애노드 전극(132)과 대향하도록 발광 스택(134) 및 뱅크(138)의 상부면 및 측면 상에 형성된다. 이러한 캐소드 전극(136)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.
한편, 본 발명의 제1 드레인 전극(110) 및 제1 보호막(182) 사이에는 제1 드레인 전극(110)과 중첩되는 제1 마스크 도전층(142)이 배치되고, 제2 드레인 전극(160) 및 제2 보호막(184) 사이에는 제2 드레인 전극(160)과 중첩되는 제2 마스크 도전층(144)이 배치된다.
제1 마스크 도전층(142)은 제1 드레인 컨택홀(124D)과 중첩되는 제1 마스크홀(142a)을 가진다. 이 제1 마스크홀(142a)은 드레인 컨택홀(124D)과 동일 또는 유사한 선폭을 가진다. 이러한 제1 마스크 도전층(142)의 양끝단은 제1 드레인 전극(110)의 양끝단과 대응된다. 즉, 제1 마스크 도전층(142) 및 제1 드레인 전극(110) 각각의 양끝단이 서로 일치하거나, 제1 마스크 도전층(142)의 양끝단이 제1 드레인 전극(110)의 양끝단보다 내측 또는 외측에 위치할 수도 있다.
제2 마스크 도전층(144)은 제2 드레인 컨택홀(174D)과 중첩되는 제2 마스크홀(144a)을 가진다. 이 제2 마스크홀(144a)은 제2 드레인 컨택홀(174D)과 동일 또는 유사한 선폭을 가진다. 이러한 제2 마스크 도전층(144)의 양끝단은 제2 드레인 전극(160)의 양끝단과 대응된다. 즉, 제2 마스크 도전층(144) 및 제2 드레인 전극(160) 각각의 양끝단이 서로 일치하거나, 제2 마스크 도전층(144)의 양끝단이 제2 드레인 전극(160)의 양끝단보다 내측 또는 외측에 위치할 수도 있다.
제1 및 제2 마스크 도전층(142,144)은 제1 및 제2 드레인 컨택홀(124D,174D) 형성시 이용되는 식각 가스에 식각되지 않고 견디는 재질로 형성된다. 예를 들어, 제1 및 제2 마스크 도전층(142,144)은 습식 식각 공정의 식각액에 반응하는 ITO, MoTi 및 Al 중 어느 하나를 이용하여 단층 또는 다층 구조로 형성된다. 이 제1 및 제2 마스크 도전층(142,144)은 동일 재질 또는 다른 재질로 형성된다. 제1 및 제2 버퍼막(172,174), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180), 제1 및 제2 보호막(182,184) 중 적어도 어느 하나는 제1 및 제2 마스크 도전층(142,144)과 식각 특성이 다른 재질로 형성된다. 즉, 제1 및 제2 버퍼막(172,174), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180), 제1 및 제2 보호막(182,184) 중 적어도 어느 하나는 건식 식각 공정의 식각 가스에 반응하는 Si계열의 무기막(예를 들어, SiNx 또는 SiOx)으로 형성된다.
이러한 제1 마스크 도전층(142)은 제1 드레인 컨택홀(124D)의 형성을 위해 제2 버퍼층(174), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180) 및 제1 보호막(182)의 건식 식각시 포토레지스트 패턴과 함께 마스크 역할을 한다. 그리고, 제2 마스크 도전층(144)은 제2 드레인 컨택홀(174D)의 형성을 위해 제1 버퍼층(172), 제2 버퍼층(174), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180), 제1 및 제2 보호막(182,184)의 건식 식각시 포토레지스트 패턴과 함께 마스크 역할을 한다.
이에 따라, 제1 및 제2 드레인 컨택홀(124D,174D) 형성시 마스크 역할을 하는 제1 및 제2 마스크 도전층(142,144)에 의해 포토레지스트 패턴의 두께를 줄일 수 있다. 포토레지스트 패턴의 두께 감소에 따른 노광 해상력 증가로 제1 및 제2 드레인 컨택홀(124D,174D) 각각을 2㎛이하의 미세 선폭과 1㎛이상의 깊이를 가지도록 형성할 수 있다. 구체적으로, 도 3에 도시된 바와 같이 제1 및 제2 드레인 컨택홀(124D,174D)에 의해 노출된 버퍼층, 게이트 절연막, 층간 절연막 및 보호막을 포함하는 적어도 한 층의 절연막의 측면 경사각은 80도 이상의 예각을 가진다. 이 경우, 제1 및 제2 드레인 컨택홀(124D,174D) 각각은 상부(예를 들어 보호막(182,184))에서 하부(예를 들어 버퍼막(172,174))으로 갈수록 선폭이 작아지나, 그 차이가 작다. 따라서, 보호막(182,184)의 측면을 노출시키는 제1 및 제2 드레인 컨택홀(124D,174D)은 최대 선폭을 가진다. 이 때, 제1 및 제2 드레인 컨택홀(124D,174D)의 최대 선폭(W)은 2㎛이하, 예를 들어 1.5㎛이며, 최대 깊이(D)는 1.2~1.4㎛이다.
한편, 본 발명에서는 제1 및 제2 드레인 컨택홀(124D,174D)을 미세홀로 형성하는 것을 예로 들어 설명하였지만, 이외에도 도 4에 도시된 바와 같이 제1 및 제2 소스 컨택홀(124S,174S) 및 화소 컨택홀(120) 중 적어도 어느 하나를 포함하는 컨택홀을 미세홀로 형성할 수 있다. 이 경우, 제1 및 제2 소스 전극(108,158)과 애노드 전극(132) 중 적어도 어느 하나와, 절연막 사이에는 제3 마스크 도전층(146)이 배치된다. 제2 소스 컨택홀(174S)을 가지는 제3 마스크 도전층(146)은 제1 층간 절연막(178)과 제2 소스 전극(158) 사이에서 제2 소스 전극(158)과 중첩되게 형성되며 제1 층간 절연막(178)과 식각 특성이 다른 재질로 형성된다. 그리고, 제1 소스 컨택홀(124S)을 가지는 제3 마스크 도전층(146)은 제2 층간 절연막(180)과 제1 소스 전극(108) 사이에서 제1 소스 전극(108)고 중첩되게 형성되며, 제2 층간 절연막(180)과 식각 특성이 다른 재질로 형성된다. 예를 들어, 제1 및 제2 층간 절연막(178,180)은 건식 식각 공정의 식각 가스에 반응하는 SiNx 또는 SiOx로 형성되고, 제3 마스크 도전층(146)은 습식 식각 공정의 식각액에 반응하는 ITO, MoTi 및 Al 중 어느 하나를 이용하여 단층 또는 다층 구조로 형성된다.
도 5a 내지 도 5n은 도 2에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 기판(101) 상에 스토리지 전극(170)이 형성된다.
구체적으로, 플라스틱, 유리 또는 다수의 절연층으로 형성된 기판(101) 상에 제1 금속층이 전면 적층된 후, 포토리소그래피 공정 및 식각 공정으로 제1 금속층이 패터닝됨으로써 스토리지 전극(170)이 형성된다.
도 5b를 참조하면, 스토리지 전극(170)이 형성된 기판(101) 상에 제1 버퍼층(172) 및 제2 게이트 전극(156)이 순차적으로 형성된다.
구체적으로, 스토리지 전극(170)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질을 전면 적층함으로써 제1 버퍼층(172)이 형성된다. 그런 다음, 제1 버퍼층(172) 상에 제2 금속층이 전면 적층된 후, 포토리소그래피 공정 및 식각 공정으로 제2 금속층이 패터닝됨으로써 제2 게이트 전극(156)이 형성된다.
도 5c를 참조하면, 제2 게이트 전극(156)이 형성된 기판(101) 상에 제2 버퍼층(174) 및 제1 및 제2 액티브층(104,154)이 순차적으로 형성된다.
구체적으로, 제2 게이트 전극(156)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질을 전면 적층함으로써 제2 버퍼층(174)이 형성된다. 그런 다음, 제2 버퍼층(174) 상에 반도체층이 전면 적층된 후, 포토리소그래피 공정 및 식각 공정으로 반도체층이 패터닝됨으로써 제1 및 제2 액티브층(104,154)이 형성된다.
도 5d를 참조하면, 제1 및 제2 액티브층(104,154)이 형성된 기판(101) 상에 게이트 절연막(176) 및 제1 게이트 전극(106)이 순차적으로 형성된다.
구체적으로, 제1 및 제2 액티브층(104,154)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질을 전면 적층함으로써 게이트 절연막(176)이 형성된다. 그런 다음, 게이트 절연막(176) 상에 제3 금속층이 전면 적층된 후, 포토리소그래피 공정 및 식각 공정으로 제3 금속층이 패터닝됨으로써 제1 게이트 전극(106)이 형성된다.
도 5e를 참조하면, 제1 게이트 전극(106)이 형성된 기판(101) 상에 제2 소스 컨택홀(174S)을 가지는 제1 층간 절연막(178)이 형성된다.
구체적으로, 제1 게이트 전극(106)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질을 전면 적층함으로써 제1 층간 절연막(178)이 형성된다. 그런 다음, 제2 버퍼층(174)의 일부, 제2 액티브층(154), 게이트 절연막(176), 제1 층간 절연막(178)이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 제2 소스 컨택홀(174S) 이 형성된다. 이 때, 제2 소스 컨택홀(174S)은 제2 버퍼층(174)의 일부, 제2 액티브층(154), 게이트 절연막(176), 제1 층간 절연막(178)을 관통하도록 형성되어 노출된 제2 액티브층(154)의 측면과 접속된다.
도 5f를 참조하면, 제2 소스 컨택홀(174S)이 형성된 기판(101) 상에 제2 소스 전극(158)이 형성된다.
구체적으로, 제2 소스 컨택홀(174S)이 형성된 기판(101) 상에 제4 금속층이 전면 적층된 후, 포토리소그래피 공정 및 식각 공정으로 제4 금속층이 패터닝됨으로써 제2 소스 전극(158)이 형성된다.
도 5g를 참조하면, 제2 소스 전극(158)이 형성된 기판(101) 상에 제1 소스 컨택홀(124S)을 가지는 제2 층간 절연막(180)이 형성된다.
구체적으로, 제2 소스 전극(158)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질을 전면 적층함으로써 제2 층간 절연막(180)이 형성된다. 그런 다음, 제2 버퍼층(174)의 일부, 제1 액티브층(104), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180)이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 제1 소스 컨택홀(124S) 이 형성된다. 이 때, 제1 소스 컨택홀(124S)은 제2 버퍼층(174)의 일부, 제1 액티브층(104), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180)을 관통하도록 형성되어 노출된 제1 액티브층(104)의 측면과 접속된다.
도 5h를 참조하면, 제1 소스 컨택홀(124S)이 형성된 기판(101) 상에 제1 소스 전극(108)이 형성된다.
구체적으로, 제1 소스 컨택홀(124S)이 형성된 기판(101) 상에 제5 금속층이 전면 적층된 후, 포토리소그래피 공정 및 식각 공정으로 제5 금속층이 패터닝됨으로써 제1 소스 전극(108)이 형성된다.
도 5i를 참조하면, 제1 소스 전극(108)이 형성된 기판(101) 상에 제1 드레인 컨택홀(124D)을 가지는 제1 보호막(182)과 제1 마스크 도전층(142)이 형성된다.
구체적으로, 제1 소스 컨택홀(124S)이 형성된 기판(101) 상에 제1 보호막(182)이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 제6 금속층이 형성된다. 제1 보호막(182)으로는 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 이용되며, 제6 금속층으로는 ITO, MoTi 및 Al 중 적어도 어느 하나가 이용된다. 그런 다음, 제6 금속층 상에 노광 및 현상 공정을 통해 포토레지스트 패턴(192)이 형성된다. 이 포토레지스트 패턴(192)을 마스크로 이용한 습식 또는 건식 식각 공정을 통해 제 6 금속층이 패터닝됨으로써 제1 마스크홀(142a)을 가지는 제1 마스크 도전층(142)이 형성된다. 그런 다음, 포토레지스트 패턴(192) 및 제1 마스크 도전층(142)을 마스크로 이용한 건식 식각 공정을 통해 제2 버퍼층(174), 제1 액티브층(104), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180), 제1 보호막(182)이 패터닝됨으로써 제1 드레인 컨택홀(124D)이 형성된다. 이 때, 제1 드레인 컨택홀(124D)은 제2 버퍼층(174), 제1 액티브층(104), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180)과 제1 보호막(182)을 관통하도록 형성되어 노출된 제1 액티브층(104)의 측면 및 제2 게이트 전극(156)의 상부면과 접속된다. 그리고, 제1 마스크 도전층(142)은 제1 보호막(182)과 동일 패턴으로 형성된다.
도 5j를 참조하면, 제1 드레인 컨택홀(124D)을 가지는 제1 보호막(182)과 제1 마스크 도전층(142)이 형성된 기판(101) 상에 제1 드레인 전극(110)이 형성된다.
구체적으로, 제1 드레인 컨택홀(124D)을 가지는 제1 보호막(182)과 제1 마스크 도전층(142)이 형성된 기판(101) 상에 제7 금속층이 전면 적층된 후, 포토리소그래피 공정 및 식각 공정으로 제7 금속층이 패터닝됨으로써 제1 드레인 전극(110)이 형성된다. 한편, 제1 드레인 전극(108)의 형성을 위해, 제7 금속층의 식각 공정시 제1 마스크 도전층(142)도 식각되므로, 제1 드레인 전극(108)과 비중첩되는 영역의 제1 마스크 도전층(142)은 제거된다. 이에 따라, 제1 마스크 도전층(142)은 제1 드레인 전극(108) 및 제1 보호막(182)의 상부면 사이에서 제1 드레인 전극(108)과 중첩되게 배치된다.
도 5k를 참조하면, 제1 드레인 전극(110)이 형성된 기판(101) 상에 제2 드레인 컨택홀(174D)을 가지는 제2 보호막(184)과 제2 마스크 도전층(144)이 형성된다.
구체적으로, 제1 드레인 전극(110)이 형성된 기판(101) 상에 제2 보호막(184)이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 제8 금속층이 형성된다. 제2 보호막(184)으로는 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 이용되며, 제8 금속층으로는 ITO, MoTi 및 Al 중 적어도 어느 하나가 이용된다. 그런 다음, 제8 금속층 상에 노광 및 현상 공정을 통해 포토레지스트 패턴이 형성된다. 이 포토레지스트 패턴(194)을 마스크로 이용한 습식 또는 건식 식각 공정을 통해 제 8 금속층이 패터닝됨으로써 제2 마스크홀(144a)을 가지는 제2 마스크 도전층(144)이 형성된다. 그런 다음, 포토레지스트 패턴(194) 및 제2 마스크 도전층(144)을 마스크로 이용한 건식 식각 공정을 통해 제1 버퍼층(172), 제2 버퍼층(174), 제2 액티브층(154), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180), 제1 보호막(182), 제2 보호막(184)이 패터닝됨으로써 제2 드레인 컨택홀(174D)이 형성된다. 이 때, 제2 드레인 컨택홀(124D)은 제1 버퍼층(172), 제2 버퍼층(174), 제1 액티브층(104), 게이트 절연막(176), 제1 및 제2 층간 절연막(178,180)과 제1 보호막(182), 제2 마스크 도전층(144) 및 제2 보호막(184)을 관통하도록 형성되어 노출된 제2 액티브층(154)의 측면 및 스토리지 전극(170)의 상부면과 접속된다. 그리고, 제2 마스크 도전층(144)은 제2 보호막(184)과 동일 패턴으로 형성된다.
도 5l를 참조하면, 제2 드레인 컨택홀(174D)을 가지는 제2 보호막(184)과 제2 마스크 도전층(144)이 형성된 기판(101) 상에 제2 드레인 전극(160)이 형성된다.
구체적으로, 제2 드레인 컨택홀(174D)을 가지는 제2 보호막(184)과 제2 마스크 도전층(144)이 형성된 기판(101) 상에 제9 금속층이 전면 적층된 후, 포토리소그래피 공정 및 식각 공정으로 제9 금속층이 패터닝됨으로써 제2 드레인 전극(160)이 형성된다. 한편, 제2 드레인 전극(160)의 형성을 위해, 제9 금속층의 식각 공정시 제2 마스크 도전층(144)도 식각되므로, 제2 드레인 전극(110)과 비중첩되는 영역의 제2 마스크 도전층(144)은 제거된다. 이에 따라, 제2 마스크 도전층(144)은 제2 드레인 전극(110) 및 제2 보호막(184)의 상부면 사이에서 제2 드레인 전극(110)과 중첩되게 배치된다.
도 5m을 참조하면, 제2 드레인 전극(160)이 형성된 기판(101) 상에 화소 컨택홀(120)을 가지는 평탄화층(128)이 형성된다.
구체적으로, 제2 드레인 전극(160)이 형성된 기판(101) 상에 유기막이 전면 도포됨으로써 평탄화층(128)이 형성된다. 그런 다음, 유기막이 포토리소그래피공정을 통해 패터닝됨으로써 제2 드레인 전극(160)을 노출시키는 화소 컨택홀(120)이 형성된다.
도 5n을 참조하면, 평탄화층(128)이 형성된 기판(101) 상에 애노드 전극(132), 뱅크(138), 발광스택(134) 및 캐소드 전극(136)이 순차적으로 형성된다.
구체적으로, 평탄화층(128)이 형성된 기판(101) 상에 제10 금속층이 전면 증착된 후, 포토리소그래피 공정을 통해 제10 금속층이 패터닝됨으로써 애노드 전극(132)이 형성된다. 그런 다음, 애노드 전극(132)이 형성된 기판(101) 상에 유기막을 전면 도포한 다음, 그 유기막을 포토리소그래피 공정을 통해 패터닝함으로써 뱅크(134)이 형성된다. 그런 다음, 새도우마스크를 이용한 증착 공정을 통해 패드 영역을 제외한 액티브 영역에 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다.
이와 같이, 본 발명은 상부 도전막(예를 들어, 제1 드레인 전극(110) 또는 제2 드레인 전극(160)과, 하부 도전막(예를 들어, 제1 게이트 전극(106) 또는 스토리지 전극(170)을 접속시키기 위한 컨택홀(124D,174D)을 미세하게 형성할 수 있다. 특히, 본원 발명은 상부 도전막과 하부 도전막 사이에 배치되는 적어도 한 층의 절연막이 10,000Å이상의 두께를 가지는 경우에도 포토레지스트 패턴과 마스크 도전층(142,144)을 마스크로 이용하여 절연막을 식각함으로써 컨택홀을 2㎛ 이하의 선폭으로 미세하게 형성할 수 있다. 즉, 컨택홀은 상부 도전막에서 하부 도전막으로 갈수록 선폭이 작아지며, 컨택홀의 최대 선폭은 2㎛이하, 예를 들어 1.5㎛이며, 최대 깊이(D)는 1㎛이상, 예를 들어 1.2~1.4㎛이다. 이러한 컨택홀은 고해상도모델에 적용가능하므로 본원 발명은 고해상도 구현이 가능해진다. 또한, 적어도 한 층의 절연막 식각시 종래 대비 두께가 낮은 포토레지스트 패턴이 손상되더라도 마스크 도전층(142,144)을 마스크로 이용하여 절연막을 식각할 수 잇으므로, 안정적으로 컨택홀(124D,174D)을 형성할 수 있다.
한편, 본 발명에서는 화소 구동 회로가 스위칭 및 구동 트랜지스터와 1개의 스토리지 커패시터를 구비하는 것을 예로 들어 설명하였지만, 화소 구동 회로의 구조는 구체적인 예시일 뿐 이를 한정하는 것은 아니다. 예를 들어, 화소 구동 회로가 센싱 트랜지스터를 더 구비하는 구조에도 적용될 수 있다. 여기서, 센싱트랜지스터는 구동 트랜지스터(TD)의 문턱전압을 센싱하며, 센싱된 문턱 전압만큼에 비례하여 데이터 전압이 보상된다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
101 : 기판 104,154 : 반도체층
106,156 : 게이트 전극 108,158 : 소스 전극
110,160 : 드레인 전극 132 : 애노드 전극
134 : 발광 스택 136 : 캐소드 전극
142,144,146 : 마스크 도전층 170 : 스토리지 전극

Claims (17)

  1. 기판 상에 배치되는 스위칭 박막트랜지스터와;
    상기 스위칭 박막트랜지스터와 접속되는 구동 박막트랜지스터와;
    상기 구동 박막트랜지스터와 접속되는 발광 소자와;
    상기 기판 상에 배치되며 병렬로 접속된 제1 및 제2 스토리지 커패시터를 구비하며,
    상기 스위칭 박막트랜지스터 및 구동 박막트랜지스터 중 적어도 어느 하나는
    상기 기판 상에 배치되는 하부 도전막과;
    상기 하부 도전막을 노출시키는 컨택홀을 가지는 적어도 한층의 절연막과;
    상기 컨택홀을 통해 상기 하부 도전막과 접속되는 상부 도전막과;
    상기 절연막의 상부면과 상기 상부 도전막 사이에서 상기 상부 도전막과 중첩되도록 배치되는 마스크 도전층을 구비하며,
    상기 제1 및 제2 스토리지 커패시터 중 어느 하나는
    상기 스위칭 박막 트랜지스터의 제1 드레인 전극과, 상기 구동 박막트랜지스터의 제2 드레인 전극이 적어도 한 층의 절연막을 사이에 두고 중첩되어 형성되는 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 상부 도전막은 상기 스위칭 박막트랜지스터의 제1 드레인 전극이며,
    상기 하부 도전막은 상기 구동 박막트랜지스터의 게이트 전극인 유기 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 상부 도전막은 상기 구동 박막트랜지스터의 제2 드레인 전극이며,
    상기 하부 도전막은 상기 제1 스토리지 커패시터의 스토리지 전극인 유기 발광 표시 장치.
  4. 제 1 항에 있어서,
    상기 컨택홀의 선폭은 2㎛이하인 유기 발광 표시 장치.
  5. 제 1 항에 있어서,
    상기 적어도 한 층의 절연막은 무기 절연 재질로 이루어지며,
    상기 마스크 도전층은 ITO, MoTi 및 Al 중 적어도 어느 하나를 포함하는 단층 또는 다층 구조로 이루어진 유기 발광 표시 장치.
  6. 제 1 항에 있어서,
    상기 마스크 도전층은 상기 컨택홀과 중첩되는 마스크홀을 가지는 유기 발광 표시 장치.
  7. 기판 상에 배치되는 제1 박막트랜지스터와;
    상기 제1 박막트랜지스터와 접속되는 제2 박막트랜지스터와;
    상기 기판 상에 배치되며 병렬로 접속된 제1 및 제2 스토리지 커패시터를 구비하며,
    상기 제1 및 제2 박막트랜지스터 중 적어도 어느 하나는
    상기 기판 상에 배치되는 하부 도전막과;
    상기 하부 도전막을 노출시키는 컨택홀을 가지는 적어도 한층의 절연막과;
    상기 컨택홀을 통해 상기 하부 도전막과 접속되는 상부 도전막과;
    상기 절연막의 상부면과 상기 상부 도전막 사이에서 상기 상부 도전막과 중첩되도록 배치되는 마스크 도전층을 구비하며,
    상기 제1 및 제2 스토리지 커패시터 중 어느 하나는
    상기 제1 박막 트랜지스터의 제1 드레인 전극과, 상기 제2 박막트랜지스터의 제2 드레인 전극이 적어도 한 층의 절연막을 사이에 두고 중첩되어 형성되는 표시 장치용 기판.
  8. 제 7 항에 있어서,
    상기 적어도 한 층의 절연막은 무기 절연 재질로 이루어지며,
    상기 마스크 도전층은 ITO, MoTi 및 Al 중 적어도 어느 하나를 포함하는 단층 또는 다층 구조로 이루어진 표시 장치용 기판.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 마스크 도전층은 상기 컨택홀과 중첩되는 마스크홀을 가지는 표시 장치용 기판.
  10. 기판 상에 배치되는 제1 박막트랜지스터와, 상기 제1 박막트랜지스터와 접속되는 제2 박막트랜지스터와, 상기 기판 상에 배치되며 병렬로 접속된 제1 및 제2 스토리지 커패시터를 구비하는 표시 장치용 기판의 제조 방법에 있어서,
    상기 제1 및 제2 박막트랜지스터 중 적어도 어느 하나를 형성하는 단계는
    상기 기판 상에 하부 도전막을 형성하는 단계와;
    상기 하부 도전막을 노출시키는 컨택홀을 가지는 적어도 한층의 절연막 및 마스크 도전층을 형성하는 단계와;
    상기 컨택홀을 통해 상기 하부 도전막과 접속되는 상부 도전막을 형성하는 단계를 포함하며,
    상기 마스크 도전층은 상기 절연막의 상부면과 상기 상부 도전막 사이에서 상기 상부 도전막과 중첩되도록 배치되며,
    상기 제1 및 제2 스토리지 커패시터 중 어느 하나는
    상기 제1 박막 트랜지스터의 제1 드레인 전극과, 상기 제2 박막트랜지스터의 제2 드레인 전극이 적어도 한 층의 절연막을 사이에 두고 중첩되어 형성되는 표시 장치용 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 적어도 한층의 절연막과 마스크 도전층을 형성하는 단계는
    상기 하부 도전막을 덮도록 상기 적어도 한 층의 절연막과 마스크 도전층을 순차적으로 적층하는 단계와;
    상기 마스크 도전층을 습식 식각하는 단계와;
    상기 적어도 한 층의 절연막을 건식식각하는 단계를 포함하며,
    상기 상부 도전막을 형성하는 단계는
    상기 상부 도전막과 비중첩되는 상기 마스크 도전층을 제거하는 단계를 포함하는 표시 장치용 기판의 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 적어도 한 층의 절연막은 무기 절연 재질로 이루어지며,
    상기 마스크 도전층은 ITO, MoTi 및 Al 중 적어도 어느 하나를 포함하는 단층 또는 다층 구조로 이루어진 표시 장치용 기판의 제조 방법.
  13. 제 1 항에 있어서,
    상기 제2 스토리지 커패시터는 상기 제1 및 제2 드레인 전극이 상기 스위칭 박막트랜지스터 상에 배치되는 보호막을 사이에 두고 중첩되어 형성되는 유기 발광 표시 장치.
  14. 제 3 항에 있어서,
    상기 제1 스토리지 커패시터는
    상기 구동 박막트랜지스터의 게이트 전극 및 상기 스토리지 전극이 버퍼층을 사이에 두고 중첩되어 형성되는 유기 발광 표시 장치.
  15. 제 1 항에 있어서,
    상기 제1 및 제2 스토리지 커패시터는 상기 발광소자가 배치되는 발광 영역과 중첩되는 유기 발광 표시 장치.
  16. 제 1 항에 있어서,
    상기 스위칭 박막트랜지스터 및 구동 박막트랜지스터 중 적어도 어느 하나는
    상기 하부 도전막 상에 배치되며 상기 하부 도전막과 중첩되는 액티브층과;
    상기 하부 도전막과 상기 액티브층을 함께 노출시키는 컨택홀을 가지는 적어도 한 층의 절연막을 추가로 구비하는 유기 발광 표시 장치.
  17. 제 16 항에 있어서,
    상기 컨택홀은 상기 액티브층의 측면을 노출시키며 상기 하부 도전막의 상부면을 노출시키며,
    상기 상부 도전막은 상기 컨택홀을 통해 상기 하부 도전막의 상부면 및 상기 액티브층의 측면과 접촉하는 유기 발광 표시 장치.
KR1020160162271A 2016-11-30 2016-11-30 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법 KR101992917B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160162271A KR101992917B1 (ko) 2016-11-30 2016-11-30 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US15/814,748 US10411074B2 (en) 2016-11-30 2017-11-16 Display device substrate, organic light-emitting display device including the same, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160162271A KR101992917B1 (ko) 2016-11-30 2016-11-30 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180062229A KR20180062229A (ko) 2018-06-08
KR101992917B1 true KR101992917B1 (ko) 2019-06-25

Family

ID=62191131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160162271A KR101992917B1 (ko) 2016-11-30 2016-11-30 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10411074B2 (ko)
KR (1) KR101992917B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553614B2 (en) * 2018-02-05 2020-02-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method for the same
KR20200093737A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102612405B1 (ko) * 2019-07-09 2023-12-12 엘지디스플레이 주식회사 전자장치
KR20210035358A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR20210043774A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN110690234A (zh) * 2019-11-11 2020-01-14 合肥京东方卓印科技有限公司 显示背板及其制作方法和显示装置
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN112951848B (zh) * 2021-02-02 2023-04-07 Tcl华星光电技术有限公司 阵列基板及其制备方法
KR20230063432A (ko) * 2021-11-02 2023-05-09 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN115394787A (zh) * 2022-08-16 2022-11-25 武汉华星光电技术有限公司 阵列基板及显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608613B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP2005510773A (ja) * 2001-11-26 2005-04-21 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 複数の波長可変レーザ光源を多重伝送する際の光学的損失を最小限に抑えるための方法および装置
JP4071652B2 (ja) * 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
DE102006003538B3 (de) * 2006-01-24 2007-07-19 Daimlerchrysler Ag Verfahren zum Zusammenfügen mehrerer Bildaufnahmen zu einem Gesamtbild in der Vogelperspektive
JP2007200746A (ja) * 2006-01-27 2007-08-09 Dainippon Printing Co Ltd 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
WO2014165158A1 (en) * 2013-03-13 2014-10-09 Arrowhead Medical Device Technologies Llc Hammertoe implant with asymmetrical head
KR101719372B1 (ko) * 2010-12-07 2017-03-24 엘지디스플레이 주식회사 반사 전극을 구비한 유기전계발광 표시장치 제조 방법
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20130007902A (ko) * 2011-07-11 2013-01-21 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
US20160007933A1 (en) * 2013-10-24 2016-01-14 JayBird LLC System and method for providing a smart activity score using earphones with biometric sensors
US20160300954A1 (en) * 2013-12-02 2016-10-13 Joled Inc. Thin-film transistor and manufacturing method for same
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102226236B1 (ko) * 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20180151633A1 (en) 2018-05-31
US10411074B2 (en) 2019-09-10
KR20180062229A (ko) 2018-06-08

Similar Documents

Publication Publication Date Title
KR101992917B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US11257877B2 (en) Display device
US10672339B2 (en) Organic light-emitting display device
US11392243B2 (en) Display device
US10541282B2 (en) Organic light emitting display having touch sensors and method of fabricating the same, and display device
US11158700B2 (en) Display device having multiple buffer layers
US10719152B2 (en) Display device and method of manufacturing the same
CN111162090B (zh) 显示设备
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101920769B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101849590B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11302721B2 (en) Display device with protrusions extending from electrode line and method for manufacturing the same
US11552152B2 (en) Display device including a power supply voltage wiring having openings
KR102618593B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20060120852A (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR101971141B1 (ko) 유기발광 디스플레이장치 및 그 제조방법
KR102612736B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20200044520A (ko) 유기 발광 표시 장치
KR20150058961A (ko) 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR20180075055A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant