CN112951848B - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN112951848B CN112951848B CN202110140681.1A CN202110140681A CN112951848B CN 112951848 B CN112951848 B CN 112951848B CN 202110140681 A CN202110140681 A CN 202110140681A CN 112951848 B CN112951848 B CN 112951848B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- substrate
- active layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 238000002360 preparation method Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 273
- 239000002346 layers by function Substances 0.000 claims description 29
- 239000007769 metal material Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 12
- 239000010409 thin film Substances 0.000 abstract description 11
- 230000002349 favourable effect Effects 0.000 abstract 1
- 230000001737 promoting effect Effects 0.000 abstract 1
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种阵列基板，包括基板；导电遮光层，设于所述基板上；缓冲层，设于所述基板上且覆盖所述导电遮光层，所述缓冲层具有一第一槽孔，所述第一槽孔从所述缓冲层远离所述基板的一面贯穿至所述导电遮光层的表面；有源层，设于所述缓冲层上且延伸至所述第一槽孔内，所述有源层通过所述第一槽孔与所述导电遮光层连接。通过第一槽孔将所述源极与所述有源层、所述导电遮光层相互连接，有利于提升所述源极与所述有源层、所述导电遮光层连接的稳定性，使得所述源极与所述有源层、所述导电遮光层在通电时保持在同一电位上，有效提升薄膜晶体管(TFT)的工作稳定性，且保证所述导电遮光层对所述有源层的遮光效果。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
目前，在自对准顶栅结构(Top gate)中，由于金属氧化物半导体对光照比较敏感，因此金属氧化物半导体受到光线照射后，金属氧化物半导体薄膜晶体管(Thin FilmTransistor,TFT)的阈值电压明显负漂现象。
为解决以上问题，现有一种改进的方法是：通过在金属氧化物半导体材料的有源层下方设置金属遮光层，以消除光照引起的薄膜晶体管阈值电压负漂现象。但是，金属遮光层也会产生一些不好的影响，例如浮栅效应。其中，所述浮栅效应指的是：由于金属遮光层对应设置于有源层下方，因此其相当于一个底栅极存在。虽然金属遮光层在薄膜晶体管结构中不与其它带电结构层相连，但是其容易受到其它带电结构层上的电压影响，从而携带上各种电压。由于金属遮光层具有变化不定的电压，因此，薄膜晶体管在工作时其阈值电压会不断变化，导致薄膜晶体管工作不稳定。
目前的解决方案是通过将遮光层连接至源极，使所述遮光层上产生稳定的电压，避免产生浮栅效应，从而有效提升薄膜晶体管的工作稳定性。
发明内容
本发明的目的在于，提供一种阵列基板及其制备方法，以解决遮光层的电压不问题，容易产生浮栅效应，影响薄膜晶体管工作的稳定性的技术问题。
为实现上述目的，本发明提供一种阵列基板，包括：基板；导电遮光层，设于所述基板上；缓冲层，设于所述基板上且覆盖所述导电遮光层，所述缓冲层具有一第一槽孔，所述第一槽孔从所述缓冲层远离所述基板的一面贯穿至所述导电遮光层的表面；有源层，设于所述缓冲层上且延伸至所述第一槽孔内，所述有源层通过所述第一槽孔与所述导电遮光层连接。
进一步地，所述的阵列基板还包括：栅极绝缘层，设于所述有源层上且正对于所述导电遮光层；栅极，设于所述栅极绝缘层上；介电层，设于所述缓冲层上且覆盖所述栅极，所述介电层具有贯穿至所述有源层表面的第一连接孔和第二连接孔，所述第一连接孔和所述第二连接孔分别位于所述栅极的两侧；漏极，设于所述介电层上且通过所述第一连接孔延伸并连接至所述有源层；源极，设于所述介电层上且通过所述第二连接孔延伸并连接至所述有源层。
进一步地，拟定所述导电遮光层在所述基板的表面具有第一正向投影，所述有源层在所述基板的表面具有第二正向投影，所述第二正向投影完全落入所述第一正向投影中。
进一步地，拟定所述漏极在所述基板的表面具有第三正向投影，所述第三正向投影完全落入所述第一正向投影中。
进一步地，所述的阵列基板还包括功能层，设于所述介电层上且覆盖所述源极和所述漏极，所述功能层中具有贯穿至所述漏极表面的第二槽孔，所述第二槽孔的位置与所述第一槽孔的位置相对应。
进一步地，所述第二槽孔的开口尺寸与所述第一槽孔的开口尺寸一致。
为实现上述目的，本发明还提供一种阵列基板的制备方法，包括如下步骤：提供一基板；形成一导电遮光层于所述基板上；形成一缓冲层于所述导电遮光层上且延伸至所述基板表面；对所述缓冲层进行挖孔处理，形成一第一槽孔，所述第一槽孔从所述缓冲层远离所述基板的一面贯穿至所述导电遮光层的表面；形成一有源层于所述缓冲层上且延伸至所述第一槽孔内，其中所述有源层通过所述第一槽孔与所述导电遮光层连接。
进一步地，在所述形成一有源层于所述缓冲层上且延伸至所述第一槽孔内的步骤之后，还包括：形成一栅极绝缘层于所述有源层上且正对于所述导电遮光层；形成一栅极于所述栅极绝缘层上；形成一介电层于所述栅极上且延伸至所述缓冲层；对所述介电层进行挖孔处理，形成第一连接孔和第二连接孔，所述第一连接孔和所述第二连接孔分别位于所述栅极的两侧；沉积金属材料于所述第一连接孔内且延伸至所述介电层表面，形成漏极，其中，所述漏极通过所述第一连接孔延伸并连接至所述有源层；沉积金属材料于所述第二连接孔内且延伸至所述介电层表面，形成源极，其中，所述源极通过所述第二连接孔延伸并连接至所述有源层。
进一步地，在所述形成源极的步骤之后，还包括：形成一功能层于所述源极和所述漏极上且延伸至所述介电层表面；对所述功能层进行挖孔处理，形成第二槽孔，其中，所述第二槽孔的位置与所述第一槽孔的位置相对应。
进一步地，在所述对所述缓冲层进行挖孔处理的步骤和所述对所述功能层进行挖孔处理的步骤中，采用同一掩膜板分别对所述缓冲层和所述功能层进行挖孔处理。
本发明的技术效果在于，提供一种阵列基板及其制备方法，通过在所述介电层设置第二连接孔以及在所述缓冲层设置第一槽孔，且所述第二连接孔与所述第一槽孔错位设置，这样有利于提升所述源极与所述有源层、所述导电遮光层连接的稳定性，使得所述源极与所述有源层、所述导电遮光层在通电时保持在同一电位上，有效提升薄膜晶体管(TFT)的工作稳定性，且保证所述导电遮光层对所述有源层的遮光效果。另外，采用同一块掩膜板在缓冲层上形成第一槽孔和在所述功能层(钝化层)形成第二槽孔，这样有利于节约掩膜板的费用，节约成本。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的所述阵列基板的结构示意图。
图2为本申请实施例提供的所述导电遮光层形成后的结构示意图。
图3为本申请实施例提供的所述第一槽孔形成后的结构示意图。
图4为本申请实施例提供的所述有源层形成后的结构示意图。
图5为本申请实施例提供的所述栅极形成后的结构示意图。
图6为本申请实施例提供的所述第一、第二连接孔形成后的结构示意图。
图7为本申请实施例提供的所述漏极、源极形成后的结构示意图。
图8为本申请实施例提供的所述第二槽孔形成后的结构示意图。
附图部件标识如下：
阵列基板100； 基板11；
导电遮光层12； 缓冲层13；
有源层14； 栅极绝缘层15；
栅极16； 介电层17；
漏极18a； 源极18b；
功能层19；
第一槽孔13a； 第一连接孔180a；
第二连接孔180b； 第二槽孔110。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，本实施例提供一种阵列基板100，其包括基板11、导电遮光层12、缓冲层13、有源层14、栅极绝缘层15、栅极16、介电层17、漏极18a、源极18b以及功能层19。
所述基板11可以为柔性基板，也可以为刚性基板。
所述导电遮光层12设于所述基板11上。所述导电遮光层12所用的材料可以为铜、钼、铝、铁，所述的导电遮光层12可以单层的金属结构或者多层的金属结构。
所述缓冲层13设于所述基板11上且覆盖所述导电遮光层12，所述缓冲层13具有一第一槽孔13a，所述第一槽孔13a从所述缓冲层13远离所述基板11的一面贯穿至所述导电遮光层12的表面。所述缓冲层13所用的材料包括但不限于氧化硅(如SiO2)、氮化硅(Si3N4)。
所述有源层14设于所述缓冲层13上且延伸至所述第一槽孔13a内，所述有源层14通过所述第一槽孔13a与所述导电遮光层12连接。所述有源层14所用的材料包括但不限铟镓锌氧化物(IGZO)。
所述栅极绝缘层15设于所述有源层14上且正对于所述导电遮光层12。所述栅极绝缘层15所用的材料包括但不限于氧化硅(如SiO2)、氮化硅(Si3N4)。
所述栅极16设于所述栅极绝缘层15上。所述栅极16所用的材料包括但不限于铜、钼、铝、铁。
所述介电层17设于所述缓冲层13上且覆盖所述栅极16，所述介电层17具有贯穿至所述有源层14表面的第一连接孔180a和第二连接孔180b，所述第一连接孔180a和所述第二连接孔180b分别位于所述栅极16的两侧。所述介电层17所用的材料包括但不限于氧化硅(如SiO2)、氮化硅(Si3N4)。
所述漏极18a设于所述介电层17上且通过所述第一连接孔180a延伸并连接至所述有源层14。所述源极18b设于所述介电层17上且通过所述第二连接孔180b延伸并连接至所述有源层14，所述有源层14通过所述第一槽孔13a连接至所述导电遮光层12上，使得所述源极18b与所述有源层14、所述导电遮光层12在通电时保持在同一电位上，从而有效提升薄膜晶体管(TFT)的工作稳定性。需要说明的是，需要对连接至所述导电遮光层12的所述有源层14进行导体化处理(即位于所述栅极16右侧的有源层)。
本实施例的所述第一连接孔180a和第二连接孔180b只需贯穿一层绝缘层(即所述介电层17)就可以连接至所述有源层14，即所述第一连接孔180a和第二连接孔180b均为一浅孔结构；而在现有技术中，源极连接孔、漏极连接孔均需要贯穿介电层和栅极绝缘层，从而使得源极连接孔、漏极连接孔均为一深孔。因此，与现有技术相比，本实施例只需在所述介电层17上开孔即可，且为浅孔，有利于提升显示面板的开口率。
在本实施例中，拟定所述导电遮光层12在所述基板11的表面具有第一正向投影，所述有源层14在所述基板11的表面具有第二正向投影，所述第二正向投影完全落入所述第一正向投影中。所述导电遮光层12用以对所述有源层14进行遮光处理。
拟定所述漏极18a在所述基板11的表面具有第三正向投影，所述第三正向投影完全落入所述第一正向投影中。
需要强调的是，本实施例的通过对所述介电层17进行开孔处理形成所述第二连接孔180b，以及对所述缓冲层13进行开孔处理形成第一槽孔13a，且所述第二连接孔180b与第一槽孔13a错位设置，这样有利于提升所述源极18b与所述有源层14、所述导电遮光层12连接的稳定性，且保证所述导电遮光层12对所述有源层14的遮光效果。换句话来说，所述第二连接孔180b与第一槽孔13a错位设置，有利于避免一垂直通孔直接贯穿所述介电层17和所述缓冲层13，影响了所述源极18b与所述有源层14、所述导电遮光层12连接的稳定性，且影响了所述导电遮光层12对所述有源层14的遮光效果。
所述功能层19设于所述介电层17上且覆盖所述源极18a和所述漏极18b，所述功能层19中具有贯穿至所述漏极18a表面的第二槽孔110，所述第二槽孔110的位置与所述第一槽孔13a的位置相对应，且所述第二槽孔110的开口尺寸与所述第一槽孔13a的开口尺寸一致。换句话来说，采用同一掩膜板通过曝光显影等工艺分别对所述缓冲层13和所述功能层19进行挖孔处理，使得在所述缓冲层上形成所述第一槽孔13a，在所述功能层19上形成所述第二槽孔110，进而使得所述第二槽孔110的开口尺寸与所述第一槽孔13a的开口尺寸一致。在本实施例中，采用同一掩膜板分别对所述缓冲层13和所述功能层19进行挖孔处理，有利于节省一块掩膜板，节约成本。
需要说明的是，本实施例的所述功能层19为钝化层，其所用的材料包括但不限于氧化硅(如SiO2)、氮化硅(Si3N4)。
本实施例提供一种阵列基板，除了包括上述部件之外还包括阳极层、像素定义层、平坦层等膜层，在此不一一赘述。该阵列基板可以应用于所述显示面板中，该面板可以为液晶显示面板、OLED显示面板，在此不做限定。
本实施例还提供一种阵列基板的制备方法，具体包括如下步骤S1)-S13)。
S1)提供一基板。其中，所述基板可以为柔性基板，也可以为刚性基板。
S2)形成一导电遮光层于所述基板上。
如图2所示，在所述基板1上沉积金属材料形成第一金属层，且对所述第一金属层进行曝光显影、湿蚀刻处理形成所述导电遮光层12。
S3)形成一缓冲层于所述导电遮光层上且延伸至所述基板表面。
如图3所示，在所述导电遮光层12沉积氧化硅(如SiO2)、氮化硅(Si3N4)等无机材料的一种或多种，形成所述缓冲层13。
S4)对所述缓冲层进行挖孔处理，形成一第一槽孔，所述第一槽孔从所述缓冲层远离所述基板的一面贯穿至所述导电遮光层的表面。
请继续参照图3所示，采用一掩膜板对所述缓冲层13进行挖孔处理，形成所述第一槽孔13a，使得所述第一槽孔13a从所述缓冲层13远离所述基板11的一面贯穿至所述导电遮光层12的表面。
S5)形成一有源层于所述缓冲层上且延伸至所述第一槽孔内，其中所述有源层通过所述第一槽孔与所述导电遮光层连接。
如图4所示，沉积铟镓锌氧化物(IGZO)于所述缓冲层13上和所述第一槽孔13a内，经过曝光显影、湿蚀刻处理，形成所述有源层14，且对连接至所述导电遮光层12的所述有源层14进行导体化处理(即位于所述栅极16右侧的有源层)。
S6)形成一栅极绝缘层于所述有源层上且正对于所述导电遮光层。
如图5所示，沉积氧化硅(如SiO2)、氮化硅(Si3N4)等无机材料于所述有源层14上，经曝光显影、干刻蚀处理，形成所述栅极绝缘层15。
S7)形成一栅极于所述栅极绝缘层上。
请继续参照图5所示，沉积铜、钼、铝、铁中的一种或多种金属材料于所述栅极绝缘层15上，经曝光显影、湿刻蚀处理，形成所述栅极16。
S8)形成一介电层于所述栅极上且延伸至所述缓冲层。
如图6所示，沉积氧化硅(如SiO2)、氮化硅(Si3N4)等无机材料于所述栅极16和所述缓冲层13上，形成所述介电层17。
S9)对所述介电层进行挖孔处理，形成第一连接孔和第二连接孔，所述第一连接孔和所述第二连接孔分别位于所述栅极的两侧。
请继续参照图6所示，采用一掩膜板对所述介电层17进行挖孔处理，形成所述第一连接孔180a和所述第二连接孔180b。
S10)如图7所示，沉积金属材料于所述第一连接孔180a内且延伸至所述介电层17表面，形成漏极18a，所述漏极18a通过所述第一连接孔180a延伸并连接至所述有源层14。
S11)如图7所示，沉积金属材料于所述第二连接孔180b内且延伸至所述介电层17表面，形成源极18b，其中，所述源极18b通过所述第二连接孔180b延伸并连接至所述有源层14。其中，所述有源层14通过所述第一槽孔13a连接至所述导电遮光层12上，使得所述源极18b与所述有源层14、所述导电遮光层12在通电时保持在同一电位上，从而有效提升薄膜晶体管(TFT)的工作稳定性。
需要强调的是，本实施例的通过对所述介电层17进行开孔处理形成所述第二连接孔180b，以及对所述缓冲层13进行开孔处理形成第一槽孔13a，且所述第二连接孔180b与第一槽孔13a错位设置，这样有利于提升所述源极18b与所述有源层14、所述导电遮光层12连接的稳定性，且保证所述导电遮光层12对所述有源层14的遮光效果。换句话来说，所述第二连接孔180b与第一槽孔13a错位设置，有利于避免一垂直通孔直接贯穿所述介电层17和所述缓冲层13，影响了所述源极18b与所述有源层14、所述导电遮光层12连接的稳定性，且影响了所述导电遮光层12对所述有源层14的遮光效果。
S12)形成一功能层于所述源极和所述漏极上且延伸至所述介电层表面。
如图8所示，沉积氧化硅(如SiO2)、氮化硅(Si3N4)等无机材料于所述漏极18a和所述源极18且延伸至所述介电层17上，形成所述功能层19，所述功能层19为钝化层。
S13)对所述功能层进行挖孔处理，形成第二槽孔，其中，所述第二槽孔的位置与所述第一槽孔的位置相对应。
如图8所示，采用一掩膜板对所述功能层19进行挖孔处理，形成所述第二槽孔110。其中，该步骤S13)所采用的掩膜板与步骤S4)所采用的掩膜板相同，即采用同一掩膜板分别对所述缓冲层13和所述功能层19进行挖孔处理，使得所述第二槽孔110的位置与所述第一槽孔13a的位置相对应，且所述第二槽孔110的开口尺寸与所述第一槽孔13a的开口尺寸一致，这样有利于掩膜板的费用，节约成本。
本发明的技术效果在于，提供一种阵列基板及其制备方法，通过在所述介电层设置第二连接孔以及在所述缓冲层设置第一槽孔，且所述第二连接孔与所述第一槽孔错位设置，这样有利于提升所述源极与所述有源层、所述导电遮光层连接的稳定性，使得所述源极与所述有源层、所述导电遮光层在通电时保持在同一电位上，且保证所述导电遮光层对所述有源层的遮光效果。另外，采用同一块掩膜板在缓冲层上形成第一槽孔和在所述功能层(钝化层)形成第二槽孔，这样有利于节约掩膜板的费用，节约成本。
以上对本申请实施例所提供的一种阵列基板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (4)
1.一种阵列基板，其特征在于，包括：
基板；
导电遮光层，设于所述基板上；
缓冲层，设于所述基板上且覆盖所述导电遮光层，所述缓冲层具有一第一槽孔，所述第一槽孔从所述缓冲层远离所述基板的一面贯穿至所述导电遮光层的表面；
有源层，设于所述缓冲层上且延伸至所述第一槽孔内，所述有源层通过所述第一槽孔与所述导电遮光层连接；
栅极绝缘层，设于所述有源层上且正对于所述导电遮光层；
栅极，设于所述栅极绝缘层上；
介电层，设于所述缓冲层上且覆盖所述栅极，所述介电层具有贯穿至所述有源层表面的第一连接孔和第二连接孔，所述第一连接孔和所述第二连接孔分别位于所述栅极的两侧；
漏极，设于所述介电层上且通过所述第一连接孔延伸并连接至所述有源层；
源极，设于所述介电层上且通过所述第二连接孔延伸并连接至所述有源层；
功能层，设于所述介电层上且覆盖所述源极和所述漏极，所述功能层中具有贯穿至所述漏极表面的第二槽孔，所述第二槽孔的位置与所述第一槽孔的位置相对应；所述第二槽孔的开口尺寸与所述第一槽孔的开口尺寸一致。
2.根据权利要求1所述的阵列基板，其特征在于，拟定所述导电遮光层在所述基板的表面具有第一正向投影，所述有源层在所述基板的表面具有第二正向投影，所述第二正向投影完全落入所述第一正向投影中。
3.根据权利要求2所述的阵列基板，其特征在于，拟定所述漏极在所述基板的表面具有第三正向投影，所述第三正向投影完全落入所述第一正向投影中。
4.一种阵列基板的制备方法，其特征在于，包括如下步骤：
提供一基板；
形成一导电遮光层于所述基板上；
形成一缓冲层于所述导电遮光层上且延伸至所述基板表面；
对所述缓冲层进行挖孔处理，形成一第一槽孔，所述第一槽孔从所述缓冲层远离所述基板的一面贯穿至所述导电遮光层的表面；
形成一有源层于所述缓冲层上且延伸至所述第一槽孔内，其中所述有源层通过所述第一槽孔与所述导电遮光层连接；
形成一栅极绝缘层于所述有源层上且正对于所述导电遮光层；
形成一栅极于所述栅极绝缘层上；
形成一介电层于所述栅极上且延伸至所述缓冲层；
对所述介电层进行挖孔处理，形成第一连接孔和第二连接孔，所述第一连接孔和所述第二连接孔分别位于所述栅极的两侧；
沉积金属材料于所述第一连接孔内且延伸至所述介电层表面，形成漏极，其中，所述漏极通过所述第一连接孔延伸并连接至所述有源层；
沉积金属材料于所述第二连接孔内且延伸至所述介电层表面，形成源极，其中，所述源极通过所述第二连接孔延伸并连接至所述有源层；
形成一功能层于所述有源层上方；
对所述功能层进行挖孔处理，形成第二槽孔，其中，所述第二槽孔的位置与所述第一槽孔的位置相对应；
其中，在所述对所述缓冲层进行挖孔处理的步骤和所述对所述功能层进行挖孔处理的步骤中，采用同一掩膜板分别对所述缓冲层和所述功能层进行挖孔处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110140681.1A CN112951848B (zh) | 2021-02-02 | 2021-02-02 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110140681.1A CN112951848B (zh) | 2021-02-02 | 2021-02-02 | 阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951848A CN112951848A (zh) | 2021-06-11 |
| CN112951848B true CN112951848B (zh) | 2023-04-07 |
Family
ID=76241310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110140681.1A Active CN112951848B (zh) | 2021-02-02 | 2021-02-02 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951848B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117580394A (zh) * | 2023-12-13 | 2024-02-20 | 惠科股份有限公司 | 像素结构及其制备方法、显示基板及显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585304A (zh) * | 2018-11-23 | 2019-04-05 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101992917B1 (ko) * | 2016-11-30 | 2019-06-25 | 엘지디스플레이 주식회사 | 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| CN107424935A (zh) * | 2017-05-08 | 2017-12-01 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示基板及其制作方法、显示装置 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| CN109509707B (zh) * | 2018-12-11 | 2023-04-28 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
| CN110634957A (zh) * | 2019-08-28 | 2019-12-31 | 深圳市华星光电半导体显示技术有限公司 | Tft器件及其制备方法、tft阵列基板、显示装置 |
-
2021
- 2021-02-02 CN CN202110140681.1A patent/CN112951848B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585304A (zh) * | 2018-11-23 | 2019-04-05 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951848A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300917B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN108417583B (zh) | 一种阵列基板的制造方法和阵列基板 | |
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| WO2016123974A1 (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| CN111415948A (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN108550625B (zh) | 一种薄膜晶体管及其制作方法 | |
| WO2021031312A1 (zh) | 有机发光显示面板及其制备方法 | |
| WO2019061813A1 (zh) | Esl型tft基板及其制作方法 | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| KR20140139773A (ko) | 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법 | |
| KR20110069454A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| CN112951848B (zh) | 阵列基板及其制备方法 | |
| CN107112363B (zh) | 薄膜电晶体制造方法及薄膜电晶体 | |
| CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| CN109378320B (zh) | 一种阵列基板及其制备方法 | |
| CN110828476B (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2019042251A1 (zh) | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 | |
| CN111293153A (zh) | 一种显示面板及显示面板制程方法 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| CN108538921B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| KR20200034083A (ko) | 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치 | |
| CN110998811B (zh) | 一种薄膜晶体管及其制造方法与薄膜晶体管阵列 | |
| CN108922892B (zh) | 阵列基板及其制作方法、显示面板 | |
| CN111554634A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |