CN107424935A - 薄膜晶体管、显示基板及其制作方法、显示装置 - Google Patents

薄膜晶体管、显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN107424935A
CN107424935A CN201710317056.3A CN201710317056A CN107424935A CN 107424935 A CN107424935 A CN 107424935A CN 201710317056 A CN201710317056 A CN 201710317056A CN 107424935 A CN107424935 A CN 107424935A
Authority
CN
China
Prior art keywords
source
tft
underlay substrate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710317056.3A
Other languages
English (en)
Inventor
刘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710317056.3A priority Critical patent/CN107424935A/zh
Publication of CN107424935A publication Critical patent/CN107424935A/zh
Priority to US15/871,525 priority patent/US20180323347A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

本发明提供了一种薄膜晶体管、显示基板及其制作方法、显示装置，属于显示技术领域。薄膜晶体管的制作方法，包括：在衬底基板上形成遮光金属图形和源漏金属层图形；形成缓冲层，对缓冲层进行构图，形成暴露出部分遮光金属图形的第一过孔和暴露出部分源漏金属层图形的第二过孔；在缓冲层上形成半导体层的图形，半导体层的图形包括源极区、漏极区、位于源极区和漏极区之间的有源层，源极区通过第一过孔与遮光金属图形连接，漏极区通过第二过孔与源漏金属层图形连接；在半导体层的图形上形成栅绝缘层和栅极；以栅极为掩膜，对源极区和漏极区进行导体化处理，形成薄膜晶体管的源极和漏极。本发明能够保证薄膜晶体管的产品良率和显示基板的显示效果。

Description

薄膜晶体管、显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种薄膜晶体管、显示基板及其制作方法、显示装置。
背景技术
由于顶栅型的氧化物TFT(薄膜晶体管)具有较低的寄生电容，较优良的电学特性，因此被视为是大尺寸高分辨率的AMOLED(有源矩阵有机发光二极体)显示器的首选技术方案。顶栅型TFT常采用共面结构的自对准工艺技术来制作，在顶栅自对准共面结构的TFT中，氧化物有源层位于源漏金属层和栅金属层下方，靠近衬底基板，很容易受到外界光源或者环境光的照射，而氧化物有源层的光照稳定性较差，因此顶栅型的氧化物TFT常常需要在氧化物有源层下方制作金属图形用来遮光。
由于现有技术需要利用专门的一次构图工艺来制作用来遮光的金属图形，因此会增加顶栅型的氧化物TFT的构图工艺次数，导致顶栅型的氧化物TFT的构图工艺次数较多，生产成本较高；并且现有技术中为了提高顶栅型TFT的电学特性，一般将用来遮光的金属图形与源漏金属层进行电连接，连接金属图形与源漏金属层的过孔需要同时贯穿层间绝缘层和缓冲层，过孔的深度较大，提高了打孔工艺的难度，并且容易产生工艺上的不良，例如搭接断线。同时，顶栅自对准共面结构的TFT中，经常将导体化后的氧化物有源层作为源电极、漏电极和数据线使用，这样在大尺寸面板上，由于导电性的不佳会造成严重的IR Drop(压降)现象，影响显示效果。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管、显示基板及其制作方法、显示装置，能够保证薄膜晶体管的产品良率和显示基板的显示效果。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种薄膜晶体管的制作方法，包括：
在衬底基板上形成遮光金属图形和源漏金属层图形；
形成覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层，对所述缓冲层进行构图，形成暴露出部分所述遮光金属图形的第一过孔和暴露出部分所述源漏金属层图形的第二过孔；
在所述缓冲层上形成半导体层的图形，所述半导体层的图形包括源极区、漏极区、位于所述源极区和所述漏极区之间的有源层，所述遮光金属图形在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影，且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影，所述源极区通过所述第一过孔与所述遮光金属图形连接，所述漏极区通过所述第二过孔与所述源漏金属层图形连接；
在所述半导体层的图形上形成栅绝缘层的图形和栅极，所述栅绝缘层的图形在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合；
以所述栅极为掩膜，对所述源极区和所述漏极区进行导体化处理，形成薄膜晶体管的源极和漏极。
进一步地，所述在衬底基板上形成遮光金属图形和源漏金属层图形包括：
在衬底基板上通过一次构图工艺同时形成所述遮光金属图形和所述源漏金属层图形。
进一步地，形成栅绝缘层的图形和栅极包括：
通过一次构图工艺同时形成所述栅绝缘层的图形和栅极。
进一步地，所述半导体层的图形为采用金属氧化物半导体材料。
本发明实施例还提供了一种薄膜晶体管，采用如上所述的制作方法制作得到，包括：
位于衬底基板上的同层的遮光金属图形和源漏金属层图形；
覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层，所述缓冲层包括对应所述遮光金属图形的第一过孔和对应所述源漏金属层图形的第二过孔；
位于所述缓冲层上的源极、漏极和有源层，所述遮光金属图形在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影，且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影，所述源极通过所述第一过孔与所述遮光金属图形连接，所述漏极通过所述第二过孔与所述源漏金属层图形连接；
位于所述有源层上的栅绝缘层的图形；
位于所述栅绝缘层上的栅极，所述栅极在所述衬底基板上的正投影与所述栅绝缘层的图形在所述衬底基板上的正投影重合。
本发明实施例还提供了一种显示基板的制作方法，包括采用如上所述的方法在衬底基板上制作薄膜晶体管。
进一步地，在制作所述薄膜晶体管之后，所述制作方法还包括：
形成钝化层，对所述钝化层进行构图形成暴露出部分所述薄膜晶体管的漏极的第三过孔；
在所述钝化层上形成像素电极的图形，所述像素电极通过所述第三过孔与所述漏极连接。
本发明实施例还提供了一种显示基板，包括位于衬底基板上的如上所述的薄膜晶体管。
进一步地，所述显示基板还包括：
覆盖所述薄膜晶体管的钝化层；
通过贯穿所述钝化层的第三过孔与所述薄膜晶体管的漏极连接的像素电极。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明的实施例具有以下有益效果：
上述方案中，连接源极区与遮光金属图形以及连接漏极区与源漏金属层图形的过孔仅需贯穿缓冲层，过孔的深度较小，降低了打孔工艺的难度，能够减少工艺上的不良，保证薄膜晶体管的产品良率；并且本实施例并不是完全利用导体化的半导体层的图形来充当源漏金属层图形，还利用金属制作源漏金属层图形，能够保证源漏金属层图形的导电性能，避免IR Drop现象，改善显示装置的显示效果。
附图说明
图1-图8为现有显示基板的制作流程示意图；
图9-图14为本发明实施例显示基板的制作流程示意图；
图15为本发明实施例显示基板的平面结构示意图。
附图标记
1、21衬底基板 2、221遮光金属图形 3、23缓冲层
4、24半导体层的图形 5、25栅绝缘层 6、26栅极
7层间绝缘层 8、222源漏金属层图形 9、27钝化层
10、28像素电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图1-图8所示，现有技术一般需要通过7-8次构图工艺来制作顶栅型TFT的显示基板，具体地，现有顶栅型TFT显示基板的制作方法包括以下步骤：
步骤1、如图1所示，提供一衬底基板1，在衬底基板1上形成遮光金属图形2；
其中，衬底基板1可为玻璃基板或石英基板。可以采用溅射或热蒸发的方法在衬底基板1上沉积一层金属层，对金属层进行构图形成遮光金属图形2，金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，任何具有遮光效果的金属导电薄膜均可用以制作遮光金属图形2。
步骤2、如图2所示，形成缓冲层3；
缓冲层3可采用SiOx或者SiNx或者SiOx和SiNx的复合膜层。
步骤3、如图3所示，形成半导体层的图形4；
在缓冲层3上沉积一层半导体材料，对半导体材料层进行构图形成半导体层的图形4，半导体材料可以采用金属氧化物半导体，比如IGZO或ITZO。
步骤4、如图4所示，在半导体层的图形4上形成栅绝缘层5和栅极6的图形；
其中，可以通过两次构图工艺分别形成栅绝缘层5和栅极6的图形，也可以通过一次构图工艺同时形成栅绝缘层5和栅极6的图形，栅绝缘层5在衬底基板1上的正投影与栅极6在衬底基板1上的正投影重合。
步骤5、如图5所示，形成层间绝缘层7的图形，层间绝缘层7包括有暴露出半导体层的图形4的过孔和暴露出遮光金属图形2的过孔，这两种过孔的深度不一致，暴露出遮光金属图形2的过孔的深度较大，提高了打孔工艺的难度，并且容易产生工艺上的不良，例如搭接断线。此时需要优良的刻蚀工艺来保证两个不同深度的过孔的刻蚀效果，否则需要两道构图工艺来完成两个不同深度的过孔的形成。
步骤6、如图6所示，形成源漏金属层图形8；
在经过步骤5的衬底基板1上沉积一层源漏金属层，并对源漏金属层进行构图形成源漏金属层图形8分别作为薄膜晶体管的源极和漏极，薄膜晶体管的源极和漏极分别通过贯穿层间绝缘层7的过孔与半导体层的图形4连接，并且源漏金属层图形8还通过贯穿层间绝缘层和缓冲层的过孔与遮光金属图形2连接，以提高顶栅型TFT的电学特性。
步骤7、如图7所示，形成钝化层9的图形；
在经过步骤6的衬底基板1上沉积一层钝化层材料，对钝化层材料进行构图形成钝化层9的图形，钝化层9的图形包括有暴露出薄膜晶体管的漏极的过孔。
步骤8、如图8所示，形成像素电极10。
在经过步骤7的衬底基板1上沉积一层透明导电材料，对透明导电材料进行构图形成像素电极10，像素电极10通过贯穿钝化层9的过孔与薄膜晶体管的漏极连接。
在显示基板为OLED显示基板时，之后还需要制作OLED器件的阳极、阴极和发光层，将阳极与像素电极10连接即可实现发光功能。
可以看出，现有技术中，需要较多的构图工艺才能完成顶栅型TFT的显示基板的制作，导致生产成本较高，并且连接遮光金属图形2与源漏金属层图形8的过孔需要同时贯穿层间绝缘层7和缓冲层3，过孔的深度较大，提高了打孔工艺的难度，并且容易产生工艺上的不良，例如搭接断线，导致薄膜晶体管的产品良率降低，并将影响显示基板的显示效果。
本发明的实施例为解决上述问题，提供一种薄膜晶体管、显示基板及其制作方法、显示装置，能够保证薄膜晶体管的产品良率和显示基板的显示效果。
本实施例提供一种薄膜晶体管的制作方法，包括：
在衬底基板上形成遮光金属图形和源漏金属层图形；
形成覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层，对所述缓冲层进行构图，形成暴露出部分所述遮光金属图形的第一过孔和暴露出部分所述源漏金属层图形的第二过孔；
在所述缓冲层上形成半导体层的图形，所述半导体层的图形包括源极区、漏极区、位于所述源极区和所述漏极区之间的有源层，所述遮光金属图形在所述衬底基板上的正投影完全覆盖所述有源层在所述衬底基板上的正投影，且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影，所述源极区通过所述第一过孔与所述遮光金属图形连接，所述漏极区通过所述第二过孔与所述源漏金属层图形连接；
在所述半导体层的图形上形成栅绝缘层的图形和栅极，所述栅绝缘层的图形在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合；
以所述栅极为掩膜，对所述源极区和所述漏极区进行导体化处理，形成薄膜晶体管的源极和漏极。
本实施例中，连接源极区与遮光金属图形以及连接漏极区与源漏金属层图形的过孔仅需贯穿缓冲层，过孔的深度较小，降低了打孔工艺的难度，能够减少工艺上的不良，保证薄膜晶体管的产品良率；并且本实施例并不是完全利用导体化的半导体层的图形来充当源漏金属层图形，还利用金属制作源漏金属层图形，能够保证源漏金属层图形的导电性能，避免IR Drop现象，改善显示装置的显示效果。
进一步地，所述在衬底基板上形成遮光金属图形和源漏金属层图形包括：
在衬底基板上通过一次构图工艺同时形成所述遮光金属图形和所述源漏金属层图形，这样不用再通过专门的构图工艺来制作遮光金属图形，能够减少制作薄膜晶体管的构图工艺的次数，降低薄膜晶体管的生产成本。
进一步地，形成栅绝缘层的图形和栅极包括：
通过一次构图工艺同时形成所述栅绝缘层的图形和栅极，这样能够减少制作薄膜晶体管的构图工艺的次数，降低薄膜晶体管的生产成本。
进一步地，所述半导体层的图形为采用金属氧化物半导体材料，包括IGZO、ITZO，当然半导体层的图形还可以采用其他半导体材料，比如非晶硅、多晶硅等，在此不再一一赘述。
本发明的实施例还提供了一种显示基板的制作方法，包括采用如上所述的方法在衬底基板上制作薄膜晶体管。
进一步地，在制作所述薄膜晶体管之后，所述制作方法还包括：
形成钝化层，对所述钝化层进行构图形成暴露出部分所述薄膜晶体管的漏极的第三过孔；
在所述钝化层上形成像素电极的图形，所述像素电极通过所述第三过孔与所述漏极连接。
下面结合图9-图14对本实施例的显示基板的制作方法进行详细介绍，具体地，本实施例的显示基板的制作方法包括以下步骤：
步骤a、如图9所示，提供一衬底基板21，在衬底基板21上形成遮光金属图形221和源漏金属层图形222；
其中，衬底基板21可为玻璃基板或石英基板。可以采用溅射或热蒸发的方法在衬底基板21上沉积一层金属层，对金属层进行一次构图同时形成遮光金属图形221和源漏金属层222，金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，任何具有遮光效果的金属导电薄膜均可用以制作遮光金属图形221和源漏金属层图形222。其中，遮光金属图形221用以防止光线照射到薄膜晶体管的有源层上，源漏金属层图形222可以充当数据线。
步骤b、如图10所示，形成缓冲层23，缓冲层23包括有暴露出遮光金属图形221的第一过孔和暴露出源漏金属层图形222的第二过孔；
其中，缓冲层23可采用SiOx或者SiNx或者SiOx和SiNx的复合膜层。
步骤c、如图11所示，形成半导体层的图形24；
在缓冲层23上沉积一层半导体材料，对半导体材料层进行构图形成半导体层的图形24，半导体材料可以采用金属氧化物半导体，比如IGZO或ITZO。半导体层的图形24包括源极区、漏极区、位于源极区和漏极区之间的有源层，遮光金属图形221在衬底基板上的正投影完全覆盖有源层在衬底基板上的正投影，且遮光金属图形221在衬底基板上的正投影至少覆盖部分源极区和部分漏极区在衬底基板上的正投影，源极区通过第一过孔与遮光金属图形221连接，漏极区通过第二过孔与源漏金属层图形222连接；
步骤d、如图12所示，在半导体层的图形24上形成栅绝缘层25和栅极26的图形；
其中，可以通过两次构图工艺分别形成栅绝缘层25和栅极26的图形，也可以通过一次构图工艺同时形成栅绝缘层25和栅极26的图形，栅绝缘层25在衬底基板21上的正投影与栅极26在衬底基板21上的正投影重合。
之后，可以以栅极26的图形为掩膜，对半导体层的图形24进行导体化，提高源极区和漏极区的导电能力，形成薄膜晶体管的源极和漏极。具体地，可以通过离子注入或等离子体处理等方式对半导体层的图形24进行导体化。
步骤e、如图13所示，形成钝化层27的图形；
在经过步骤d的衬底基板21上沉积一层钝化层材料，对钝化层材料进行构图形成钝化层27的图形，钝化层27的图形包括有暴露出薄膜晶体管的漏极的过孔。
步骤f、如图14所示，形成像素电极28。
在经过步骤e的衬底基板21上沉积一层透明导电材料，对透明导电材料进行构图形成像素电极28，像素电极28通过贯穿钝化层27的过孔与薄膜晶体管的漏极连接。
经过上述步骤a-e即可制作得到本实施例的显示基板，图15为本实施例显示基板的平面示意图。
在显示基板为OLED显示基板时，之后还需要制作OLED器件的阳极、阴极和发光层，将阳极与像素电极28连接即可实现发光功能。
可以看出，与现有显示基板的制作工艺相比，本实施例制作显示基板的构图次数大大减少，能够降低显示基板的生产成本；并且连接源极区与遮光金属图形以及连接漏极区与源漏金属层图形的过孔仅需贯穿缓冲层，过孔的深度较小，且过孔的深度均相等，降低了打孔工艺的难度，能够减少工艺上的不良，保证薄膜晶体管的产品良率；进一步，本实施例并不是完全利用导体化的半导体层的图形来充当源漏金属层图形，而是利用与遮光金属图形相同的材料来制作源漏金属层图形，能够保证源漏金属层图形的导电性能，避免IRDrop现象，改善显示装置的显示效果。
本发明的实施例还提供了一种薄膜晶体管，采用如上所述的制作方法制作得到，包括：
位于衬底基板上的同层的遮光金属图形和源漏金属层图形；
覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层，所述缓冲层包括对应所述遮光金属图形的第一过孔和对应所述源漏金属层图形的第二过孔；
位于所述缓冲层上的源极、漏极和有源层，所述遮光金属图形在所述衬底基板上的正投影完全覆盖所述有源层在所述衬底基板上的正投影，且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影，所述源极通过所述第一过孔与所述遮光金属图形连接，所述漏极通过所述第二过孔与所述源漏金属层图形连接；
位于所述有源层上的栅绝缘层的图形；
位于所述栅绝缘层上的栅极，所述栅极在所述衬底基板上的正投影与所述栅绝缘层的图形在所述衬底基板上的正投影重合。
本实施例中，连接源极区与遮光金属图形以及连接漏极区与源漏金属层图形的过孔仅需贯穿缓冲层，过孔的深度较小，降低了打孔工艺的难度，能够减少工艺上的不良，保证薄膜晶体管的产品良率；并且本实施例并不是完全利用导体化的半导体层的图形来充当源漏金属层图形，还利用金属制作源漏金属层图形，能够保证源漏金属层图形的导电性能，避免IR Drop现象，改善显示装置的显示效果。
本发明的实施例还提供了一种显示基板，包括位于衬底基板上的如上所述的薄膜晶体管。
进一步地，所述显示基板还包括：
覆盖所述薄膜晶体管的钝化层；
通过贯穿所述钝化层的第三过孔与所述薄膜晶体管的漏极连接的像素电极。
本发明的实施例还提供了一种显示装置，包括如上所述的显示基板。所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板上形成遮光金属图形和源漏金属层图形；
形成覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层，对所述缓冲层进行构图，形成暴露出部分所述遮光金属图形的第一过孔和暴露出部分所述源漏金属层图形的第二过孔；
在所述缓冲层上形成半导体层的图形，所述半导体层的图形包括源极区、漏极区、位于所述源极区和所述漏极区之间的有源层，所述遮光金属图形在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影，且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影，所述源极区通过所述第一过孔与所述遮光金属图形连接，所述漏极区通过所述第二过孔与所述源漏金属层图形连接；
在所述半导体层的图形上形成栅绝缘层的图形和栅极，所述栅绝缘层的图形在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合；
以所述栅极为掩膜，对所述源极区和所述漏极区进行导体化处理，形成薄膜晶体管的源极和漏极。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在衬底基板上形成遮光金属图形和源漏金属层图形包括：
在衬底基板上通过一次构图工艺同时形成所述遮光金属图形和所述源漏金属层图形。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，形成栅绝缘层的图形和栅极包括：
通过一次构图工艺同时形成所述栅绝缘层的图形和栅极。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述半导体层的图形为采用金属氧化物半导体材料。
5.一种薄膜晶体管，其特征在于，采用如权利要求1-4中任一项所述的制作方法制作得到，包括：
位于衬底基板上的同层的遮光金属图形和源漏金属层图形；
覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层，所述缓冲层包括对应所述遮光金属图形的第一过孔和对应所述源漏金属层图形的第二过孔；
位于所述缓冲层上的源极、漏极和有源层，所述遮光金属图形在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影，且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影，所述源极通过所述第一过孔与所述遮光金属图形连接，所述漏极通过所述第二过孔与所述源漏金属层图形连接；
位于所述有源层上的栅绝缘层的图形；
位于所述栅绝缘层上的栅极，所述栅极在所述衬底基板上的正投影与所述栅绝缘层的图形在所述衬底基板上的正投影重合。
6.一种显示基板的制作方法，其特征在于，包括采用如权利要求1-4中任一项所述的方法在衬底基板上制作薄膜晶体管。
7.根据权利要求6所述的显示基板的制作方法，其特征在于，在制作所述薄膜晶体管之后，所述制作方法还包括：
形成钝化层，对所述钝化层进行构图形成暴露出部分所述薄膜晶体管的漏极的第三过孔；
在所述钝化层上形成像素电极的图形，所述像素电极通过所述第三过孔与所述漏极连接。
8.一种显示基板，其特征在于，包括位于衬底基板上的如权利要求5所述的薄膜晶体管。
9.根据权利要求8所述的显示基板，其特征在于，所述显示基板还包括：
覆盖所述薄膜晶体管的钝化层；
通过贯穿所述钝化层的第三过孔与所述薄膜晶体管的漏极连接的像素电极。
10.一种显示装置，其特征在于，包括如权利要求8或9所述的显示基板。
CN201710317056.3A 2017-05-08 2017-05-08 薄膜晶体管、显示基板及其制作方法、显示装置 Pending CN107424935A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710317056.3A CN107424935A (zh) 2017-05-08 2017-05-08 薄膜晶体管、显示基板及其制作方法、显示装置
US15/871,525 US20180323347A1 (en) 2017-05-08 2018-01-15 Thin film transistor, display substrate, methods for manufacturing the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710317056.3A CN107424935A (zh) 2017-05-08 2017-05-08 薄膜晶体管、显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN107424935A true CN107424935A (zh) 2017-12-01

Family

ID=60425407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710317056.3A Pending CN107424935A (zh) 2017-05-08 2017-05-08 薄膜晶体管、显示基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US20180323347A1 (zh)
CN (1) CN107424935A (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550553A (zh) * 2018-06-06 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN109904186A (zh) * 2019-02-28 2019-06-18 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
CN110690231A (zh) * 2019-10-15 2020-01-14 合肥京东方卓印科技有限公司 显示背板及其制作方法、显示面板和显示装置
CN111244109A (zh) * 2020-01-17 2020-06-05 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法
CN111293127A (zh) * 2020-02-25 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
CN111524907A (zh) * 2020-04-26 2020-08-11 深圳市华星光电半导体显示技术有限公司 一种显示面板、其制备方法及显示装置
CN111564453A (zh) * 2020-05-14 2020-08-21 Tcl华星光电技术有限公司 背板、背板的制备方法和背光模组
CN111584604A (zh) * 2020-05-28 2020-08-25 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN111682075A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、移位寄存器和栅极驱动电路
WO2020186450A1 (zh) * 2019-03-19 2020-09-24 深圳市柔宇科技有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
CN112951848A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN113035894A (zh) * 2021-03-03 2021-06-25 京东方科技集团股份有限公司 图像传感器及其制作方法、显示装置
US11094721B2 (en) 2018-06-28 2021-08-17 Boe Technology Group Co., Ltd. Method for manufacturing array substrate including forming via holes having different widths using single patterning process
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
CN115377117A (zh) * 2022-07-28 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置
US11967620B2 (en) 2018-06-06 2024-04-23 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing the same and display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN110729313A (zh) * 2019-11-29 2020-01-24 京东方科技集团股份有限公司 显示面板、显示面板制备方法、显示装置
KR20220045478A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752477A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光显示设备及其制造方法
CN105826393A (zh) * 2015-01-06 2016-08-03 昆山国显光电有限公司 薄膜晶体管及其制作方法
CN105870197A (zh) * 2016-04-21 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板、显示装置
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752477A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光显示设备及其制造方法
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device
CN105826393A (zh) * 2015-01-06 2016-08-03 昆山国显光电有限公司 薄膜晶体管及其制作方法
CN105870197A (zh) * 2016-04-21 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板、显示装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967620B2 (en) 2018-06-06 2024-04-23 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing the same and display device
WO2019233267A1 (zh) * 2018-06-06 2019-12-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
CN108550553A (zh) * 2018-06-06 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
US11094721B2 (en) 2018-06-28 2021-08-17 Boe Technology Group Co., Ltd. Method for manufacturing array substrate including forming via holes having different widths using single patterning process
CN109904186A (zh) * 2019-02-28 2019-06-18 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
WO2020186450A1 (zh) * 2019-03-19 2020-09-24 深圳市柔宇科技有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
CN113261113A (zh) * 2019-03-19 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
US11437519B2 (en) 2019-08-28 2022-09-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT device and manufacturing method of same, TFT array substrate, and display device
WO2021035923A1 (zh) * 2019-08-28 2021-03-04 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
CN110690231A (zh) * 2019-10-15 2020-01-14 合肥京东方卓印科技有限公司 显示背板及其制作方法、显示面板和显示装置
CN111244109B (zh) * 2020-01-17 2022-12-23 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法
CN111244109A (zh) * 2020-01-17 2020-06-05 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法
CN111293127A (zh) * 2020-02-25 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
CN111524907A (zh) * 2020-04-26 2020-08-11 深圳市华星光电半导体显示技术有限公司 一种显示面板、其制备方法及显示装置
CN111564453A (zh) * 2020-05-14 2020-08-21 Tcl华星光电技术有限公司 背板、背板的制备方法和背光模组
CN111564453B (zh) * 2020-05-14 2023-10-31 Tcl华星光电技术有限公司 背板、背板的制备方法和背光模组
CN111584604A (zh) * 2020-05-28 2020-08-25 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN111682075A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、移位寄存器和栅极驱动电路
CN112951848A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN113035894A (zh) * 2021-03-03 2021-06-25 京东方科技集团股份有限公司 图像传感器及其制作方法、显示装置
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
WO2022252470A1 (zh) * 2021-06-04 2022-12-08 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
CN115377117A (zh) * 2022-07-28 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置
WO2024021466A1 (zh) * 2022-07-28 2024-02-01 惠科股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20180323347A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
CN107424935A (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
WO2019185011A1 (zh) 阵列基板及其制备方法、显示装置
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN104332477B (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
CN109192661B (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
JP5725337B2 (ja) 表示装置、表示装置の製造方法および電子機器
CN108140675A (zh) 半导体装置及其制造方法
CN103579532A (zh) 有机发光二极管显示装置及其制造方法
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN103489826A (zh) 阵列基板、制备方法以及显示装置
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
CN104620389B (zh) 半导体装置及其制造方法
CN108257977A (zh) 显示背板及其制作方法、显示面板和显示装置
CN109300840A (zh) 显示基板及其制造方法、显示装置
CN104350533A (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN103794555A (zh) 制造阵列基板的方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
US20220255025A1 (en) Oled display panel and display device
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171201