CN110491886A - 显示基板及其制造方法、显示装置 - Google Patents

显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN110491886A
CN110491886A CN201910785535.7A CN201910785535A CN110491886A CN 110491886 A CN110491886 A CN 110491886A CN 201910785535 A CN201910785535 A CN 201910785535A CN 110491886 A CN110491886 A CN 110491886A
Authority
CN
China
Prior art keywords
layer
pole plate
underlay substrate
sub
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910785535.7A
Other languages
English (en)
Inventor
王东方
苏同上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310095431.XA priority Critical patent/CN115995470A/zh
Priority to CN201910785535.7A priority patent/CN110491886A/zh
Publication of CN110491886A publication Critical patent/CN110491886A/zh
Priority to PCT/CN2020/109513 priority patent/WO2021036840A1/zh
Priority to US17/288,589 priority patent/US12027536B2/en
Priority to US18/214,181 priority patent/US11961850B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开一种显示基板及其制造方法、显示装置，属于显示技术领域。显示基板包括：衬底基板，以及，位于衬底基板上的像素单元，该像素单元包括存储电容，该存储电容的极板为透明极板。由于存储电容的极板为透明极板，因此存储电容可以透光，像素单元的透光面积较大。本申请有助于提高显示基板的开口率。本申请用于显示基板制造。

Description

显示基板及其制造方法、显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种显示基板及其制造方法、显示装置。
背景技术
随着显示行业的不断发展，用户对显示基板的要求越来越高，高品质的显示基板更加受到用户的青睐。
目前，显示基板包括由数据线和栅线交叉限定的多个像素单元，每个像素单元包括像素电极以及与该像素电极电连接的薄膜晶体管(英文：Thin Film Transistor；简称：TFT)和存储电容，TFT用于在扫描阶段向像素电极施加电信号，存储电容用于在非扫描阶段维持像素电极的电位。其中，存储电容的极板通常采用非透光材料制成。
但是，存储电容在像素单元内占有一定面积，且存储电容无法透光，因此像素单元的透光区域的面积较小，显示基板的开口率较低。
发明内容
本申请提供一种显示基板及其制造方法、显示装置，有助于提高显示基板的开口率。所述技术方案如下：
一方面，提供一种显示基板，所述显示基板包括：
衬底基板，以及，位于所述衬底基板上的像素单元，所述像素单元包括存储电容，所述存储电容的极板为透明极板。
可选地，所述存储电容包括相对分布的第一极板和第二极板，所述第一极板的材料包括金属氧化物，所述第二极板的材料包括导体化的半导体材料。
可选地，所述像素单元还包括：遮光层、有源层和源漏极图形，所述遮光层位于所述衬底基板与所述有源层之间，所述有源层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影内；
所述第一极板包括电连接的第一子极板和第二子极板，所述第一子极板与所述遮光层同层分布，所述第二子极板与所述源漏极图形同层分布，所述第二极板与所述有源层同层分布。
可选地，所述源漏极图形为透明图形。
可选地，所述遮光层与所述源漏极图形之间具有绝缘层，所述绝缘层上具有连接孔，所述第二子极板通过所述连接孔与所述第一子极板电连接。
可选地，所述像素单元还包括：缓冲层、栅绝缘层、栅极和层间介质层，所述缓冲层位于所述遮光层与所述有源层之间，所述有源层、所述栅绝缘层、所述栅极、所述层间介质层和所述源漏极图形构成薄膜晶体管；
所述遮光层与所述源漏极图形之间的所述绝缘层包括所述缓冲层和所述层间介质层。
可选地，所述有源层、所述栅绝缘层、所述栅极、所述层间介质层和所述源漏极图形沿远离所述衬底基板的方向分布，所述源漏极图形包括源极和漏极，所述栅绝缘层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合，所述层间介质层具有源极过孔和漏极过孔，所述源极通过所述源极过孔与所述有源层接触，所述漏极通过所述漏极过孔与所述有源层接触；
所述像素单元还包括：位于所述源漏极图形远离所述衬底基板一侧的钝化层，所述钝化层具有像素过孔；以及，
位于所述钝化层远离所述衬底基板一侧的像素电极，所述像素电极通过所述像素过孔与所述漏极电连接。
另一方面，提供一种显示基板的制造方法，所述方法包括：
提供衬底基板；
在所述衬底基板上形成像素单元，所述像素单元包括存储电容，所述存储电容的极板为透明极板。
可选地，所述存储电容包括相对分布的第一极板和第二极板，所述第一极板的材料包括金属氧化物，所述第二极板的材料包括导体化的半导体材料。
可选地，所述在所述衬底基板上形成像素单元，包括：
在所述衬底基板上形成遮光层和第一子极板，所述遮光层和所述第一子极板同层分布；
在形成有所述遮光层和所述第一子极板的所述衬底基板上形成有源层和第二极板，所述有源层和所述第二极板同层分布，所述有源层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影内；
在形成有所述有源层和所述第二极板的所述衬底基板上形成源漏极图形和第二子极板，所述源漏极图形和所述第二子极板同层分布，所述第二子极板与所述第一子极板电连接。
可选地，所述在所述衬底基板上形成像素单元，还包括：
在形成有所述遮光层和所述第一子极板的所述衬底基板上形成缓冲层；
所述在形成有所述遮光层和所述第一子极板的所述衬底基板上形成有源层和第二极板，包括：在形成有所述缓冲层的所述衬底基板上形成所述有源层和所述第二极板；
所述在所述衬底基板上形成像素单元，还包括：
在形成有所述有源层和所述第二极板的所述衬底基板上形成栅绝缘层、栅极和层间介质层，所述有源层、所述栅绝缘层、所述栅极和所述层间介质层沿远离所述衬底基板的方向分布，所述栅绝缘层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合，所述层间介质层具有源极过孔和漏极过孔；
在所述层间介质层和所述缓冲层上形成连接孔；
所述在形成有所述有源层和所述第二极板的所述衬底基板上形成源漏极图形和第二子极板，包括：
在形成有所述层间介质层的所述衬底基板上形成所述源漏极图形和所述第二子极板，所述源漏极图形包括源极和漏极，所述源极通过所述源极过孔与所述有源层接触，所述漏极通过所述漏极过孔与所述有源层接触，所述第二子极板通过所述连接孔与所述第一子极板电连接。
可选地，所述在所述衬底基板上形成遮光层和第一子极板，包括：
在所述衬底基板上形成第一导电材质层，所述第一导电材质层包括沿远离所述衬底基板的方向叠加的透明导电薄膜和遮光导电薄膜；
采用第一灰阶掩膜版，通过一次构图工艺对所述第一导电材质层进行处理，得到所述遮光层和所述第一子极板，所述遮光层包括所述叠加的透明导电薄膜和遮光导电薄膜，所述第一子极板包括所述透明导电薄膜；
所述在形成有所述缓冲层的所述衬底基板上形成所述有源层和所述第二极板，包括：
在形成有所述缓冲层的所述衬底基板上形成半导体材质层；
通过一次构图工艺对所述半导体材质层进行处理，得到所述有源层和半导体极板；
对所述半导体极板进行导体化处理，得到所述第二极板；
所述在形成有所述有源层和所述第二极板的所述衬底基板上形成栅绝缘层、栅极和层间介质层，包括：
在形成有所述有源层和所述第二极板的所述衬底基板上形成初始栅绝缘层；
在形成有所述初始栅绝缘层的所述衬底基板上形成所述栅极；
以所述栅极为掩膜对所述初始栅绝缘层进行刻蚀，得到所述栅绝缘层；
在形成有所述栅极的所述衬底基板上形成所述层间介质层；
所述在形成有所述层间介质层的所述衬底基板上形成所述源漏极图形和所述第二子极板，包括：
所述在形成有所述层间介质层的所述衬底基板上形成第二导电材质层，所述第二导电材质层包括沿远离所述衬底基板的方向叠加的透明导电薄膜和遮光导电薄膜；
采用第二灰阶掩膜版，通过一次构图工艺对所述第二导电材质层进行处理，得到所述源漏极图形和所述第二子极板，所述源漏极图形包括所述透明导电薄膜，所述第二子极板包括所述透明导电薄膜。
可选地，所述在所述衬底基板上形成像素单元，包括：
在所述衬底基板上形成遮光层和第一子极板，所述遮光层和所述第一子极板同层分布；
在形成有所述遮光层和所述第一子极板的所述衬底基板上形成缓冲层；
在形成有所述缓冲层的所述衬底基板上形成所述有源层和半导体极板，所述有源层和所述半导体极板同层分布，所述有源层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影内；
在形成有所述有源层和所述半导体极板的所述衬底基板上形成初始栅绝缘层；
在形成有所述初始栅绝缘层的所述衬底基板上形成栅极；
以所述栅极为掩膜对所述初始栅绝缘层进行刻蚀，得到所述栅绝缘层，露出所述半导体极板，所述栅绝缘层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合；
对所述半导体极板进行导体化处理，得到所述第二极板；
在形成有所述栅极的所述衬底基板上形成所述层间介质层，所述层间介质层具有源极过孔和漏极过孔；
在所述层间介质层和所述缓冲层上形成连接孔；
在形成有所述层间介质层的所述衬底基板上形成所述源漏极图形和所述第二子极板，所述源漏极图形包括源极和漏极，所述源极通过所述源极过孔与所述有源层接触，所述漏极通过所述漏极过孔与所述有源层接触，所述第二子极板通过所述连接孔与所述第一子极板电连接。
可选地，所述在所述衬底基板上形成像素单元，还包括：
在形成有所述源漏极图形和所述第二子极板的所述衬底基板上形成钝化层，所述钝化层具有像素过孔；
在形成有所述钝化层的所述衬底基板上形成像素电极，所述像素电极通过所述像素过孔与所述漏极电连接。
再一方面，提供一种显示装置，包括上述一方面所述的显示基板。
本申请提供的技术方案带来的有益效果是：
本申请实施例提供的显示基板及其制造方法、显示装置，由于在显示基板中，像素单元包括存储电容，存储电容的极板为透明极板，因此存储电容可以透光，像素单元的透光面积较大，显示基板的开口率较高。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种显示基板的结构示意图；
图2是本申请实施例提供的另一种显示基板的结构示意图；
图3是本申请实施例提供的再一种显示基板的结构示意图；
图4是本申请实施例提供的一种显示基板的制造方法的方法流程图；
图5是本申请实施例提供的另一种显示基板的制造方法的方法流程图；
图6是本申请实施例提供的一种衬底基板上形成遮光层和第一子极板的方法流程图；
图7是本申请实施例提供的一种在衬底基板上形成第一导电材质层后的示意图；
图8是本申请实施例提供的一种对第一导电材质层进行处理后的示意图；
图9是本申请实施例提供的一种在形成有遮光层和第一子极板的衬底基板上形成缓冲层后的示意图；
图10是是本申请实施例提供的一种在形成有缓冲层的衬底基板上形成有源层和第二极板的方法流程图；
图11是本申请实施例提供的一种在形成有缓冲层的衬底基板上形成半导体材质层后的示意图；
图12是本申请实施例提供的一种通过一次构图工艺对半导体材质层进行处理后的示意图；
图13是本申请实施例提供的一种对半导体极板进行导体化后的示意图；
图14是本申请实施例提供的一种在形成有源层和第二极板的衬底基板上形成栅绝缘层、栅极和层间介质层的方法流程图；
图15是本申请实施例提供的一种在形成有源层和第二极板的衬底基板上形成初始栅绝缘层后的示意图；
图16是本申请实施例提供的一种在形成有初始栅绝缘层的衬底基板上形成栅极后的示意图；
图17是本申请实施例提供的一种对初始栅绝缘层进行刻蚀后的示意图；
图18是本申请实施例提供的一种在形成有栅极的衬底基板上形成层间介质层后的示意图；
图19是本申请实施例提供的一种在层间介质层和缓冲层上形成连接孔后的示意图；
图20是本申请实施例提供的一种在形成有层间介质层的衬底基板上形成源漏极图形和第二子极板的方法流程图；
图21是本申请实施例提供的一种在形成有层间介质层的衬底基板上形成第二导电材质层后的示意图；
图22是本申请实施例提供的一种在形成有源漏极图形和第二子极板的衬底基板上形成钝化层后的示意图；
图23是本申请实施例提供的再一种显示基板的制造方法的方法流程图；
图24是本申请实施例提供的一种在形成有源层和半导体极板的衬底基板上形成初始栅绝缘层后的示意图；
图25是本申请实施例提供的一种在形成有初始栅绝缘层的衬底基板上形成栅极后的示意图；
图26是本申请实施例提供的一种对初始栅绝缘层进行刻蚀后的示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
请参考图1，其示出了本申请实施例提供的一种显示基板0的结构示意图，参见图1，显示基板0包括衬底基板01，以及，位于衬底基板01上的像素单元(图1中未示出)，该像素单元包括存储电容02，该存储电容02的极板为透明极板。
综上所述，本申请实施例提供的显示基板，由于在显示基板中，像素单元包括存储电容，存储电容的极板为透明极板，因此存储电容可以透光，像素单元的透光面积较大，显示基板的开口率较高。
其中，衬底基板01可以是采用玻璃或石英等具有一定坚固性的导光且非金属透明材料制成的刚性基板，或者衬底基板01可以是采用聚酰亚胺(英文：Polyimide；简称：PI)等材料制成的柔性基板。存储电容02的极板的材料可以为透明导电材料，以使得存储电容02的极板可以为透明极板。如图1所示，存储电容02包括相对分布的第一极板021和第二极板022，第一极板021与第二极板022相互绝缘，第一极板021的材料可以包括金属氧化物，第二极板022的材料可以包括导体化的半导体材料，例如，第一极板021的材料可以为氧化铟锡(英文：Indium Tin Oxide；简称：ITO)、氧化铟锌(英文：Indium Zinc Oxide；简称：IZO)或掺铝氧化锌(英文：Aluminum-doped Zinc Oxide；简称：ZnO:Al)中的一种或者多种的组合，第二极板022的材料可以为导体化的铟镓锌氧化物(英文：Indium Gallium Zinc Oxide；简称：IGZO)或导体化的铟锡锌氧化物(英文：Indium Tin Zinc Oxide；简称：ITZO)等。
可选地，请参考图2，其示出了本申请实施例提供的另一种显示基板0的结构示意图，参见图2，该像素单元还包括遮光层03、有源层04和源漏极图形05，遮光层03位于衬底基板01与有源层04之间，有源层04在衬底基板01上的正投影位于遮光层03在衬底基板01上的正投影内，遮光层03可以对有源层04进行遮挡，避免显示基板0的外界光线照射到有源层04上，源漏极图形05可以为透明图形，这样一来，源漏极图形05所在区域也可以透光，增大像素单元的透光区域的面积。如图2所示，存储电容02包括相对分布的第一极板021和第二极板022，第一极板021包括电连接的第一子极板0211和第二子极板0212，第一子极板0211与遮光层03同层分布，第二子极板0212与源漏极图形05同层分布，第二极板022与有源层04同层分布。其中，遮光层03与源漏极图形05之间具有绝缘层，绝缘层上具有连接孔(图2中未标出)，第二子极板0212通过该连接孔与第一子极板0211电连接。
其中，遮光层03可以为单层结构或多层结构。可选地，遮光层03可以包括沿远离衬底基板01的方向叠加的透明导电薄膜和遮光导电薄膜，该透明导电薄膜的材料可以为ITO，该遮光导电薄膜可以包括叠加的第一遮光薄膜和第二遮光薄膜，遮光薄膜的材料可以为金属Al(中文：铝)、金属Mo(中文：钼)或金属Cu(铜)中的一种或者多种的合金材料，且第一遮光薄膜的材料与第二遮光薄膜的材料可以相同或不同，例如，第一遮光薄膜的材料可以为金属Mo，第二遮光薄膜的材料可以为金属Al。有源层04的材料可以为a-Si(中文：非晶硅)、p-Si(中文：多晶硅)、IGZO或ITZO。源漏极图形05可以为单层结构或多层结构。可选地，源漏极图形05可以为采用ITO制成的单层结构，或者，源漏极图形05可以包括沿远离衬底基板01的方向叠加的透明导电薄膜和遮光导电薄膜，该透明导电薄膜的材料可以为ITO，该遮光导电薄膜可以包括叠加的第一遮光薄膜和第二遮光薄膜，遮光薄膜的材料可以为金属Nb(中文：铌)、金属Mo或金属Cu中的一种或者多种的合金材料，且第一遮光薄膜的材料与第二遮光薄膜的材料可以相同或不同，例如，第一遮光薄膜的材料可以为MoNb合金，第二遮光薄膜的材料可以为金属Cu。
可选地，请继续参考图2，像素单元还包括：缓冲层06、栅绝缘层07、栅极08和层间介质层09，缓冲层06位于遮光层03与有源层04之间，有源层04、栅绝缘层07、栅极08、层间介质层09和源漏极图形05构成薄膜晶体管G，遮光层03与源漏极图形05之间具有缓冲层06和层间介质层09，缓冲层06和层间介质层09上分别具有通孔，缓冲层06上的通孔与层间介质层09上的通孔连通构成连接孔，第二子极板0212通过该连接孔与第一子极板0211电连接。可选地，有源层04、栅绝缘层07、栅极08、层间介质层09和源漏极图形05沿远离衬底基板01的方向分布，源漏极图形05包括源极051和漏极052，栅绝缘层07在衬底基板01上的正投影与栅极08在衬底基板01上的正投影重合，层间介质层09上具有源极过孔和漏极过孔(图2中均未标出)，源极051通过该源极过孔与有源层04接触，漏极052通过该漏极过孔与有源层04接触。
可选地，缓冲层06的材料、栅绝缘层07的材料和层间介质层09的材料均可以为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNx)中的一种或者多种的组合，栅极08可以为单层结构或多层结构，例如，栅极08可以包括沿远离栅绝缘层07的方向叠加的第一膜层和第二膜层，该第一膜层的材料可以为金属Cu，第二膜层的材料可以为MoNb合金。
可选地，请参考图3，其示出了本申请实施例提供的再一种显示基板0的结构示意图，参见图3，在图2的基础上，该显示基板0还可以包括钝化层010和像素电极011，钝化层010位于源漏极图形05远离衬底基板01一侧，钝化层010具有像素过孔(图3中未标出)，像素电极011位于钝化层010远离衬底基板01的一侧，该像素电极011通过钝化层010上的像素过孔与漏极052电连接。其中，钝化层010的材料可以为SiOx、SiNx或SiOxNx中的一种或者多种的组合，像素电极011的材料可以为ITO、IZO或ZnO:Al中的一种或者多种的组合。
本领域技术人员容易理解，本申请实施例所描述的显示基板仅仅是示例性的，实际应用中，显示基板可以包括比本申请所描述的显示基板更多或更少的结构，例如，显示基板还可以包括公共电极，并且当显示基板为电致发光显示基板时，像素电极可以称为阳极，公共电极可以称为阴极，该显示基板还可以包括位于阳极与阴极之间的电致发光层等结构，本申请实施例在此不再赘述。
综上所述，本申请实施例提供的显示基板，由于在显示基板中，像素单元包括存储电容，存储电容的极板为透明极板，因此存储电容可以透光，像素单元的透光面积较大，显示基板的开口率较高。
请参考图4，其示出了本申请实施例提供的一种显示基板的制造方法的方法流程图，该方法可以用于制造图1至图3任一所示的显示基板0。参见图4，该方法可以包括以下步骤：
在步骤101中，提供衬底基板。
在步骤102中，在衬底基板上形成像素单元，像素单元包括存储电容，存储电容的极板为透明极板。
综上所述，本申请实施例提供的方法制造的显示基板中，像素单元包括存储电容，存储电容的极板为透明极板，因此存储电容可以透光，使得像素单元的透光面积较大，显示基板的开口率较高。
请参考图5，其示出了本申请实施例提供的另一种显示基板的制造方法的方法流程图，该方法可以用于制造图1至图3任一所示的显示基板0，本实施例以制造图3所示的显示基板0为例进行说明。参见图5，该方法包括以下步骤：
在步骤201中，在衬底基板上形成遮光层和第一子极板，遮光层和第一子极板同层分布。
在本申请实施例中，遮光层和第一子极板可以通过一次工艺形成。可选地，请参考图6，其示出的是本申请实施例提供的一种衬底基板上形成遮光层和第一子极板的方法流程图。参见图6，该方法可以包括以下几个子步骤：
在子步骤2011中，在衬底基板上形成第一导电材质层，第一导电材质层包括沿远离衬底基板的方向叠加的透明导电薄膜和遮光导电薄膜。
请参考图7，其示出了本申请实施例提供的一种在衬底基板01上形成第一导电材质层W后的示意图，该第一导电材质层W可以包括沿远离衬底基板01的方向叠加的透明导电薄膜和遮光导电薄膜，透明导电薄膜和遮光导电薄膜均可以为单层结构或多层结构，可选地，透明导电薄膜为单层结构，该透明导电薄膜的材料可以为ITO，遮光导电薄膜包括沿远离衬底基板01的方向叠加的第一遮光薄膜和第二遮光薄膜，第一遮光薄膜的材料可以为金属Al，第二遮光薄膜的材料可以为金属Mo。示例地，可以在衬底基板01上依次沉积ITO、金属Al和金属Mo得到第一导电材质层W。
在子步骤2012中，采用第一灰阶掩膜版，通过一次构图工艺对第一导电材质层进行处理，得到遮光层和第一子极板，遮光层包括叠加的透明导电薄膜和遮光导电薄膜，第一子极板包括透明导电薄膜。
请参考图8，其示出了本申请实施例提供的一种对第一导电材质层W进行处理后的示意图，遮光层03和第一子极板0211同层分布，遮光层03可以包括叠加的透明导电薄膜和遮光导电薄膜，第一子极板0211可以包括透明导电薄膜。
在本申请实施例中，可以采用第一灰阶掩膜版，通过一次构图工艺对第一导电材质层W进行处理，得到遮光层03和第一子极板0211。可选地，首先，可以在第一导电材质层W上形成光刻胶层，接着，采用第一灰阶掩膜版对光刻胶层进行曝光、显影得到光刻胶图形，该光刻胶图形包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区，第一光刻胶区的厚度大于第二光刻胶区的厚度，然后，对第一导电材质层W上与光刻胶完全去除区对应的区域进行刻蚀，去除与光刻胶完全去除区对应的第一导电材质层W，之后，去除第二光刻胶区的光刻胶，并对第一导电材质层W上与该第二光刻胶区对应的区域进行刻蚀，去除第一导电材质层W上与第二光刻胶区对应的区域的遮光导电薄膜得到第一子极板0211，最后去除第一光刻胶区的光刻胶得到遮光层03。
在步骤202中，在形成有遮光层和第一子极板的衬底基板上形成缓冲层。
请参考图9，其示出了本申请实施例提供的一种在形成有遮光层03和第一子极板0211的衬底基板01上形成缓冲层06后的示意图。缓冲层06覆盖遮光层03和第一子极板0211。缓冲层06的材料可以为SiOx、SiNx或SiOxNx中的一种或者多种的组合。示例地，以SiOx为材料，通过沉积、涂敷或溅射等工艺中的任一种在形成遮光层03和第一子极板0211的衬底基板01上形成缓冲层06。
在步骤203中，在形成有缓冲层的衬底基板上形成有源层和第二极板，有源层和第二极板同层分布，有源层在衬底基板上的正投影位于遮光层在衬底基板上的正投影内。
在本申请实施例中，有源层和第二极板可以通过一次工艺形成。请参考图10，其示出的是本申请实施例提供的一种在形成有缓冲层的衬底基板上形成有源层和第二极板的方法流程图。参见图10，该方法可以包括以下几个子步骤：
在子步骤2031中，在形成有缓冲层的衬底基板上形成半导体材质层。
请参考图11，其示出了本申请实施例提供的一种在形成有缓冲层06的衬底基板01上形成半导体材质层X后的示意图，该半导体材质层X的材料可以为IGZO或ITZO。示例地，以IGZO为材料，通过沉积、磁控溅射或热蒸发等工艺中的任一种在形成有缓冲层06的衬底基板01上形成半导体材质层X。
在子步骤2032中，通过一次构图工艺对半导体材质层进行处理，得到有源层和半导体极板。
请参考图12，其示出了本申请实施例提供的一种通过一次构图工艺对半导体材质层X进行处理后的示意图。有源层04和半导体极板T同层分布，有源层04在衬底基板01上的正投影位于遮光层03在衬底基板01上的正投影内。
在子步骤2033中，对半导体极板进行导体化处理，得到第二极板。
请参考图13，其示出了本申请实施例提供的一种对半导体极板T进行导体化处理后的示意图，对半导体极板T进行导体化处理后可以得到第二极板022，第二极板022与有源层04同层分布。可选地，可以通过掺杂等工艺对半导体极板T进行导体化处理得到第二极板022。
在步骤204中，在形成有源层和第二极板的衬底基板上形成栅绝缘层、栅极和层间介质层，有源层、栅绝缘层、栅极和层间介质层沿远离衬底基板的方向分布，栅绝缘层在衬底基板上的正投影与栅极在衬底基板上的正投影重合，层间介质层具有源极过孔和漏极过孔。
可选地，请参考图14，其示出的是本申请实施例提供的一种在形成有源层和第二极板的衬底基板上形成栅绝缘层、栅极和层间介质层的方法流程图。参见图14，该方法可以包括以下几个子步骤：
在子步骤2041中，在形成有源层和第二极板的衬底基板上形成初始栅绝缘层。
请参考图15，其示出了本申请实施例提供的一种在形成有源层04和第二极板022的衬底基板01上形成初始栅绝缘层Y后的示意图，初始栅绝缘层Y覆盖有源层04和第二极板022。其中，初始栅绝缘层Y的材料可以为SiOx、SiNx或SiOxNx中的一种或者多种的组合。示例地，以SiOx为材料，通过沉积、涂敷或溅射等工艺中的任一种在形成有源层04和第二极板022的衬底基板01上形成初始栅绝缘层Y。
在子步骤2042中，在形成有初始栅绝缘层的衬底基板上形成栅极。
请参考图16，其示出了本申请实施例提供的一种在形成有初始栅绝缘层Y的衬底基板上01形成栅极08后的示意图，栅极08在衬底基板01上的正投影位于有源层04在衬底基板01上的正投影内。可选地，栅极08可以为单层结构或多层结构，例如，栅极08可以包括沿远离初始栅绝缘层Y的方向叠加的第一膜层和第二膜层，该第一膜层的材料可以为金属Cu，第二膜层的材料可以为MoNb合金。示例地，可以在初始栅绝缘层Y上依次沉积金属Cu和MoNb合金得到栅极材质层，通过一次构图工艺对栅极材质层进行处理得到栅极08。
在子步骤2043中，以栅极为掩膜对初始栅绝缘层进行刻蚀，得到栅绝缘层。
请参考图17，其示出了本申请实施例提供的一种对初始栅绝缘层Y进行刻蚀后的示意图，以栅极08为掩膜对初始栅绝缘层Y进行刻蚀后可以得到栅绝缘层07，该栅绝缘层07在衬底基板01上的正投影与栅极08在衬底基板01上的正投影重合。
在子步骤2044中，在形成有栅极的衬底基板上形成层间介质层。
请参考图18，其示出了本申请实施例提供的一种在形成有栅极08的衬底基板01上形成层间介质层09后的示意图，层间介质层09上具有源极过孔b和漏极过孔c。其中，层间介质层09的材料可以为SiOx、SiNx或SiOxNx中的一种或者多种的组合。示例地，可以通过沉积、涂敷或溅射等工艺中的任一种在形成有栅极08的衬底基板01上形成SiOx材质层，通过一次构图工艺对SiOx材质层进行处理，以形成源极过孔b和漏极过孔c，得到层间介质层09。
在步骤205中，在层间介质层和缓冲层上形成连接孔。
请参考图19，其示出了本申请实施例提供的一种在层间介质层09和缓冲层06上形成连接孔a后的示意图，连接孔a贯穿层间介质层09和缓冲层06。可选地，可以通过一次构图工艺在层间介质层09和缓冲层06上形成连接孔a。
在步骤206中，在形成有层间介质层的衬底基板上形成源漏极图形和第二子极板，源漏极图形包括源极和漏极，源极通过源极过孔与有源层接触，漏极通过漏极过孔与有源层接触，第二子极板通过连接孔与第一子极板电连接。
在本申请实施例中，源漏极图形和第二子极板可以通过一次工艺形成。可选地，请参考图20，其示出的是本申请实施例提供的一种在形成有层间介质层的衬底基板上形成源漏极图形和第二子极板的方法流程图。参见图20，该方法可以包括以下几个子步骤：
在子步骤2061中，在形成有层间介质层的衬底基板上形成第二导电材质层，第二导电材质层包括沿远离衬底基板的方向叠加的透明导电薄膜和遮光导电薄膜。
请参考图21，其示出了本申请实施例提供的一种在形成有层间介质层09的衬底基板01上形成第二导电材质层Z后的示意图，该第二导电材质层Z可以包括沿远离衬底基板01的方向叠加的透明导电薄膜和遮光导电薄膜，透明导电薄膜和遮光导电薄膜均可以为单层结构或多层结构，可选地，透明导电薄膜为单层结构，该透明导电薄膜的材料可以为ITO、IZO或ZnO:Al中的一种或多种的组合，该遮光导电薄膜包括沿远离衬底基板01的方向叠加的第一遮光薄膜和第二遮光薄膜，第一遮光薄膜的材料可以为MoNb合金，第二遮光薄膜的材料可以为金属Cu。示例地，可以在形成有层间介质层09的衬底基板01上依次沉积ITO、MoNb合金和金属Mo得到第二导电材质层Z。
在子步骤2062中，采用第二灰阶掩膜版，通过一次构图工艺对第二导电材质层进行处理，得到源漏极图形和第二子极板，源漏极图形包括叠加的透明导电薄膜和遮光导电薄膜，第二子极板包括透明导电薄膜。
通过一次构图工艺对第二导电材质层Z处理后的示意图可以如图2所示。通过一次构图工艺对第二导电材质层Z处理后可以得到源漏极图形05和第二子极板0212，源漏极图形05和第二子极板0212同层分布，源漏极图形05包括源极051和漏极052，源极051通过源极过孔(图2中未标出)与有源层04接触，漏极052通过漏极过孔(图2中未标出)与有源层04接触，第二子极板0212通过连接孔(图2中未标出)与第一子极板0211电连接，源漏极图形05包括叠加的透明导电薄膜和遮光导电薄膜，第二子极板0212包括透明导电薄膜。
在本申请实施例中，可以采用第二灰阶掩膜版，通过一次构图工艺对第二导电材质层Z进行处理，得到源漏极图形05和第二子极板0212。可选地，首先，可以在第二导电材质层Z上形成光刻胶层，接着，采用第二灰阶掩膜版对光刻胶层进行曝光、显影得到光刻胶图形，该光刻胶图形包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区，第一光刻胶区的厚度大于第二光刻胶区的厚度，然后，对第二导电材质层Z上与光刻胶完全去除区对应的区域进行刻蚀，去除与光刻胶完全去除区对应的第二导电材质层Z，之后，去除第二光刻胶区的光刻胶，并对第二导电材质层Z上与该第二光刻胶区对应的区域进行刻蚀，去除第二导电材质层Z上与第二光刻胶区对应的区域的遮光导电薄膜得到第二子极板0212，最后，去除第一光刻胶区的光刻胶得到源漏极图形05。
需要说明的是，本申请实施例是以源漏极图形05包括叠加的透明导电薄膜和遮光导电薄膜为例说明的，源漏极图形05还可以仅包括透明导电薄膜，使得源漏极图形05所在区域可以透光，增大像素单元的透光区域的面积。此外，容易理解，显示基板还可以包括数据线，数据线通常与源漏极图形05同层分布，数据线可以包括叠加的透明导电薄膜和遮光导电薄膜，当源漏极图形05和第二子极板0212仅包括透明导电薄膜，数据线包括叠加的透明导电薄膜和遮光导电薄膜时，可以采用第二灰阶掩膜版，通过一次构图工艺对第二导电材质层进行处理，得到源漏极图形05、第二子极板0212和数据线，本申请实施例在此不再赘述。
在步骤207中，在形成有源漏极图形和第二子极板的衬底基板上形成钝化层，钝化层具有像素过孔。
请参考图22，其示出了本申请实施例提供的一种在形成有源漏极图形05和第二子极板0212的衬底基板01上形成钝化层010后的示意图，钝化层010上可以具有像素过孔d。可选地，钝化层010的材料可以为SiOx、SiNx或SiOxNx中的一种或者多种的组合。示例地，通过沉积、涂敷或溅射等工艺中的任一种在形成有源漏极图形05和第二子极板0212的衬底基板01上形成SiOx材质层，通过一次构图工艺对SiOx材质层进行处理，以形成像素过孔d，得到钝化层010。
在步骤208中，在形成有钝化层的衬底基板上形成像素电极，像素电极通过像素过孔与漏极电连接。
在形成有钝化层010的衬底基板01上形成像素电极011后的示意图可以如图3所示，像素电极011通过像素过孔(图3中未标出)与漏极052连接。示例地，通过沉积、涂敷或溅射等工艺中的任一种在形成有钝化层010的衬底基板01上形成ITO材质层，通过一次构图工艺对ITO材质层进行处理得到像素电极011。
综上所述，本申请实施例提供的方法制造的显示基板中，像素单元包括存储电容，存储电容的极板为透明极板，因此存储电容可以透光，像素单元的透光面积较大，显示基板的开口率较高。
请参考图23，其示出了本申请实施例提供的另一种显示基板的制造方法的方法流程图，该方法可以用于制造图1至图3任一所示的显示基板0，图23以制造本申请实施例图3所示的显示基板0为例进行说明。参见图23，该方法包括以下步骤：
在步骤301中，在衬底基板上形成遮光层和第一子极板，遮光层和第一子极板同层分布。
在步骤302中，在形成有遮光层和第一子极板的衬底基板上形成缓冲层。
步骤301至步骤302的实现过程可以参考图5所示实施例的步骤201至步骤202的实现过程以及图6至图9，本申请实施例在此不再赘述。
在步骤303中，在形成有缓冲层的衬底基板上形成有源层和半导体极板，有源层和半导体极板同层分布，有源层在衬底基板上的正投影位于遮光层在衬底基板上的正投影内。
该步骤303的实现过程可以参考图5所示实施例中的子步骤2031至子步骤2032的实现过程以及图11和图12，本申请实施例在此不再赘述。
在步骤304中，在形成有源层和半导体极板的衬底基板上形成初始栅绝缘层。
请参考图24，其示出了本申请实施例提供的一种在形成有源层04和半导体极板T的衬底基板01上形成初始栅绝缘层Y后的示意图，初始栅绝缘层Y覆盖有源层04和半导体极板T。该步骤304的实现过程可以参考图5所示实施例的子步骤2041的实现过程，本申请实施例在此不再赘述。
在步骤305中，在形成有初始栅绝缘层的衬底基板上形成栅极。
请参考图25，其示出了本申请实施例提供的一种在形成有初始栅绝缘层Y的衬底基板01上形成栅极08后的示意图。该步骤305的实现过程可以参考图5所示实施例的子步骤2042的实现过程，本申请实施例在此不再赘述。
在步骤306中，以栅极为掩膜对初始栅绝缘层进行刻蚀，得到栅绝缘层，露出半导体极板，栅绝缘层在衬底基板上的正投影与栅极在衬底基板上的正投影重合。
请参考图26，其示出了本申请实施例提供的一种对初始栅绝缘层Y进行刻蚀后的示意图，以栅极08为掩膜对初始栅绝缘层Y进行刻蚀后，可以得到栅绝缘层07，露出半导体极板T，栅绝缘层07在衬底基板01上的正投影与栅极08在衬底基板01上的正投影重合。
在步骤307中，对半导体极板进行导体化处理，得到第二极板。
对半导体极板T进行导体化处理后的示意图可以如图17所示，对半导体极板T进行导体化处理后可以得到第二极板022，第二极板022与有源层04同层分布。可选地，可以采用掺杂等工艺对半导体极板T进行导体化处理得到第二极板022。
在步骤308中，在形成有栅极的衬底基板上形成层间介质层，层间介质层具有源极过孔和漏极过孔。
该步骤308的实现过程可以参考本申请图5所示实施例的子步骤2044的实现过程以及图18，本申请实施例在此不再赘述。
在步骤309中，在层间介质层和缓冲层上形成连接孔。
在步骤310中，在形成有层间介质层的衬底基板上形成源漏极图形和第二子极板，源漏极图形包括源极和漏极，源极通过源极过孔与有源层接触，漏极通过漏极过孔与有源层接触，第二子极板通过连接孔与第一子极板电连接。
在步骤311中，在形成有源漏极图形和第二子极板的衬底基板上形成钝化层，钝化层具有像素过孔。
在步骤312中，在形成有钝化层的衬底基板上形成像素电极，像素电极通过像素过孔与漏极电连接。
上述步骤309至步骤312的实现过程可以参考图5所示实施例的步骤205至步骤208的实现过程以及图19至图22、图3，本申请实施例在此不再赘述。
综上所述，本申请实施例提供的方法制造的显示基板中，像素单元包括存储电容，存储电容的极板为透明极板，因此存储电容可以透光，像素单元的透光面积较大，显示基板的开口率较高。
在本申请实施例中，一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对材质层(例如半导体材质层X)进行处理得到相应的结构可以包括：首先，在材质层(例如半导体材质层X)上涂覆一层光刻胶形成光刻胶层，然后，采用掩膜版对光刻胶层进行曝光，使得光刻胶层形成完全曝光区和非曝光区，接着，通过显影工艺对曝光后的光刻胶层进行处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，之后，通过刻蚀工艺对材质层(例如半导体材质层X)上完全曝光区对应的区域进行刻蚀，最后，剥离非曝光区的光刻胶，材质层(例如半导体材质层X)上非曝光区对应的区域形成相应的结构(例如有源层04和半导体极板T)。容易理解，本申请实施例是以正性光刻胶为例对一次构图工艺进行说明的，一次构图工艺中所采用的光刻胶可以是负性光刻胶，本申请实施例在此不再赘述。
本申请实施例提供的显示基板的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本申请的保护范围之内，因此不再赘述。
基于同样的发明构思，本申请实施例还提供了一种显示装置，该显示装置包括上述实施例提供的显示基板，该显示装置可以为电致发光显示装置，且可以是柔性显示装置，例如，有机发光二极管(英文：Organic Light-Emitting Diode；简称：OLED)显示装置或量子点发光(英文：Quantum Dot Light Emitting Diodes；简称：QLED)显示装置。该显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪或可穿戴设备等任何具有显示功能的产品或部件。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种显示基板，其特征在于，所述显示基板包括：
衬底基板，以及，位于所述衬底基板上的像素单元，所述像素单元包括存储电容，所述存储电容的极板为透明极板。
2.根据权利要求1所述的显示基板，其特征在于，
所述存储电容包括相对分布的第一极板和第二极板，所述第一极板的材料包括金属氧化物，所述第二极板的材料包括导体化的半导体材料。
3.根据权利要求2所述的显示基板，其特征在于，
所述像素单元还包括：遮光层、有源层和源漏极图形，所述遮光层位于所述衬底基板与所述有源层之间，所述有源层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影内；
所述第一极板包括电连接的第一子极板和第二子极板，所述第一子极板与所述遮光层同层分布，所述第二子极板与所述源漏极图形同层分布，所述第二极板与所述有源层同层分布。
4.根据权利要求3所述的显示基板，其特征在于，
所述源漏极图形为透明图形。
5.根据权利要求3所述的显示基板，其特征在于，
所述遮光层与所述源漏极图形之间具有绝缘层，所述绝缘层上具有连接孔，所述第二子极板通过所述连接孔与所述第一子极板电连接。
6.根据权利要求5所述的显示基板，其特征在于，
所述像素单元还包括：缓冲层、栅绝缘层、栅极和层间介质层，所述缓冲层位于所述遮光层与所述有源层之间，所述有源层、所述栅绝缘层、所述栅极、所述层间介质层和所述源漏极图形构成薄膜晶体管；
所述遮光层与所述源漏极图形之间的所述绝缘层包括所述缓冲层和所述层间介质层。
7.根据权利要求6所述的显示基板，其特征在于，
所述有源层、所述栅绝缘层、所述栅极、所述层间介质层和所述源漏极图形沿远离所述衬底基板的方向分布，所述源漏极图形包括源极和漏极，所述栅绝缘层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合，所述层间介质层具有源极过孔和漏极过孔，所述源极通过所述源极过孔与所述有源层接触，所述漏极通过所述漏极过孔与所述有源层接触；
所述像素单元还包括：
位于所述源漏极图形远离所述衬底基板一侧的钝化层，所述钝化层具有像素过孔；以及，
位于所述钝化层远离所述衬底基板一侧的像素电极，所述像素电极通过所述像素过孔与所述漏极电连接。
8.一种显示基板的制造方法，其特征在于，所述方法包括：
提供衬底基板；
在所述衬底基板上形成像素单元，所述像素单元包括存储电容，所述存储电容的极板为透明极板。
9.根据权利要求8所述的方法，其特征在于，
所述存储电容包括相对分布的第一极板和第二极板，所述第一极板的材料包括金属氧化物，所述第二极板的材料包括导体化的半导体材料。
10.根据权利要求9所述的方法，其特征在于，
所述在所述衬底基板上形成像素单元，包括：
在所述衬底基板上形成遮光层和第一子极板，所述遮光层和所述第一子极板同层分布；
在形成有所述遮光层和所述第一子极板的所述衬底基板上形成有源层和第二极板，所述有源层和所述第二极板同层分布，所述有源层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影内；
在形成有所述有源层和所述第二极板的所述衬底基板上形成源漏极图形和第二子极板，所述源漏极图形和所述第二子极板同层分布，所述第二子极板与所述第一子极板电连接。
11.根据权利要求10所述的方法，其特征在于，
所述在所述衬底基板上形成像素单元，还包括：
在形成有所述遮光层和所述第一子极板的所述衬底基板上形成缓冲层；
所述在形成有所述遮光层和所述第一子极板的所述衬底基板上形成有源层和第二极板，包括：在形成有所述缓冲层的所述衬底基板上形成所述有源层和所述第二极板；
所述在所述衬底基板上形成像素单元，还包括：
在形成有所述有源层和所述第二极板的所述衬底基板上形成栅绝缘层、栅极和层间介质层，所述有源层、所述栅绝缘层、所述栅极和所述层间介质层沿远离所述衬底基板的方向分布，所述栅绝缘层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合，所述层间介质层具有源极过孔和漏极过孔；
在所述层间介质层和所述缓冲层上形成连接孔；
所述在形成有所述有源层和所述第二极板的所述衬底基板上形成源漏极图形和第二子极板，包括：
在形成有所述层间介质层的所述衬底基板上形成所述源漏极图形和所述第二子极板，所述源漏极图形包括源极和漏极，所述源极通过所述源极过孔与所述有源层接触，所述漏极通过所述漏极过孔与所述有源层接触，所述第二子极板通过所述连接孔与所述第一子极板电连接。
12.根据权利要求11所述的方法，其特征在于，
所述在所述衬底基板上形成遮光层和第一子极板，包括：
在所述衬底基板上形成第一导电材质层，所述第一导电材质层包括沿远离所述衬底基板的方向叠加的透明导电薄膜和遮光导电薄膜；
采用第一灰阶掩膜版，通过一次构图工艺对所述第一导电材质层进行处理，得到所述遮光层和所述第一子极板，所述遮光层包括所述叠加的透明导电薄膜和遮光导电薄膜，所述第一子极板包括所述透明导电薄膜；
所述在形成有所述缓冲层的所述衬底基板上形成所述有源层和所述第二极板，包括：
在形成有所述缓冲层的所述衬底基板上形成半导体材质层；
通过一次构图工艺对所述半导体材质层进行处理，得到所述有源层和半导体极板；
对所述半导体极板进行导体化处理，得到所述第二极板；
所述在形成有所述有源层和所述第二极板的所述衬底基板上形成栅绝缘层、栅极和层间介质层，包括：
在形成有所述有源层和所述第二极板的所述衬底基板上形成初始栅绝缘层；
在形成有所述初始栅绝缘层的所述衬底基板上形成所述栅极；
以所述栅极为掩膜对所述初始栅绝缘层进行刻蚀，得到所述栅绝缘层；
在形成有所述栅极的所述衬底基板上形成所述层间介质层；
所述在形成有所述层间介质层的所述衬底基板上形成所述源漏极图形和所述第二子极板，包括：
所述在形成有所述层间介质层的所述衬底基板上形成第二导电材质层，所述第二导电材质层包括沿远离所述衬底基板的方向叠加的透明导电薄膜和遮光导电薄膜；
采用第二灰阶掩膜版，通过一次构图工艺对所述第二导电材质层进行处理，得到所述源漏极图形和所述第二子极板，所述源漏极图形包括所述透明导电薄膜，所述第二子极板包括所述透明导电薄膜。
13.根据权利要求9所述的方法，其特征在于，
所述在所述衬底基板上形成像素单元，包括：
在所述衬底基板上形成遮光层和第一子极板，所述遮光层和所述第一子极板同层分布；
在形成有所述遮光层和所述第一子极板的所述衬底基板上形成缓冲层；
在形成有所述缓冲层的所述衬底基板上形成所述有源层和半导体极板，所述有源层和所述半导体极板同层分布，所述有源层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影内；
在形成有所述有源层和所述半导体极板的所述衬底基板上形成初始栅绝缘层；
在形成有所述初始栅绝缘层的所述衬底基板上形成栅极；
以所述栅极为掩膜对所述初始栅绝缘层进行刻蚀，得到所述栅绝缘层，露出所述半导体极板，所述栅绝缘层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合；
对所述半导体极板进行导体化处理，得到所述第二极板；
在形成有所述栅极的所述衬底基板上形成所述层间介质层，所述层间介质层具有源极过孔和漏极过孔；
在所述层间介质层和所述缓冲层上形成连接孔；
在形成有所述层间介质层的所述衬底基板上形成所述源漏极图形和所述第二子极板，所述源漏极图形包括源极和漏极，所述源极通过所述源极过孔与所述有源层接触，所述漏极通过所述漏极过孔与所述有源层接触，所述第二子极板通过所述连接孔与所述第一子极板电连接。
14.根据权利要求11至13任一所述的方法，其特征在于，
所述在所述衬底基板上形成像素单元，还包括：
在形成有所述源漏极图形和所述第二子极板的所述衬底基板上形成钝化层，所述钝化层具有像素过孔；
在形成有所述钝化层的所述衬底基板上形成像素电极，所述像素电极通过所述像素过孔与所述漏极电连接。
15.一种显示装置，其特征在于，所述显示装置包括：权利要求1至8任一所述的显示基板。
CN201910785535.7A 2019-08-23 2019-08-23 显示基板及其制造方法、显示装置 Pending CN110491886A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202310095431.XA CN115995470A (zh) 2019-08-23 2019-08-23 显示基板及其制造方法、显示装置
CN201910785535.7A CN110491886A (zh) 2019-08-23 2019-08-23 显示基板及其制造方法、显示装置
PCT/CN2020/109513 WO2021036840A1 (zh) 2019-08-23 2020-08-17 显示基板及其制造方法、显示装置
US17/288,589 US12027536B2 (en) 2019-08-23 2020-08-17 Display substrate, manufacturing method thereof, and display device
US18/214,181 US11961850B2 (en) 2019-08-23 2023-06-26 Display substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910785535.7A CN110491886A (zh) 2019-08-23 2019-08-23 显示基板及其制造方法、显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310095431.XA Division CN115995470A (zh) 2019-08-23 2019-08-23 显示基板及其制造方法、显示装置

Publications (1)

Publication Number Publication Date
CN110491886A true CN110491886A (zh) 2019-11-22

Family

ID=68553481

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310095431.XA Pending CN115995470A (zh) 2019-08-23 2019-08-23 显示基板及其制造方法、显示装置
CN201910785535.7A Pending CN110491886A (zh) 2019-08-23 2019-08-23 显示基板及其制造方法、显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310095431.XA Pending CN115995470A (zh) 2019-08-23 2019-08-23 显示基板及其制造方法、显示装置

Country Status (3)

Country Link
US (2) US12027536B2 (zh)
CN (2) CN115995470A (zh)
WO (1) WO2021036840A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111258144A (zh) * 2020-03-31 2020-06-09 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置
CN112002739A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板、显示屏及电子设备
WO2021036840A1 (zh) * 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN113156678A (zh) * 2021-04-28 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板和显示面板
CN113192988A (zh) * 2021-04-23 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种显示器件
CN113224120A (zh) * 2021-04-29 2021-08-06 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
US11294248B2 (en) 2020-03-31 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428730A (zh) * 2018-05-16 2018-08-21 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN109166896A (zh) * 2018-09-03 2019-01-08 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109585520A (zh) * 2018-12-28 2019-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及显示模组、电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120077470A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103268047B (zh) * 2012-12-31 2015-12-09 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103293790B (zh) 2013-05-27 2016-01-06 京东方科技集团股份有限公司 像素单元及其制备方法、阵列基板、显示装置
TWI575732B (zh) * 2016-05-25 2017-03-21 友達光電股份有限公司 畫素結構及其顯示面板
CN115995470A (zh) 2019-08-23 2023-04-21 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428730A (zh) * 2018-05-16 2018-08-21 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN109166896A (zh) * 2018-09-03 2019-01-08 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109585520A (zh) * 2018-12-28 2019-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及显示模组、电子装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036840A1 (zh) * 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US12027536B2 (en) 2019-08-23 2024-07-02 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device
CN111258144A (zh) * 2020-03-31 2020-06-09 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置
WO2021196276A1 (zh) * 2020-03-31 2021-10-07 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置
US11294248B2 (en) 2020-03-31 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN112002739B (zh) * 2020-08-10 2023-06-30 深圳市华星光电半导体显示技术有限公司 显示面板、显示屏及电子设备
CN112002739A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板、显示屏及电子设备
CN113192988A (zh) * 2021-04-23 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种显示器件
CN113156678A (zh) * 2021-04-28 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板和显示面板
CN113156678B (zh) * 2021-04-28 2023-02-28 深圳市华星光电半导体显示技术有限公司 阵列基板和显示面板
JP2023526876A (ja) * 2021-04-28 2023-06-26 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 アレイ基板及び表示パネル
JP7372969B2 (ja) 2021-04-28 2023-11-01 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 アレイ基板及び表示パネル
WO2022227154A1 (zh) * 2021-04-29 2022-11-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN113224120A (zh) * 2021-04-29 2021-08-06 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
CN115995470A (zh) 2023-04-21
US20210391358A1 (en) 2021-12-16
US20230352494A1 (en) 2023-11-02
WO2021036840A1 (zh) 2021-03-04
US11961850B2 (en) 2024-04-16
US12027536B2 (en) 2024-07-02

Similar Documents

Publication Publication Date Title
CN110491886A (zh) 显示基板及其制造方法、显示装置
WO2019185011A1 (zh) 阵列基板及其制备方法、显示装置
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
WO2018227750A1 (zh) 柔性tft基板的制作方法
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN109256400A (zh) 柔性显示基板及其制造方法、显示装置
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107424935A (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
WO2020200168A1 (zh) Amoled显示屏、显示设备及移动终端
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US20160268320A1 (en) Array Substrate, Manufacturing Method Thereof and Display Apparatus
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
CN109360828B (zh) 显示基板及其制造方法、显示装置
CN108470717A (zh) 阵列基板及其制备方法、显示面板及显示装置
CN102651339B (zh) 一种tft阵列基板及其制造方法和显示装置
CN110010626B (zh) 显示基板及其制作方法、显示装置
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP5725337B2 (ja) 表示装置、表示装置の製造方法および電子機器
CN109300840A (zh) 显示基板及其制造方法、显示装置
US10777683B2 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
CN112420784A (zh) 一种阵列基板及其制备方法与显示面板
CN107464776A (zh) 一种显示面板、其制作方法及显示装置
US11728416B2 (en) Display substrate and manufacturing method thereof, display device
CN109920845A (zh) 阵列基板及其制造方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191122