CN109360828B - 显示基板及其制造方法、显示装置 - Google Patents

显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN109360828B
CN109360828B CN201811133538.4A CN201811133538A CN109360828B CN 109360828 B CN109360828 B CN 109360828B CN 201811133538 A CN201811133538 A CN 201811133538A CN 109360828 B CN109360828 B CN 109360828B
Authority
CN
China
Prior art keywords
layer
pattern
substrate
photoresist
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811133538.4A
Other languages
English (en)
Other versions
CN109360828A (zh
Inventor
丁录科
方金钢
周斌
刘宁
李广耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811133538.4A priority Critical patent/CN109360828B/zh
Publication of CN109360828A publication Critical patent/CN109360828A/zh
Priority to US16/580,320 priority patent/US11189646B2/en
Application granted granted Critical
Publication of CN109360828B publication Critical patent/CN109360828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

本发明公开了一种显示基板及其制造方法、显示装置，属于显示技术领域。该显示基板包括：衬底基板，以及层叠设置在衬底基板上的有源层、绝缘层和导电层；该有源层包括半导体图案和导电图案；该绝缘层中设置有多个第一过孔；该导电层包括信号线，该信号线通过多个第一过孔与导电图案连接。本发明通过在有源层设置导电图案，该导电图案通过多个第一过孔与信号线连接，因而即便信号线中位于两个第一过孔之间的部分出现断裂，电源信号也可以通过导电图案传输至像素单元，从而实现电源信号的有效传输，确保了显示装置的显示效果。

Description

显示基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其制造方法、显示装置。
背景技术
显示装置中的显示基板一般包括多条信号线，以及阵列排布的多个像素单元，该多条信号线可以为每个像素单元传输电源信号。
相关技术中，为了提高显示装置的分辨率，需要减小显示基板中信号线的线宽，以增加显示基板中设置的像素单元的数量。
但是，由于高分辨率显示装置中信号线的线宽较小，因此信号线容易断裂，使得电源信号无法传输至像素单元，导致显示装置的显示效果较差。
发明内容
本发明实施例提供了一种显示基板及其制造方法、显示装置，可以解决相关技术中信号线断裂使得电源信号无法传输至像素单元，导致显示装置的显示效果较差的问题。所述技术方案如下：
第一方面，提供了一种显示基板，所述显示基板包括：
衬底基板，以及层叠设置在所述衬底基板上的有源层、绝缘层和导电层；
所述有源层包括半导体图案和导电图案；
所述绝缘层中设置有多个第一过孔；
所述导电层包括信号线，所述信号线通过所述多个第一过孔与所述导电图案连接。
可选的，所述导电层还包括：源漏极图案，所述绝缘层为层间介电层；
所述绝缘层中还设置有第二过孔，所述源漏极图案通过所述第二过孔与所述半导体图案连接。
可选的，所述显示基板还包括：
依次设置在所述有源层远离所述衬底基板的一侧的栅绝缘层和栅极图案；
所述层间介电层设置在所述栅极图案远离所述衬底基板的一侧；
所述导电层设置在所述层间介电层远离所述衬底基板的一侧。
可选的，所述显示基板还包括：设置在所述有源层靠近所述衬底基板的一侧的遮光层；
所述层间介电层中还设置有第三过孔，所述源漏极图案通过所述第三过孔与所述遮光层连接。
可选的，所述导电层还包括：栅极图案，所述绝缘层为栅绝缘层。
可选的，所述显示基板还包括：层间介电层以及源漏极图案；
所述栅绝缘层设置在所述有源层远离所述衬底基板的一侧；
所述栅极图案设置在所述栅绝缘层远离所述衬底基板的一侧；
所述层间介电层设置在所述栅绝缘层远离所述衬底基板的一侧；
所述源漏极图案设置在所述层间介电层远离所述衬底基板的一侧。
可选的，所述导电图案为条状图案，且所述导电图案的长度方向平行于所述信号线的延伸方向。
可选的，所述半导体图案在所述衬底基板上的正投影，与所述导电图案在所述衬底基板上的正投影不重叠。
可选的，所述显示基板还包括：依次层叠设置在所述导电层远离所述衬底基板的一侧的钝化层、彩膜层、平坦层以及电极层。
第二方面，提供了一种显示基板的制造方法，所述方法包括：
在衬底基板上形成有源层、绝缘层以及导电层；
所述有源层包括半导体图案和导电图案；
所述绝缘层中形成有多个第一过孔；
所述导电层包括信号线，所述信号线通过所述多个第一过孔与所述导电图案连接。
可选的，所述在衬底基板上形成有源层，包括：
在所述衬底基板上沉积半导体薄膜；
在所述半导体薄膜远离所述衬底基板的一侧涂覆光刻胶；
对所述光刻胶进行图形化处理，得到第一光刻胶图案和第二光刻胶图案，所述第一光刻胶图案的厚度小于所述第二光刻胶图案的厚度；
以所述第一光刻胶图案和所述第二光刻胶图案为掩膜对所述半导体薄膜进行刻蚀；
去除所述第一光刻胶图案，并减薄所述第二光刻胶图案的厚度；
对刻蚀后的所述半导体薄膜中，未被所述第二光刻胶图案覆盖的部分进行导体化处理，得到导电图案；
去除所述第二光刻胶图案，得到半导体图案。
可选的，所述去除所述第一光刻胶图案，并减薄所述第二光刻胶图案的厚度，包括：
对所述第一光刻胶图案和所述第二光刻胶图案进行灰化处理，以去除所述第一光刻胶图案，并减薄所述第二光刻胶图案的厚度。
可选的，所述对刻蚀后的所述半导体薄膜中，未被所述第二光刻胶图案覆盖的区域进行导体化处理，得到导电图案，包括：
对刻蚀后的所述半导体薄膜中，未被所述第二光刻胶图案覆盖的区域进行离子掺杂，得到所述导电图案。
可选的，所述对所述光刻胶进行图形化处理，包括：
采用半色调掩膜版对所述光刻胶进行曝光，并对曝光后的所述光刻胶进行显影。
第三方面，提供了一种显示装置，包括如第一方面所述的显示基板。
本发明实施例提供的技术方案带来的有益效果至少包括：
本发明实施例提供了一种显示基板及其制造方法、显示装置，该显示基板包括衬底基板，以及层叠设置在衬底基板上的有源层、绝缘层和导电层。该有源层可以包括半导体图案和导电图案，该绝缘层中可以设置有多个第一过孔，该导电层可以包括信号线，该信号线可以通过多个第一过孔与导电图案连接。由于在有源层设置有导电图案，该导电图案可以通过多个第一过孔与信号线连接，因而即便信号线中位于两个第一过孔之间的部分出现断裂，电源信号也可以通过导电图案传输至像素单元，从而实现电源信号的有效传输，确保了显示装置的显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示基板的结构示意图；
图2是本发明实施例提供的另一种显示基板的结构示意图；
图3是本发明实施例提供的又一种显示基板的结构示意图
图4是本发明实施例提供的形成有有源层的衬底基板的示意图；
图5是本发明实施例提供的形成有绝缘层的衬底基板的示意图；
图6是本发明实施例提供的一种显示基板的制造方法的流程图；
图7是本发明实施例提供的形成有半导体薄膜的衬底基板的示意图；
图8是本发明实施例提供的涂覆有光刻胶的衬底基板的示意图；
图9是本发明实施例提供的形成有光刻胶图案的衬底基板的示意图；
图10是本发明实施例提供的灰化处理后的衬底基板的示意图；
图11是本发明实施例提供的形成有导电图案的衬底基板的示意图；
图12是本发明实施例提供的形成有半导体图案的衬底基板的示意图；
图13是本发明实施例提供的另一种形成有绝缘层的衬底基板的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
相关技术中，高分辨率显示装置中的信号线的线宽较小，信号线容易断裂。并且，若信号线靠近衬底基板一侧的膜层的厚度不均匀，则该信号线需要形成在具有坡度膜层表面，该信号线位于坡度处的部分容易出现断裂，导致电源信号无法传输至像素单元。
图1是本发明实施例提供的一种显示基板的结构示意图。如图1所示，该显示基板可以包括：衬底基板110，以及层叠设置在衬底基板110上的有源层120、绝缘层130和导电层140。
该有源层120可以包括半导体图案121和导电图案122，该半导体图案121可以作为薄膜晶体管的沟道。该绝缘层130中设置有多个第一过孔131，例如图1所示的显示基板中示出了3个第一过孔131。该导电层140可以包括信号线141，该信号线141可以通过多个第一过孔131与导电图案122连接。由于该信号线141通过多个第一过孔131与导电结构122连接，相当于该信号线并联了一个导电结构，因此可以减小该信号线的电阻，改善显示装置的显示效果。
在本发明实施例中，该显示基板中的薄膜晶体管可以为顶栅结构，也可以为底栅结构。若该显示基板中的薄膜晶体管为顶栅结构，则参见图1，该有源层120可以位于绝缘层130靠近衬底基板110的一侧，导电层140可以位于绝缘层130远离衬底基板110的一侧。若该显示基板中的薄膜晶体管为底栅结构，则导电层140可以位于绝缘层130靠近衬底基板110的一侧，有源层120可以位于位于绝缘层130远离衬底基板110的一侧。
综上所述，本发明实施例提供了一种显示基板，该显示基板包括衬底基板，以及层叠设置在衬底基板上的有源层、绝缘层和导电层。该有源层可以包括半导体图案和导电图案，该绝缘层中可以设置有多个第一过孔，该导电层可以包括信号线，该信号线可以通过多个第一过孔与导电图案连接。由于在有源层设置有导电图案，该导电图案可以通过多个第一过孔与信号线连接，因而即便信号线中位于两个第一过孔之间的部分出现断裂，电源信号也可以通过导电图案传输至像素单元，从而实现电源信号的有效传输，确保了显示装置的显示效果。
图2是本发明实施例提供的另一种显示基板的结构示意图。作为一种可选的实现方式，如图2所示，该导电层140还可以包括：源漏极图案142。相应的，该绝缘层130可以为层间介电层，该绝缘层130中还可以设置有第二过孔132，该源漏极图案142可以通过第二过孔132与半导体图案121连接。在该实现方式中，信号线141可以与源漏极图案142同层设置，且可以与该源漏极图案142连接。该信号线141可以为数据(DATA)信号线或者高电平电源(VDD)信号线。在有机发光二极管(Oxide Light Emitting Diode，OLED)显示装置中，每个像素的像素电路中通常包括多个(例如三个)薄膜晶体管，不同薄膜晶体管中的源漏极图案142所连接的信号线141的类型可以不同。
继续参见图2，该显示基板还可以包括：依次设置在有源层120远离衬底基板110的一侧的栅绝缘层150和栅极图案160。该层间介电层130设置在栅极图案160远离衬底基板110的一侧，该导电层140设置在层间介电层130远离衬底基板110的一侧。
可选的，当该显示基板中的薄膜晶体管为顶栅结构时，该显示基板还可以包括：设置在有源层120靠近衬底基板110的一侧的遮光层170。该有源层120中的半导体图案121在衬底基板110上的正投影位于遮光层170在衬底基板110上的正投影内。该层间介电层130中还设置有第三过孔133，该源漏极图案142通过第三过孔133与遮光层170连接。该源漏极图案142可以通过第三过孔133与遮光层170连接，减小了源漏极图案142的电阻，改善了显示装置的显示效果。
如图2所示，该显示基板还可以包括设置在遮光层170远离衬底基板110一侧的缓冲层175。该遮光层170可以由不透光的金属材料制成，且该遮光层170可以包括遮光图案1701和第一电容电极图案1702，该遮光图案1701可以用于为有源层120中的半导体图案121遮光。该导电层140还可以包括第二电容电极图案143以及第一信号走线144。该第一信号走线144可以通过第四过孔145与第二信号走线161连接，该第二信号走线161与栅极图案160同层设置。该第一电极电容图案1702与第二电容电极图案143可以组成两层存储电容。
图3是本发明实施例提供的又一种显示基板的结构示意图。作为另一种可选的实现方式，该导电层140还可以包括：栅极图案160，该绝缘层130可以为栅绝缘层。即该栅极图案160与信号线141同层设置。在该实现方式中，该信号线可以为栅线或复位信号线等。该信号线可以与该栅极图案160连接，且不同薄膜晶体管中的栅极图案160所连接的信号线141的类型可以不同。
参考图3，该显示基板还可以包括：层间介电层176以及源漏极图案142。该栅绝缘层130设置在有源层120远离衬底基板110的一侧，该栅极图案160设置在栅绝缘层130远离衬底基板110的一侧，该层间介电层176设置在栅绝缘层130远离衬底基板110的一侧，该源漏极图案142设置在层间介电层176远离衬底基板110的一侧。
图2和图3所示的显示基板的均是以顶栅结构的薄膜晶体管为例进行的说明。该显示基板中的薄膜晶体管也可以为底栅结构的薄膜晶体管，当显示基板的薄膜晶体管为底栅结构时，该栅极图案160可以位于有源层120靠近衬底基板110的一侧。导电层140中的信号线141的设置位置，以及信号线141与导电图案122的连接关系可以参考上述顶栅结构的显示基板的相关描述，本发明实施例对此不做赘述。
可选的，该导电图案122可以为条状图案，且该导电图案122的长度方向平行于信号线141的延伸方向。并且，该信号线141在衬底基板110上的正投影与导电图案122在衬底基板110上的正投影可以重叠，该信号线141可以通过较多数量的第一过孔131与导电图案122连接，因而任意两个第一过孔131之间的信号线141出现断裂，如任意两个第一过孔131之间的信号线141之间存在跨线时，也即是说信号线141需要跨过另外的信号线时，信号线141由于过细容易出现断裂，通过导电图案122的设置，电源信号也可以通过导电图案122传输至像素单元，确保了显示装置的显示效果。
可选的，该半导体图案121在衬底基板110上的正投影，与该导电图案122在衬底基板110上的正投影不重叠。即该半导体图案121不与该导电图案122直接接触。
如图2和图3所示，该显示基板还可以包括：依次层叠设置在导电层140远离衬底基板110的一侧的钝化层171、彩膜层172、平坦层173以及电极层174。其中，该彩膜层172可以包括蓝色彩膜1721、红色彩膜1722和绿色彩膜1723，该彩膜层172可以用于为像素单元滤光。该电极层174可以包括电极图案1740和第三电容电极图案1741，该电极图案1740可以为阳极，且该电极图案1740可以通过过孔与源漏极图案142连接。该第三电容电极图案1741可以与第一电容电极图案1702以及第二电容电极图案143组成三层存储电容。
综上所述，本发明实施例提供了一种显示基板，该显示基板包括衬底基板，以及层叠设置在衬底基板上的有源层、绝缘层和导电层。该有源层可以包括半导体图案和导电图案。该绝缘层中可以设置有多个第一过孔。该导电层可以包括信号线，该信号线可以通过多个第一过孔与导电图案连接。由于在有源层设置导电图案，该导电图案通过多个第一过孔与信号线连接，因而即便信号线中位于两个第一过孔之间的部分出现断裂，电源信号也可以通过导电图案传输至像素单元，从而实现电源信号的有效传输，确保了显示装置的显示效果。
本发明实施例提供的一种显示基板的制造方法，该方法可以用于制造如图1所示的显示基板，该方法可以包括：
在衬底基板110上形成有源层120、绝缘层130以及导电层140。其中，该有源层120可以包括半导体图案121和导电图案122。该绝缘层130中形成有多个第一过孔131。该导电层140可以包括信号线141，该信号线141通过多个第一过孔131与导电图案122连接。
可选的，可以采用多次构图工艺依次在衬底基板110上形成有源层120、绝缘层130以及导电层140。其中，一次构图工艺可以包括：沉积膜层、光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等步骤。其中，形成该有源层120中半导体图案121的材料可以为P型硅(P-si)。形成该绝缘层130的材料可以为二氧化硅。形成该导电层140的材料可以为铜或铝。其中，该形成有有源层120的衬底基板110的示意图可以参考图4。该形成有绝缘层130的衬底基板110的示意图可以参考图5。该形成有导电层140的衬底基板110的示意图可以参考图1。
综上所述，本发明实施例提供了一种显示基板的制造方法，在衬底基板上形成有源层、绝缘层以及导电层，该有源层可以包括半导体图案和导电图案。该绝缘层中可以形成有多个第一过孔。该导电层可以包括信号线，该信号线可以通过多个第一过孔与导电图案连接。由于在有源层设置导电图案，该导电图案通过多个第一过孔与信号线连接，因而即便信号线中位于两个第一过孔之间的部分出现断裂，电源信号也可以通过导电图案传输至像素单元，从而实现电源信号的有效传输，确保了显示装置的显示效果。
在本发明实施例中，图6是本发明实施例提供的一种显示基板的制造方法的流程图。以图2所示的显示基板为例，介绍该显示基板的制造方法。参考图6，该方法可以包括：
步骤301、在衬底基板上沉积半导体薄膜。
其中，该半导体薄膜001的材料可以为P型硅(P-si)。
在本发明实施例中，在衬底基板110上沉积半导体薄膜001之前，还可以采用构图工艺在衬底基板110上形成遮光层170，并在遮光层170远离衬底基板110的一侧形成缓冲层175。该遮光层170可以由不透光的金属材料制成，且该遮光层170可以包括遮光图案1701和第一电容电极图案1702，该遮光图案1701可以用于为有源层120中的半导体图案121遮光。其中，形成该缓冲层的材料可以为二氧化硅。形成该半导体薄膜001的衬底基板110的示意图可以参考图7。
步骤302、在半导体薄膜远离衬底基板的一侧涂覆光刻胶。
该涂覆有光刻胶002的衬底基板110的示意图可以参考图8。
步骤303、对光刻胶进行图形化处理，得到第一光刻胶图案和第二光刻胶图案。
在本发明实施例中，可以采用半色调掩膜版对光刻胶002进行曝光，并对曝光后的光刻胶进行显影，从而得到第一光刻胶图案003和第二光刻胶图案004。其中，该半色调掩膜版可以包括透光区域、半透光区域和不透光区域。该光刻胶002可以为正性光刻胶。采用紫外线通过该半色调掩膜板对光刻胶002进行曝光，并对曝光后的光刻胶进行显影后，与透光区域对应的光刻胶被全部去除，与半透光区域对应的光刻胶被部分去除，形成第一光刻胶图案003，与不透光区域对应的光刻胶保留，形成第二光刻胶图案004，因而得到的第一光刻胶图案003的厚度小于第二光刻胶图案004的厚度。该形成有第一光刻胶图案003和第二光刻胶图案004的衬底基板110的示意图可以参考图9。
步骤304、以第一光刻胶图案和第二光刻胶图案为掩膜对半导体薄膜进行刻蚀。
可选的，以第一光刻胶图案003和第二光刻胶图案004为掩膜，采用湿法刻蚀对半导体薄膜001进行刻蚀，从而将半导体薄膜中未被第一光刻胶图案003和第二光刻胶图案004覆盖的部分去除。
步骤305、去除第一光刻胶图案，并减薄第二光刻胶图案的厚度。
可以对第一光刻胶图案003和第二光刻胶图案004进行灰化处理，以去除第一光刻胶图案003，并减薄第二光刻胶图案004的厚度。该对第一光刻胶图案003和第二光刻胶图案004进行灰化处理后的衬底基板110的示意图可以参考图10。
步骤306、对刻蚀后的半导体薄膜中，未被第二光刻胶图案覆盖的部分进行导体化处理，得到导电图案。
可以采用化学气相沉积工艺或者干刻设备对刻蚀后的半导体薄膜中，未被第二光刻胶图案004覆盖的区域进行离子掺杂，得到导电图案122。形成导电图案122的衬底基板110的示意图可以参考图11。
步骤307、去除第二光刻胶图案，得到半导体图案。
可以通过剥离光刻胶以去除第二光刻胶图案，得到半导体图案121。该半导体图案121和导电图案122可以组成有源层。该形成有半导体图案121的衬底基板110可以参考图12。
步骤308、在有源层远离衬底基板的一侧形成绝缘层。
可选的，可以采用构图工艺在有源层120远离衬底基板110的一侧形成绝缘层130，该绝缘层130中形成有多个第一过孔131，该绝缘层130可以为层间介电层，形成该层间介电层的材料可以为二氧化硅。
可选的，该绝缘层中还形成有第二过孔132、第三过孔133以及第四过孔145。
在本发明实施例中，在有源层120远离衬底基板110的一侧形成层间介电层之前，还可以在有源层120远离衬底基板110的一侧形成栅极绝缘层150，并在栅极绝缘层150远离衬底基板110的一侧形成栅极图案160。示例的，可以在有源层120远离衬底基板110的一侧沉积二氧化硅，之后沉积金属薄膜，涂覆光刻胶，并对光刻胶进行曝光以及显影，以形成光刻胶图案。之后基于光刻胶图案对金属薄膜进行湿法刻蚀，以刻蚀掉光刻胶图案未覆盖的金属薄膜。之后采用干刻蚀法对光刻胶图案未覆盖的区域的二氧化硅进行刻蚀，并剥离剩余的光刻胶，以形成栅极绝缘层150、栅极图案160以及第二信号走线161。其中，该金属薄膜的材料可以为铜或铝等。该形成有绝缘层130的衬底基板110的示意图可以参考图12。
步骤309、在绝缘层远离衬底基板的一侧形成导电层。
可以采用构图工艺在绝缘层130远离衬底基板110的一侧形成导电层140。其中，该导电层140可以包括信号线141，该信号线141通过多个第一过孔131与导电图案122连接。由于该信号线141通过多个第一过孔131与导电结构122连接，相当于该信号线并联了一个导电结构，减小了该信号线的电阻，相应的，改善了显示装置的显示效果。
可选的，该导电层140还可以包括源漏极图案142，该源漏极图案142可以通过第二过孔132与半导体图案121连接。在该实现方式中，该源漏极图案142可以与信号线141同层设置，该信号线141可以为数据信号线或者高电平电源信号线。
可选的，该源漏极图案142可以通过第三过孔133与遮光层170连接。该源漏极图案通过第三过孔133与遮光层170连接，减小了源漏极图案142的电阻，改善了显示装置的显示效果。
可选的，该导电层还可以包括第二电极电容图案143以及第一信号走线144。该第一信号走线144可以通过第四过孔145与第二信号走线161连接。该第二电极电容图案143可以与第一电极电容图案1702组成两层存储电容。
在本发明实施例中，在绝缘层远离衬底基板110的一侧形成导电层140之后，在导电层140远离衬底基板110的一侧形成钝化层171，之后在钝化层171远离衬底基板110的一侧形成彩膜层172，之后在彩膜层172远离衬底基板110的一侧形成平坦层173，并在平坦层173远离衬底基板110的一侧形成174。其中，形成钝化层的材料可以为二氧化硅。该彩膜层172可以包括蓝色彩膜1721、红色彩膜1722和绿色彩膜1723，该彩膜层172可以用于为像素单元滤光。该电极层174可以包括电极图案1740和第三电容电极图案1741，该电极图案1740可以为阳极。该第三电容电极图案1741可以与第二电极电容图案143以及第一电极电容图案1702组成三层存储电容。形成导电层140的衬底基板110可以参考图2。
当显示基板的薄膜晶体管为底栅结构时，可以先在衬底基板上形成栅极图案，之后在栅极图案远离衬底基板的一侧形成栅绝缘层，之后在栅绝缘层远离衬底基板的一侧形成有源层，之后在有源层远离衬底基板的一侧形成层间介电层，并在有源层远离衬底基板的一侧形成源漏极图案。
需要说明的是，本发明实施例提供的显示基板的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本公开的保护范围之内，因此不再赘述。
综上所述，本发明实施例提供了一种显示基板的制造方法，在衬底基板上形成有源层、绝缘层以及导电层，该有源层可以包括半导体图案和导电图案。该绝缘层中可以形成有多个第一过孔。该导电层可以包括信号线，该信号线可以通过多个第一过孔与导电图案连接。由于在有源层设置导电图案，该导电图案通过多个第一过孔与信号线连接，因而即便信号线中位于两个第一过孔之间的部分出现断裂，电源信号也可以通过导电图案传输至像素单元，从而实现电源信号的有效传输，确保了显示装置的显示效果。
本发明实施例提供了一种显示装置，该显示装置可以包括如图1或图2所示的显示基板。该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种显示基板，其特征在于，所述显示基板包括：
衬底基板，以及层叠设置在所述衬底基板上的有源层、绝缘层和导电层，所述有源层位于所述绝缘层靠近所述衬底基板的一侧，所述导电层位于所述绝缘层远离所述衬底基板的一侧；
所述有源层包括半导体图案和导电图案；
所述绝缘层中设置有多个第一过孔，所述绝缘层为层间介电层，所述层间介电层中还设置有第二过孔和第三过孔；
所述导电层包括信号线和源漏极图案，所述信号线通过所述多个第一过孔与所述导电图案连接；
所述显示基板还包括：
设置在所述有源层靠近所述衬底基板的一侧的遮光层，所述半导体图案在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影内；
所述源漏极图案通过所述第二过孔与所述半导体图案连接，所述源漏极图案通过所述第三过孔与所述遮光层连接。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：
依次设置在所述有源层远离所述衬底基板的一侧的栅绝缘层和栅极图案；
所述层间介电层设置在所述栅极图案远离所述衬底基板的一侧；
所述导电层设置在所述层间介电层远离所述衬底基板的一侧。
3.根据权利要求1所述的显示基板，其特征在于，所述导电层还包括：栅极图案，所述绝缘层为栅绝缘层。
4.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括：层间介电层以及源漏极图案；
所述栅绝缘层设置在所述有源层远离所述衬底基板的一侧；
所述栅极图案设置在所述栅绝缘层远离所述衬底基板的一侧；
所述层间介电层设置在所述栅绝缘层远离所述衬底基板的一侧；
所述源漏极图案设置在所述层间介电层远离所述衬底基板的一侧。
5.根据权利要求1至4任一所述的显示基板，
所述导电图案为条状图案，且所述导电图案的长度方向平行于所述信号线的延伸方向。
6.根据权利要求1至4任一所述的显示基板，
所述半导体图案在所述衬底基板上的正投影，与所述导电图案在所述衬底基板上的正投影不重叠。
7.根据权利要求1至4任一所述的显示基板，其特征在于，所述显示基板还包括：依次层叠设置在所述导电层远离所述衬底基板的一侧的钝化层、彩膜层、平坦层以及电极层。
8.一种显示基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成有源层、绝缘层、导电层以及遮光层，所述有源层位于所述绝缘层靠近所述衬底基板的一侧，所述导电层位于所述绝缘层远离所述衬底基板的一侧，所述遮光层位于所述有源层靠近所述衬底基板的一侧；
所述有源层包括半导体图案和导电图案，所述半导体图案在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影内；
所述绝缘层中形成有多个第一过孔，所述绝缘层为层间介电层，所述层间介电层中还设置有第二过孔和第三过孔；
所述导电层包括信号线和源漏极图案，所述信号线通过所述多个第一过孔与所述导电图案连接；所述源漏极图案通过所述第二过孔与所述半导体图案连接，所述源漏极图案通过所述第三过孔与所述遮光层连接。
9.根据权利要求8所述的方法，其特征在于，所述在衬底基板上形成有源层，包括：
在所述衬底基板上沉积半导体薄膜；
在所述半导体薄膜远离所述衬底基板的一侧涂覆光刻胶；
对所述光刻胶进行图形化处理，得到第一光刻胶图案和第二光刻胶图案，所述第一光刻胶图案的厚度小于所述第二光刻胶图案的厚度；
以所述第一光刻胶图案和所述第二光刻胶图案为掩膜对所述半导体薄膜进行刻蚀；
去除所述第一光刻胶图案，并减薄所述第二光刻胶图案的厚度；
对刻蚀后的所述半导体薄膜中，未被所述第二光刻胶图案覆盖的部分进行导体化处理，得到导电图案；
去除所述第二光刻胶图案，得到半导体图案。
10.根据权利要求9所述的方法，其特征在于，所述去除所述第一光刻胶图案，并减薄所述第二光刻胶图案的厚度，包括：
对所述第一光刻胶图案和所述第二光刻胶图案进行灰化处理，以去除所述第一光刻胶图案，并减薄所述第二光刻胶图案的厚度。
11.根据权利要求9所述的方法，其特征在于，所述对刻蚀后的所述半导体薄膜中，未被所述第二光刻胶图案覆盖的区域进行导体化处理，得到导电图案，包括：
对刻蚀后的所述半导体薄膜中，未被所述第二光刻胶图案覆盖的区域进行离子掺杂，得到所述导电图案。
12.根据权利要求9所述的方法，其特征在于，所述对所述光刻胶进行图形化处理，包括：
采用半色调掩膜版对所述光刻胶进行曝光，并对曝光后的所述光刻胶进行显影。
13.一种显示装置，其特征在于，包括如权利要求1至7任一所述的显示基板。
CN201811133538.4A 2018-09-27 2018-09-27 显示基板及其制造方法、显示装置 Active CN109360828B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811133538.4A CN109360828B (zh) 2018-09-27 2018-09-27 显示基板及其制造方法、显示装置
US16/580,320 US11189646B2 (en) 2018-09-27 2019-09-24 Display substrate including signal line electrically connected to conductive pattern through the plurality of via holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811133538.4A CN109360828B (zh) 2018-09-27 2018-09-27 显示基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN109360828A CN109360828A (zh) 2019-02-19
CN109360828B true CN109360828B (zh) 2021-01-12

Family

ID=65348014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811133538.4A Active CN109360828B (zh) 2018-09-27 2018-09-27 显示基板及其制造方法、显示装置

Country Status (2)

Country Link
US (1) US11189646B2 (zh)
CN (1) CN109360828B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071147A (zh) * 2019-04-09 2019-07-30 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
US11468832B2 (en) * 2019-11-08 2022-10-11 Beijing Boe Technology Development Co., Ltd. Array substrate and method for manufacturing same, display panel, and display device
CN110854137B (zh) * 2019-11-22 2022-12-02 京东方科技集团股份有限公司 显示面板、阵列基板及其制造方法
CN111653196A (zh) * 2020-06-12 2020-09-11 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
KR20220087665A (ko) 2020-12-17 2022-06-27 삼성디스플레이 주식회사 표시 장치
CN115398523A (zh) * 2021-01-27 2022-11-25 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板、显示装置
CN113096549B (zh) * 2021-03-31 2023-09-26 合肥鑫晟光电科技有限公司 一种驱动背板及显示装置
CN117677998A (zh) * 2022-07-06 2024-03-08 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060098075A (ko) * 2005-03-08 2006-09-18 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판 및 그 제조방법
JP2010102237A (ja) * 2008-10-27 2010-05-06 Mitsubishi Electric Corp 表示装置
CN103296033A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN103824876A (zh) * 2014-02-12 2014-05-28 京东方科技集团股份有限公司 一种三维显示面板、其制作方法及三维显示装置
CN105448935A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN108281468A (zh) * 2018-01-23 2018-07-13 京东方科技集团股份有限公司 一种显示基板的制造方法、显示基板、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980781B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060098075A (ko) * 2005-03-08 2006-09-18 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판 및 그 제조방법
JP2010102237A (ja) * 2008-10-27 2010-05-06 Mitsubishi Electric Corp 表示装置
CN103296033A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN103824876A (zh) * 2014-02-12 2014-05-28 京东方科技集团股份有限公司 一种三维显示面板、其制作方法及三维显示装置
CN105448935A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN108281468A (zh) * 2018-01-23 2018-07-13 京东方科技集团股份有限公司 一种显示基板的制造方法、显示基板、显示装置

Also Published As

Publication number Publication date
US11189646B2 (en) 2021-11-30
CN109360828A (zh) 2019-02-19
US20200105793A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
CN109360828B (zh) 显示基板及其制造方法、显示装置
US11257849B2 (en) Display panel and method for fabricating the same
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
US9412760B1 (en) Array substrate and manufacturing method thereof, and display device
US11961850B2 (en) Display substrate, manufacturing method thereof, and display device
KR20090041322A (ko) 반도체장치 제조방법
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN110854175B (zh) 阵列基板及其制备方法、显示面板
KR20190070384A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
US9741861B2 (en) Display device and method for manufacturing the same
KR102600693B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
CN111312726B (zh) 一种阵列基板、其制作方法及显示装置
US11233074B2 (en) Array substrate and manufacturing method thereof
US10818798B2 (en) Display panel, array substrate, thin film transistor and method for manufacturing the same
CN107644880B (zh) 氧化物薄膜晶体管显示基板及其制作方法、显示装置
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN114823725A (zh) 显示面板及显示面板的制作方法
KR100848506B1 (ko) 픽셀 구조체 제조방법
CN111430302A (zh) 一种阵列基板、其制作方法及显示装置
CN216288456U (zh) 显示面板
KR102303957B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN115939151A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板
CN114759077A (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant