CN114823725A - 显示面板及显示面板的制作方法 - Google Patents

显示面板及显示面板的制作方法 Download PDF

Info

Publication number
CN114823725A
CN114823725A CN202210374883.7A CN202210374883A CN114823725A CN 114823725 A CN114823725 A CN 114823725A CN 202210374883 A CN202210374883 A CN 202210374883A CN 114823725 A CN114823725 A CN 114823725A
Authority
CN
China
Prior art keywords
electrode
layer
oxide semiconductor
display panel
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210374883.7A
Other languages
English (en)
Inventor
张家朝
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210374883.7A priority Critical patent/CN114823725A/zh
Publication of CN114823725A publication Critical patent/CN114823725A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种显示面板及显示面板的制作方法，该显示面板的制作方法通过对采用相同的金属氧化物半导体材料制成的第一电极和氧化物半导体层先后进行导体化处理，无需将金属氧化物半导体材料上方的栅极绝缘层和栅极金属层，就可以使由金属氧化物半导体材料制成的第一电极导体化，如此可以利用导体化的氧化物半导体层和位于其上方的栅极金属层形成存储电容，从而可以提升存储电容的电容值，改善由于存储电容的电容值不够导致的显示不良的问题。

Description

显示面板及显示面板的制作方法
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及显示面板的制作方法。
背景技术
有源矩阵有机发光二极管(active-matrix organic light-emitting diode,AMOLED)显示器在打开状态时，每个子像素在写入数据信号后，需要在下一帧扫描前保持该数据信号电压，这需要每个子像素驱动电路内部有足够大的电容。否则，会出现屏幕闪烁、产生亮/暗点等问题。
电容的电容值与电容面积呈正比，为了足够的电容，需要电容面积要达到对应的容值要求。实际上在AMOLED产品的阵列驱动电路中，电容在驱动电路里占据了大量的面积，是分辨率(pixels per inch,PPI)提升过程中的一个重要难点，如何在不扩大电容面积的情况下提升电容值对AMOLED显示产品具有重要意义。
综上所述，现有显示面板存在由于存储电容的电容值不够导致显示不良的问题。故，有必要提供一种显示面板及显示面板的制作方法来改善这一缺陷。
发明内容
本申请实施例提供一种显示面板及显示面板的制作方法，可以提升存储电容的电容值，改善由于存储电容的电容值不够导致的显示不良的问题。
本申请实施例提供一种显示面板，包括：
基底；
薄膜晶体管，设置于所述基底之上，所述薄膜晶体管包括氧化物半导体层；以及
存储电容，设置于所述基底之上，所述存储电容包括第一电极以及设置于所述第一电极背离所述基底一侧之上的第二电极；
其中，所述第一电极与所述氧化物半导体层设置于同一层，并且与所述氧化物半导体层均包括相同的金属氧化物半导体材料，所述第一电极呈导体化。
根据本申请一实施例，所述薄膜晶体管包括栅极，所述栅极设置于所述氧化物半导体层背离所述基底的一侧之上；
其中，所述第二电极与所述栅极设置于同一层，并且与所述栅极的材料相同。
根据本申请一实施例，所述显示面板还包括沟道遮挡层，所述沟道遮挡层设置于所述氧化物半导体层与所述基底之间，并且与所述氧化物半导体层正对设置。
根据本申请一实施例，所述存储电容包括第三电极，所述第三电极设置于所述第一电极与所述基底之间，所述第二电极电性连接于所述第三电极；
其中，所述第三电极与所述沟道遮挡层设置于同一层，并且与所述沟道遮挡层的材料相同。
根据本申请一实施例，所述存储电容还包括第四电极，所述第四电极设置于所述第二电极背离所述第一电极的一侧之上，所述第一电极电性连接于所述第四电极。
根据本申请一实施例，所述显示面板包括设置于所述第三电极与所述第一电极之间的介电层、以及设置于所述第一电极与所述第二电极之间的栅极绝缘层；
其中，所述栅极绝缘层的厚度小于所述介电层的厚度。
根据本申请一实施例，所述显示面板还包括多条导线，所述导线与所述第一电极设置于同一层，并且与所述第一电极的材料相同，所述导线呈导电性。
本申请实施例还提供一种显示面板的制作方法，包括：
在基底上沉积一层金属氧化物半导体材料；
在所述金属氧化物半导体材料上形成第一光阻层、厚度小于所述第一光阻层的第二光阻层、以及暴露出部分所述金属氧化物半导体材料的开口；
对所述金属氧化物半导体材料进行蚀刻，形成被所述第一光阻层覆盖的氧化物半导体层、以及被所述第二光阻层覆盖的第一电极；
减薄所述第一光阻层，并去除所述第二光阻层，以暴露出所述第一电极，对所述第一电极进行导体化处理；
去除所述第一光阻层，以暴露出所述氧化物半导体层，在所述基底上依次沉积形成覆盖所述氧化物半导体层和所述第一电极的栅极绝缘层和栅极金属层；
对所述栅极金属层进行蚀刻，形成与所述氧化物半导体层正对设置的栅极、以及与所述第一电极正对设置的第二电极；
以所述栅极为自对准掩膜板，对所述栅极绝缘层进行蚀刻，以将所述氧化物半导体层未被所述栅极覆盖的相对两端暴露出来；
对所述氧化物半导体层未被所述栅极覆盖的相对两端进行导体化处理，形成源极和漏极。
根据本申请一实施例，所述在所述金属氧化物半导体材料上形成第一光阻层、厚度小于所述第一光阻层的第二光阻层、以及暴露出所述金属氧化物半导体层的开口的步骤包括：
在所述金属氧化物半导体材料上沉积一层光阻材料；以及
通过半色调掩膜板对所述光阻材料进行曝光，形成所述第一光阻层、所述第二光阻层、以及所述开口。
根据本申请一实施例，所述减薄所述第一光阻层，并去除所述第二光阻的步骤包括：
采用等离子体干法蚀刻工艺，对所述第一光阻层进行蚀刻减薄，对所述第二光阻层进行蚀刻去除。
本申请实施例的有益效果：本申请实施例提供一种显示面板及显示面板的制作方法，通过半色调掩膜工艺，对采用相同的金属氧化物半导体材料制成的第一电极和氧化物半导体层先后进行导体化处理，然后在第一电极和氧化物半导体层上方沉积形成栅极绝缘层和栅极金属层，因此无需将金属氧化物半导体材料上方的栅极绝缘层和栅极金属层，就可以使由金属氧化物半导体材料制成的第一电极导体化，如此可以利用导体化的第一电极和位于其上方的栅极金属层形成存储电容，由于栅极绝缘层的厚度远小于介电层的厚度，因此可以减小存储电容上下极板之间的距离，从而可以提升存储电容的电容值，改善由于存储电容的电容值不够导致的显示不良的问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a至图1f为相关技术的显示面板的制作流程示意图；
图2为本申请实施例提供的第一种显示面板的膜层叠构示意图；
图3为本申请实施例提供的第二种显示面板的膜层叠构示意图；
图4为本申请实施例提供的第三种显示面板的膜层叠构示意图；
图5为本申请实施例提供的第四种显示面板的膜层叠构示意图；
图6a至图6n为本申请实施例提供的显示面板的制作方法的流程结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本申请做进一步的说明。
目前基于氧化物晶体管的大尺寸AMOLED显示面板的晶体管主要是顶栅(topgate)的共面(coplanar)结构，其源极和漏极需要进行导体化处理。目前大尺寸AMOLED显示面板的源极和漏极主要是通过等离子体(plasma)处理的方式实现导体化，其主要的流程如图1a至图1f所示，依次为：半导体层11图案化、栅极绝缘层12沉积、栅极金属层13沉积、栅极130图案化、以栅极130为掩膜板进一步蚀刻栅极绝缘层12使半导体层11暴露、等离子处理使源极111和漏极112导体化。
由上述流程可知，为了使等离子体接触半导体层11，需要将半导体层11上方的栅极金属层13和栅极绝缘层12蚀刻去除，这样会导致导体化的半导体层11无法与栅极金属层13形成电容，只能与下方的金属层14形成电容，由于介电层15的厚度远大于栅极绝缘层12的厚度，导致其形成的电容的容值也就小很多。
有鉴于此，本申请提供一种显示面板，所述显示面板包括基底、薄膜晶体管以及存储电容，所述薄膜晶体管和所述存储电容均设置于所述基底之上，所述薄膜晶体管包括氧化物半导体层，所述存储电容包括第一电极以及设置于所述第一电极背离所述基底一侧之上的第二电极。所述第一电极与所述氧化物半导体层设置于同一层，并且与所述氧化物半导体层均包括相同的金属氧化物半导体材料，所述第一电极呈导体化。
如图2所示，图2为本申请实施例提供的第一种显示面板的膜层叠构示意图，所述显示面板包括基底21以及设置于所述基底21之上的用于控制并驱动OLED进行发光的驱动电路层，所述驱动电路层可以包括薄膜晶体管和存储电容。需要说明的是，设置于所述基底21之上，可以是指与所述基底21的一侧表面直接接触，也可以是间接接触。
在其中一个实施例中，所述显示面板可以为刚性AMOLED显示面板，所述基底21可以为玻璃基底。
在其中一个实施例中，所述显示面板可以为柔性AMOLED显示面板，所述基底21也可以为柔性基底，所述基底21可以是由有机材料形成的单层柔性基底结构，所述有机材料可以包括但不限于聚酰亚胺。
在其中一个实施例中，所述基底21也可以是由聚酰亚胺等有机材料与氧化硅或氮化硅等无机材料依次叠加形成的双层或多层柔性基底结构。
在其中一个实施例中，所述基底21上还可以设置有由氮化硅或氧化硅等无机材料所形成的绝缘层和杂质阻隔层。
进一步的，所述薄膜晶体管包括氧化物半导体层23、源极24、漏极25以及栅极26，介电层22设置于所述基底21之上，所述氧化物半导体层23设置于所述介电层22背离所述基底21的一侧之上。
需要说明的是，所述氧化物半导体层23设置于所述介电层22背离所述基底21的一侧之上，可以是指所述氧化物半导体层23与所述介电层22背离所述基底21的一侧表面直接接触，也可以是间接接触。
所述源极24和所述漏极25与所述氧化物半导体层23设置于同一层，并且与所述氧化物半导体层23的材料相同，所述源极24和所述漏极25是由金属氧化物半导体材料通过导体化工艺制备形成。
进一步的，所述存储电容包括第一电极27和第二电极28，所述第一电极27与所述氧化物半导体层23设置于同一层，并且与所述氧化物半导体层23均包括相同的金属氧化物半导体材料，所述第一电极27呈导体化。所述第二电极28设置于所述第一电极27背离所述基底21一侧之上。
在其中一个实施例中，金属氧化物半导体材料可以为铟镓锌氧化物(indiumgallium zinc oxide,IGZO)、铟锡锌氧化物(indium tin zinc oxide,ITZO)或者其他金属氧化物中的任意一种。
在其中一个实施例中，如图2所示，所述第二电极28与所述栅极26设置于同一层，并且与所述栅极26的材料相同。
所述栅极26的材料可以包括但不限于铜、铝、钛、钼等金属材料中的任意一种，所述栅极26也可以是由上述两种或两种以上的金属材料叠加形成的多层金属导电薄膜。
在实际制备过程中，所述第二电极28与所述栅极26可以通过同一道金属成膜工艺制备形成。
在本申请实施例中，所述第一电极27与所述第二电极28正对设置，所述第一电极27与所述第二电极28之间通过栅极绝缘层29隔绝开，所述第一电极27与所述第二电极28相互重叠的部分形成所述存储电容。
相较于图1f所示的现有相关技术的显示面板中采用导体化的半导体层11与下方的金属层14所形成的存储电容，本申请实施例采用第一电极27与第二电极28构成存储电容，由于所述栅极绝缘层29的厚度小于所述介电层22的厚度，因此可以减小存储电容的第一电极27与第二电极28之间的距离，如此可以在存储电容的尺寸不变的情况下，提高存储电容的电容值，从而可以改善由于存储电容的电容值不够导致显示不良的问题。在其他一些实施例中，可以在保证存储电容的电容值不变的情况下，减小存储电容的尺寸，从而可以提高显示面板的分辨率。
进一步的，所述显示面板还包括层叠设置于所述栅极26和所述第二电极28之上的层间介电层30、金属走线层31、平坦化层32、阳极33、像素定义层34、发光层以及阴极(图中未示出)。
所述层间介电层30覆盖所述栅极26、所述第二电极28、源极24、漏极25以及所述介电层22。所述层间介电层30与所述介电层22以及所述栅极绝缘层29的材料均可以为无机绝缘材料，所述无机绝缘材料可以包括但不限于氮化硅、氧化硅以及氮氧化硅中的至少一种。
所述金属走线层31设置于所述层间介电层30背离所述基底21的一侧之上。所述金属走线层31包括多条信号走线，所述信号走线可以包括多条扫描线和多条数据线，所述扫描线通过贯穿所述层间介电层30的过孔与所述栅极26。所述数据线可以通过贯穿所述层间介电层30的过孔与所述漏极25连接，所述阳极33通过贯穿所述平坦化层32的过孔连接于所述数据线，以接收所述数据线传递的数据信号。
进一步的，如图2所示，所述存储电容还包括第四电极35，所述第四电极35设置于所述第二电极28背离所述第一电极27的一侧之上，所述第一电极27电性连接于所述第四电极35。
在其中一个实施例中，所述第四电极35可以与所述金属走线层31设置于同一层，并且与所述金属走线层31设置于同一层。在实际制备过程中，所述第四电极35可以与所述金属走线层31采用同一金属成膜工艺进行制备。
所述第四电极35可以通过贯穿所述层间介电层30以及所述栅极绝缘层29的过孔与所述第一电极27连接。所述第二电极28可以独自构成所述存储电容的其中一极，所述第四电极35与所述第一电极27并联构成所述存储电容的其中另一极，如此可以进一步增大所述存储电容的电容值。
如图3所示，图3为本申请实施例提供的第二种显示面板的膜层叠构示意图，图3所示的第二种显示面板与图2所述的第一种显示面板的结构大致相同，区别在于：所述显示面板还包括沟道遮挡层36，所述沟道遮挡层36设置于所述氧化物半导体层23与所述基底21之间，并且与所述氧化物半导体层23正对设置。
所述沟道遮挡层36由不透光的金属材料制备形成，所述沟道遮挡层36设置于所述氧化物半导体层23的正下方，可以用于遮挡从基底21的底面照射至至所述氧化物半导体层23的光线，从而可以保证薄膜晶体管的稳定性。
所述沟道遮挡层36可以通过贯穿所述层间介电层30的过孔与所述金属走线层31中的数据线连接，以接收与所述源极24或漏极25接收到的相同的数据信号，从而可以避免与源极24或漏极25之间产生寄生电容。
如图4所示，图4为本申请实施例提供的第三种显示面板的膜层叠构示意图，图4所示的第三种显示面板的结构与图3所示的第二种显示面板的结构大致相同，区别在于：所述存储电容还包括第三电极37，所述第三电极37设置于所述第一电极27与所述基底21之间，所述第二电极28电性连接于所述第三电极37。
在其中一个实施例中，所述第三电极37与所述沟道遮挡层36设置于同一层，并且可以与所述沟道遮挡层36的材料相同。在实际制备过程中，所述第三电极37可以与所述沟道遮挡层36通过同一道金属成膜工艺进行制备。
所述第二电极28可以通过贯穿所述栅极绝缘层29和所述介电层22的过孔与所述第三电极37连接。
需要说明的是，所述第二电极28与所述第三电极37并联构成所述存储电容的其中一极，所述第四电极35与所述第一电极27并联构成所述存储电容的其中另一极，如此可以在图2所示的显示面板的基础之上，进一步增大所述存储电容的电容值。
如图5所示，图5为本申请实施例提供的第四种显示面板的膜层叠构示意图，图5所示的第四种显示面板的结构与图4所示的第三种显示面板的结构大致相同，区别在于：图5中并未设置有金属走线层31和第四电极35。
所述阳极33可以通过贯穿所述平坦化层32以及所述层间介电层30的过孔与所述漏极25连接，所述沟道遮挡层36可以通过过孔与数据线电性连接，所述数据线可以与所述栅极26设置于同一层。
所述存储电容中，所述第二电极28与所述第三电极37并联构成所述存储电容的其中一极，所述第一电极27独自构成所述存储电容的其中另一极，如此同样也可以增大所述存储电容的电容值。
进一步的，所述显示面板还包括多条导线(图中未示出)，所述导线与所述第一电极27设置于同一层，并且与所述第一电极27的材料相同，所述导线呈导电性。
所述导线可以与所述第一电极27和所述氧化物半导体层23同时进行制备，与所述氧化物半导体层23的区别在于，所述导线和所述第一电极27均通过等离子体处理后呈现导体化。所述导线可以连接于所述源极24、所述漏极25、所述第一电极27或者其他元器件。
依据本申请上述实施例提供的显示面板，本申请实施例还提供一种显示面板的制作方法，结合图6a至图6n所示，图6a至图6n为本申请实施例提供的显示面板的制作方法的流程结构示意图，所述显示面板的制作方法包括：
步骤S1：在基底上沉积一层金属氧化物半导体材料。
结合图6a所示，在沉积所述金属氧化物半导体材料201之前，所述基底21上形成有沟道遮挡层36和第三电极37。所述沟道遮挡层36和所述第三电极37可以通过同一道金属成膜工艺进行制备。
在本申请实施例中，所述金属氧化物半导体材料可以为铟镓锌氧化物(indiumgallium zinc oxide,IGZO)、铟锡锌氧化物(indium tin zinc oxide,ITZO)或者其他金属氧化物中的任意一种。
步骤S2：在所述金属氧化物半导体材料上形成第一光阻层、厚度小于所述第一光阻层的第二光阻层、以及暴露出部分所述金属氧化物半导体材料的开口。
结合图6b至图6c所述，所述在所述金属氧化物半导体材料201上形成第一光阻层202、厚度小于所述第一光阻层202的第二光阻层203、以及暴露出所述金属氧化物半导体层的开口204的步骤包括：在所述金属氧化物半导体材料201上沉积一层光阻材料；通过半色调掩膜板对所述光阻材料进行曝光，形成所述第一光阻层202、所述第二光阻层203、以及所述开口204。
在本申请实施例中，所述半色调掩膜版(halftonemask)可以包括透光区、半透光区以及非透光区，在对所述光阻材料进行曝光的过程中，所述光阻材料对应所述透光区的部分收到最多的光照，此部分的光阻全部被去除，从而形成所述开口204。所述光阻材料对应所述半透光区的部分受到部分光照，此部分的部分光阻被去除，从而形成所述第二光阻层203。所述光阻材料对应所述非透光区的部分未受到部分光照，此部分的光阻材料未被去除，从而形成所述第一光阻层202，所述第一光阻层202的厚度大于所述第二光阻层203的厚度。
步骤S3：对所述金属氧化物半导体材料进行蚀刻，形成被所述第一光阻层覆盖的氧化物半导体层、以及被所述第二光阻层覆盖的第一电极。
步骤S4：减薄所述第一光阻层，并去除所述第二光阻层，以暴露出所述第一电极，对所述第一电极进行导体化处理。
结合图6c至图6e，在所述步骤S3中，可以通过湿蚀刻的方法，将开口204所暴露出的金属氧化物半导体材料去除，并将第一光阻层202和第二光阻层203覆盖的金属氧化物半导体材料保留，形成所述氧化物半导体层23和第一电极27。
在所述步骤S4中，所述减薄所述第一光阻层，并去除所述第二光阻的步骤包括：采用等离子体干法蚀刻工艺，对所述第一光阻层202进行蚀刻减薄，对所述第二光阻层203进行蚀刻去除。等离子体干法蚀刻工艺可以使用含O2、CF4、N2O等具备氧化性质的气体或其混合物。
在所述步骤S4中，将所述第二光阻层203去除，并将所述第一电极27暴露出来后，对基底使用等离子体轰击，使暴露出的第一电极27导体化。
步骤S5：去除所述第一光阻层，以暴露出所述氧化物半导体层，在所述基底上依次沉积形成覆盖所述氧化物半导体层和所述第一电极的栅极绝缘层和栅极金属层。
步骤S6：对所述栅极金属层进行蚀刻，形成与所述氧化物半导体层正对设置的栅极、以及与所述第一电极正对设置的第二电极；
结合图6f至图6g，在所述步骤S5中，可以采用剥离液体将所述第一光阻层202去除掉，以将未导体化的氧化物半导体层23暴露出来，然后依次沉积形成覆盖所述氧化物半导体层23和所述第一电极27的栅极绝缘层29以及栅极金属层。
在所述步骤S6中，对所述栅极金属层进行蚀刻，形成与所述氧化物半导体层23正对设置的栅极26、以及与所述第一电极27正对设置的第二电极28，同时还可以形成多条信号走线。所述第一电极27可以与所述第二电极28形成存储电容。
在所述步骤S5至S6的过程中，可以在沉积形成所述栅极绝缘层29后，对所述栅极绝缘层29以及所述介电层22进行蚀刻，形成贯穿所述栅极绝缘层29以及所述介电层22的过孔，以暴露出所述第三电极37。在形成所述第二电极28之后，第二电极28可以通过该过孔与所述第三电极37连接，以与所述第三电极37共同构成所述存储电容的其中一极。
步骤S7：以所述栅极为自对准掩膜板，对所述栅极绝缘层进行蚀刻，以将所述氧化物半导体层未被所述栅极覆盖的相对两端暴露出来。
结合图6h，所述步骤S7中，以所述栅极26为自对准掩膜板，使用含F或者含Cl元素气体，将未被栅极金属层覆盖的栅极绝缘层29蚀刻去除，以将所述氧化物半导体层未被所述栅极覆盖的相对两端暴露出来。
步骤S8：对所述氧化物半导体层未被所述栅极覆盖的相对两端进行导体化处理，形成源极和漏极。
结合图6i，所述步骤S8中，对所述基底通过等离子轰击等方式，对所述氧化物半导体层暴露出来的相对两端进行导体化，使其分别形成所述薄膜晶体管的源极24和漏极25。所述步骤S8中，可以使用惰性气体或含H元素的气体对所述基底进行等离子体轰击。
步骤S9：在所述栅极金属层上沉积形成覆盖所述栅极、所述第二电极、所述源极以及所述漏极的层间介电层30，并在所述层间介电层30上形成多个过孔。
结合图6j，所述步骤S9中，通过对所述层间介电层30进行蚀刻形成多个过孔，多个过孔可以分别暴露出所述栅极26、所述漏极25以及所述第一电极27。
步骤S10：在所述层间介电层30上形成金属走线层31以及第四电极35。
结合图6k，所述步骤S10中，可以在所述层间介电层30上沉积一层金属材料，然后对该层金属材料进行蚀刻，以形成所述金属走线层31和所述第四电极35。
所述金属走线层31包括多条信号走线，所述信号走线可以包括多条扫描线和多条数据线，所述扫描线通过贯穿所述层间介电层30的过孔与所述栅极26。所述数据线可以通过贯穿所述层间介电层30的过孔与所述漏极25连接，所述阳极33通过贯穿所述平坦化层32的过孔连接于所述数据线，以接收所述数据线传递的数据信号。
所述第二电极28与所述第三电极37并联构成所述存储电容的其中一极，所述第四电极35可以通过贯穿所述层间介电层30以及所述栅极绝缘层29的过孔与所述第一电极27并联构成所述存储电容的其中另一极。
步骤S11：在所述金属走线层上形成平坦化层，并在所述平坦化层上形成过孔。
结合图6l，所述平坦化层32覆盖所述金属走线层31以及所述第四电极35，所述平坦化层32上的过孔可以暴露出所述金属走线层31中的信号走线。
步骤S12：在所述平坦化层上形成阳极，所述阳极通过贯穿所述平坦化蹭的过孔与所述金属走线层连接。
结合图6m，所述阳极33形成于所述平坦化层32之上，并且通过所述平坦化层32的过孔与所述金属走线层31中的信号走线连接。所述阳极33的材料可以选用导电的透明金属氧化物材料。
步骤S13：在所述阳极上依次形成像素定义层、发光层以及阴极。
结合图6n，所述像素定义层34设置于所述平坦化层32之上，并且覆盖所述阳极33，所述像素定义层34上形成有多个像素开口，所述发光层层中的有机发光材料可以形成于所述像素开口内。所述发光层中的有机功能层以及所述阴极均可以整面铺设在所述像素定义层上。
在完成所述步骤S13之后，可以在所述阴极层上形成封装层。所述封装层可以是由无机封装层、有机封装层以及无机封装层依次叠加形成。
依据本申请上述实施例提供的显示面板，本申请实施例还提供一种电子设备，所述电子设备包括上述实施例提供的显示面板，所述电子设备可以是移动终端，例如彩色电子纸、彩色电子书、智能手机等，电子设备也可以是可穿戴式终端，例如智能手表、智能手环等，电子设备也可以是固定终端，例如彩色电子广告牌、彩色电子海报等。
本申请实施例的有益效果：本申请实施例提供一种显示面板及显示面板的制作方法，通过半色调掩膜工艺，对采用相同的金属氧化物半导体材料制成的第一电极和氧化物半导体层先后进行导体化处理，然后在第一电极和氧化物半导体层上方沉积形成栅极绝缘层和栅极金属层，因此无需将金属氧化物半导体材料上方的栅极绝缘层和栅极金属层，就可以使由金属氧化物半导体材料制成的第一电极导体化，如此可以利用导体化的第一电极和位于其上方的栅极金属层形成存储电容，由于栅极绝缘层的厚度远小于介电层的厚度，因此可以减小存储电容上下极板之间的距离，从而可以提升存储电容的电容值，改善由于存储电容的电容值不够导致的显示不良的问题。
综上所述，虽然本申请以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为基准。

Claims (10)

1.一种显示面板，其特征在于，包括：
基底；
薄膜晶体管，设置于所述基底之上，所述薄膜晶体管包括氧化物半导体层；以及
存储电容，设置于所述基底之上，所述存储电容包括第一电极以及设置于所述第一电极背离所述基底一侧之上的第二电极；
其中，所述第一电极与所述氧化物半导体层设置于同一层，并且与所述氧化物半导体层均包括相同的金属氧化物半导体材料，所述第一电极呈导体化。
2.如权利要求1所述的显示面板，其特征在于，所述薄膜晶体管包括栅极，所述栅极设置于所述氧化物半导体层背离所述基底的一侧之上；
其中，所述第二电极与所述栅极设置于同一层，并且与所述栅极的材料相同。
3.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括沟道遮挡层，所述沟道遮挡层设置于所述氧化物半导体层与所述基底之间，并且与所述氧化物半导体层正对设置。
4.如权利要求3所述的显示面板，其特征在于，所述存储电容包括第三电极，所述第三电极设置于所述第一电极与所述基底之间，所述第二电极电性连接于所述第三电极；
其中，所述第三电极与所述沟道遮挡层设置于同一层，并且与所述沟道遮挡层的材料相同。
5.如权利要求4所述的显示面板，其特征在于，所述存储电容还包括第四电极，所述第四电极设置于所述第二电极背离所述第一电极的一侧之上，所述第一电极电性连接于所述第四电极。
6.如权利要求4所述的显示面板，其特征在于，所述显示面板包括设置于所述第三电极与所述第一电极之间的介电层、以及设置于所述第一电极与所述第二电极之间的栅极绝缘层；
其中，所述栅极绝缘层的厚度小于所述介电层的厚度。
7.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括多条导线，所述导线与所述第一电极设置于同一层，并且与所述第一电极的材料相同，所述导线呈导电性。
8.一种显示面板的制作方法，其特征在于，包括：
在基底上沉积一层金属氧化物半导体材料；
在所述金属氧化物半导体材料上形成第一光阻层、厚度小于所述第一光阻层的第二光阻层、以及暴露出部分所述金属氧化物半导体材料的开口；
对所述金属氧化物半导体材料进行蚀刻，形成被所述第一光阻层覆盖的氧化物半导体层、以及被所述第二光阻层覆盖的第一电极；
减薄所述第一光阻层，并去除所述第二光阻层，以暴露出所述第一电极，对所述第一电极进行导体化处理；
去除所述第一光阻层，以暴露出所述氧化物半导体层，在所述基底上依次沉积形成覆盖所述氧化物半导体层和所述第一电极的栅极绝缘层和栅极金属层；
对所述栅极金属层进行蚀刻，形成与所述氧化物半导体层正对设置的栅极、以及与所述第一电极正对设置的第二电极；
以所述栅极为自对准掩膜板，对所述栅极绝缘层进行蚀刻，以将所述氧化物半导体层未被所述栅极覆盖的相对两端暴露出来；
对所述氧化物半导体层未被所述栅极覆盖的相对两端进行导体化处理，形成源极和漏极。
9.如权利要求8所述的显示面板的制作方法，其特征在于，所述在所述金属氧化物半导体材料上形成第一光阻层、厚度小于所述第一光阻层的第二光阻层、以及暴露出所述金属氧化物半导体层的开口的步骤包括：
在所述金属氧化物半导体材料上沉积一层光阻材料；以及
通过半色调掩膜板对所述光阻材料进行曝光，形成所述第一光阻层、所述第二光阻层、以及所述开口。
10.如权利要求8所述的显示面板的制作方法，其特征在于，所述减薄所述第一光阻层，并去除所述第二光阻的步骤包括：
采用等离子体干法蚀刻工艺，对所述第一光阻层进行蚀刻减薄，对所述第二光阻层进行蚀刻去除。
CN202210374883.7A 2022-04-11 2022-04-11 显示面板及显示面板的制作方法 Pending CN114823725A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210374883.7A CN114823725A (zh) 2022-04-11 2022-04-11 显示面板及显示面板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210374883.7A CN114823725A (zh) 2022-04-11 2022-04-11 显示面板及显示面板的制作方法

Publications (1)

Publication Number Publication Date
CN114823725A true CN114823725A (zh) 2022-07-29

Family

ID=82534943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210374883.7A Pending CN114823725A (zh) 2022-04-11 2022-04-11 显示面板及显示面板的制作方法

Country Status (1)

Country Link
CN (1) CN114823725A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060511A1 (zh) * 2022-09-23 2024-03-28 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060511A1 (zh) * 2022-09-23 2024-03-28 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Similar Documents

Publication Publication Date Title
US20210066417A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
US12022697B2 (en) Display panel, display apparatus, and method of fabricating the display panel
CN109360828B (zh) 显示基板及其制造方法、显示装置
US11133363B2 (en) Array substrate and manufacturing method thereof, and display device
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
KR20180068634A (ko) 유기 발광 표시 장치
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
US11462602B2 (en) Array substrate, manufacturing method thereof, and display device
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
US9324741B2 (en) Display device, manufacturing method of display device and electronic equipment
CN110729313A (zh) 显示面板、显示面板制备方法、显示装置
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
CN113192981B (zh) 一种tft基板、显示装置及tft基板的制备方法
CN113224120A (zh) 显示面板及其制备方法
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
KR20190070384A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN112713179A (zh) 显示面板及显示装置
CN110931510B (zh) 阵列基板、显示面板及阵列基板的制备方法
CN114823725A (zh) 显示面板及显示面板的制作方法
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
KR20210142046A (ko) 표시 장치 및 표시 장치의 제조 방법
WO2022160798A1 (zh) 显示面板、显示装置和制造方法
CN114883370A (zh) 显示面板及其制备方法、显示终端
US7700388B2 (en) Manufacturing method of pixel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination