CN110931510B - 阵列基板、显示面板及阵列基板的制备方法 - Google Patents

阵列基板、显示面板及阵列基板的制备方法 Download PDF

Info

Publication number
CN110931510B
CN110931510B CN201911171284.XA CN201911171284A CN110931510B CN 110931510 B CN110931510 B CN 110931510B CN 201911171284 A CN201911171284 A CN 201911171284A CN 110931510 B CN110931510 B CN 110931510B
Authority
CN
China
Prior art keywords
layer
transparent conductive
light
conductive layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911171284.XA
Other languages
English (en)
Other versions
CN110931510A (zh
Inventor
唐甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911171284.XA priority Critical patent/CN110931510B/zh
Publication of CN110931510A publication Critical patent/CN110931510A/zh
Application granted granted Critical
Publication of CN110931510B publication Critical patent/CN110931510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

本揭示提供一阵列基板，包括透光区和非透光区，所述阵列基板包括衬底层；第一透明导电层，设置在衬底层上；第一金属层，第一金属层设置于非透光区的第一透明导电层上；缓冲层，缓冲层设置于衬底层上方并覆盖第一透明导电层和第一金属层；以及第二透明导电层，第二透明导电层设置在缓冲层上；其中，透光区的所述第一透明导电层和所述第二透明导电层之间形成电容。

Description

阵列基板、显示面板及阵列基板的制备方法
技术领域
本发明涉及阵列基板领域，尤其涉及一种阵列基板、显示面板及阵列基板的制备方法。
背景技术
随着主动式矩阵有机发光二极管(Active matrix organic light-emittingdiode，AMOLED)显示面板的分辨率要求不断提高，相应的增大开口率的最佳办法是顶发光有机发光二极管(organic light-emitting diode，OLED)器件，与底发光OLED器件不同的是顶发光OLED器件的阳极采用的是反射性电极，而其阴极则为较大透光率的透明阴极，顶发光OLED器件的结构设计可以让开口率大大提高，但目前顶发光OLED器件还处于完善阶段，小尺寸虽然已经实现量产，然而，顶发光OLED器件的阴极透光率和阻抗等问题，以及大尺寸AMOLED显示面板存在明显的电流电阻压降(IR drop)，使得顶发光OLED器件运用在大尺寸显示面板，还没能达到量产水平。
目前量产的大尺寸AMOLED显示面板仍是采用底发光OLED器件，底发光OLED器件设计增加开口率的主要方式是减小阵列基板上非发光区的面积，其中，非发光区的电容区占具一定的面积，电容区都是由不透光的金属材料构成，从而导致透光区减小，并且降低开口率。
因此，如何增加阵列基板的开口率成为了相关研究者或开发人员的重点研究课题。
发明内容
基于以上，为了增大开口率，本发明主要提供一种阵列基板，用于底发光有机发光二极管(organic light-emitting diode，OLED)器件，其中，屏蔽层具有一层透明导电层，屏蔽层中的透明导电层同时做为电容区的电极之一，另外，位在非发光区的薄膜晶体管(Thin film transistor,TFT)中的栅极、源极和汲极具有一层透明导电层，此透明导电层同时可以做为电容区的另一个电极。如此，电容区的两个电极皆为为透明导电层，形成透明电容，接着，后续OLED器件的发光区结构可以设计在透明电容上方，因此增大开口率。
为达成上述目的，本发明实施例提供了一种阵列基板，包括透光区和非透光区，其特征在于，所述阵列基板包括：衬底层；第一透明导电层，设置在所述衬底层上；第一金属层，所述第一金属层设置于所述非透光区的所述第一透明导电层上；缓冲层，所述缓冲层设置于所述衬底层上方并覆盖所述第一透明导电层和所述第一金属层；氧化物半导体层，所述氧化物半导体层设置在所述非透光区的所述缓冲层上，所述氧化物半导体层包括至少两个导体层；栅极绝缘层，所述栅极绝缘层设置于所述氧化物半导体层和所述缓冲层上方，所述栅极绝缘层包括至少一个第一开孔对应所述透光区，至少两个第二开孔对应所述非透光区且曝露出所述至少两个导体层；第二透明导电层，所述第二透明导电层设置在所述缓冲层上并且填充所述至少一个第一开孔；以及第二金属层，所述第二金属层设置在所述非透光区的所述第二透明导电层上，且覆盖部份所述导体层，所述第二金属层更包括至少两个开孔对应所述至少两个第二开孔以曝露出所述至少两个导体层，对应所述非透光区的栅极，以及配置于所述栅极两侧的汲极和源极，所述栅极、所述汲极、和所述源极彼此之间由所述至少两个第二开孔间隔开；其中，所述透光区的所述第一透明导电层和所述第二透明导电层之间形成电容。
于一实施例中，所述阵列基板更包括：第一接触孔贯穿所述栅极绝缘层以及所述缓冲层并且对应所述非透光区，所述第二透明导电层通过所述第一接触孔电性连接所述第一金属层并覆盖一部份所述导体层。
于一实施例中，所述阵列基板更包括：钝化层，所述钝化层覆盖所述第二金属层、所述导体层和所述第二透明导电层；第二接触孔，所述第二接触孔贯穿于所述钝化层以曝露出部份所述第二金属层；第三透明导电层，配置于所述钝化层上，并部份对应所述透光区和部份对应所述非透光区，且所述第三透明导电层透过所述第二接触孔与所述第二金属层电性相连；以及像素定义层，所述像素定义层设置于所述钝化层及所述第三透明导电层上，所述像素定义层具有一第三开孔对应所述透光区以曝露出所述第三透明导电层。
于一实施例中，所述阵列基板的所述透光区更包括彩色滤光片，所述彩色滤光片设置在所述衬底层与所述第一透明导电层之间，或者，所述彩色滤光片设置在所述钝化层和所述第三透明导电层之间。
本发明实施例还提供了一种显示面板，包括上述的阵列基板。
本发明实施例还提供了一种阵列基板的制备方法，所述方法包括以下步骤：
步骤S101，提供一衬底层，依序形成第一透明导电层和第一金属层在所述衬底层上方，并定义出透光区与非透光区；
步骤S102，在所述第一金属层上形成第一图案化光阻层；
步骤S103，以所述第一图案化光阻层为屏蔽，对所述第一金属层及所述第一透明导电层进行蚀刻；
步骤S104，移除所述透光区的所述第一图案化光阻层；
步骤S105，移除所述透光区的所述第一金属层，以及剥离所述第一图案化光阻层；
步骤S106，形成缓冲层在所述衬底层上方并覆盖位于所述非透光区的所述第一金属层及位于所述透光区的所述第一透明导电层；
步骤S107，在所述缓冲层上形成图案化氧化物半导体层，形成栅极绝缘层在所述缓冲层上并覆盖所述图案化氧化物半导体层，其中所述图案化氧化物半导体层在所述衬底层的投影落于所述第一金属层在所述衬底层的投影范围内；
步骤S201，在所述栅极绝缘层上形成第二图案化光阻层；
步骤S202，利用所述第二图案化光阻层作为屏蔽，形成至少两个贯穿所述栅极绝缘层的第二开孔，所述至少两个第二开孔对应于所述非透光区且曝露出所述图案化氧化物半导体层；以及形成贯穿所述栅极绝缘层及所述缓冲层的第一接触孔，所述第一接触对应于所述非透光区且曝露出所述第一金属层，以及至少一个第一开孔设置于所述透光区；
步骤S203，将所述图案化氧化物半导体层对应所述至少两个第二开孔的部份转换成导体层；
步骤S301，在所述栅极绝缘层上方依序共形地形成第二透明导电层和第二金属层，并覆盖所述至少两个第二开孔、所述第一开孔、与所述第一接触孔；
步骤S302，在所述第二金属层上形成第三图案化光阻层；
步骤S303，利用所述第三图案化光阻层作为屏蔽，对所述第二金属层进行蚀刻制程，以去除位于所述至少两个第二开孔及所述第一接触孔中的所述第二金属层，以曝露出所述至少两个第二开孔及所述第一接触孔中的第二透明导电层，所述非透光区的所述第二金属层形成薄膜晶体管的汲极、栅极和源极；
步骤S304，继续利用所述第三图案化光阻层作为屏蔽，对所述第二透明导电层进行蚀刻制程，以去除位于所述至少两个第二开孔中的所述第二透明导电层；
步骤S305，移除所述透光区的所述第三图案化光阻层；
步骤S306，移除所述透光区的所述第二金属层；以及
步骤S307，剥离所述第三图案化光阻层；
其中，所述透光区的所述第一透明导电层和所述第二透明导电层之间形成电容。
于一实施例中，所述方法在所述步骤S101，形成所述第一透明导电层之前，在所述衬底层上通过三道光刻制程形成红、绿、蓝三种子像素，以形成彩色滤光片。
于一实施例中，所述方法还包括：
步骤S401，形成钝化层在所述衬底层上方，覆盖所述汲极、所述栅极、所述源极、所述导体层和所述第二透明导电层，并对所述钝化层进行光刻制程，以形成第二接触孔；
步骤S402，形成第三透明导电层在所述钝化层上，并填满所述第二接触孔以电性连接至所述薄膜晶体管；以及
步骤S403，形成像素定义层在所述钝化层上，并覆盖部份所述第三透明导电层，所述像素定义层定义出第三开孔，所述第三开孔对应所述透光区以曝露出所述第三透明导电层。
于一实施例中，所述步骤S101的形成所述第一金属层为沉积一层厚度在500埃-10000埃的金属，所述第一金属层的材料选自Al、Mo、Ti、Cu、及其合金等；形成所述第一透明导电层为沉积一层厚度在200埃-2000埃的氧化铟锡层。
于一实施例中，所述第二透明导电层是氧化铟锡层，厚度范围是200埃-2000埃；所述第二金属层是铜层，厚度范围是3000埃-10000埃。
本发明提供的一种阵列基板、显示面板、及阵列基板的制备方法，优点在于，TFT电容区为透明电容，发光区可设计在电容区上方，增加了开口率。同时，阵列基板的制备方法中，部份TFT结构采用同一张光罩，总共10道制程完成阵列基板，如此，节省了整个制程的时间与成本。
附图说明
为了更清楚地说明实施例或本提案中的技术方案，下面将对实施例或本提案技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本提案的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A-1Q是本发明实施例提供的阵列基板的制备方法，步骤流程对应的结构示意图；以及
图2为本发明实施例提供的阵列基板结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
本申请实施例提供的阵列基板、以及阵列基板的制备方法，将以顶栅型(Top-gate)薄膜晶体管(Thin film transistor,TFT)进行描述。
请参考图2，图2显示本申请实施例提供的阵列基板结构示意图，所述阵列基板包括一透光区150和一非透光区160，透光区150为阵列基板的透光区，也就是具有色彩与亮度的影像会经由透光区呈现在透光区。非透光区160则因为TFT存在金属走线等不透光层，所以无法完全透光。
阵列基板包括衬底层10，第一透明导电层20设置在衬底层10上，第一金属层30设置于非透光区160的第一透明导电层上，缓冲层40设置于衬底层10上方并覆盖第一透明导电层20和第一金属层30，第二透明导电层70设置在缓冲层40上，其中，透光区150的第一透明导电层20和第二透明导电层70之间形成电容200，氧化物半导体层50设置在非透光区的缓冲层40上，其中氧化物半导体层50包括至少两个导体层51、52，栅极绝缘层60设置于氧化物半导体层50和缓冲层40上方。栅极绝缘层60包括至少一个第一开孔63对应透光区150并且填充有第二透明导电层70，以及第二金属层80设置在非透光区160的第二透明层70上，且覆盖部份导体层51、52。
其中，阵列基板包括贯穿栅极绝缘层60以及缓冲层40的第一接触孔41对应非透光区160，第二透明导电层70通过第一接触孔41电性连接第一金属层30并覆盖一部份导体层51、52。栅极绝缘层60还包括至少两个第二开孔61、62对应所述非透光区160且曝露出所述至少两个导体层51、52，以及第二金属层80包括至少两个开孔81、82对应至少两个第二开孔61、62以曝露出至少两个导体层51、52。第二金属层80包括对应非透光区的栅极87、以及配置于栅极87两侧的汲极86和源极88，所述栅极87、汲极86、和源极88彼此之间由所述至少两个第二开孔61、62间隔开。
具体地，更包括钝化层90覆盖第二金属层80、导体层51、52和第二透明导电层70。第二接触孔91贯穿于钝化层90以曝露出部份第二金属层80。第三透明导电层95，配置于钝化层90上，并部份对应透光区150和部份对应非透光区160，且第三透明导电层95透过第二接触孔91与第二金属层80电性相连。以及一像素定义层96设置于钝化层90及第三透明导电层95上，且覆盖部分第三透明导电层95。像素定义层96具有一第三开孔97对应透光区150以曝露出第三透明导电层95。
在其它实施例中，阵列基板的透光区150更包括彩色滤光片100，彩色滤光片100设置在衬底层10与第一透明导电层20之间，或者，彩色滤光片100设置在钝化层90和第三透明导电层95之间。
其中，衬底层10例如是玻璃基板、柔性基板或是聚酰亚胺(PI)。
在本发明的一个实施例中，提供一种显示面板，上述实施例中的阵列基板可以集成在显示面板中，例如设置在柔性显示器、手机、平板电脑等终端显示设备中的显示面板。所述阵列基板的具体结构如上文所述，在此不再赘述。
根据本发明的另一方面，还提供了一种阵列基板的制备方法，本发明实施例提供的阵列基板的制作方法，步骤流程对应的结构示意图如图1A-1Q所示，分别说明如下。
步骤S100：提供遮光板，参阅图1A和图1F，所述遮光板定义有透光区150与非透光区160。透光区150包括衬底层10、第一透明导电层20、缓冲层40和栅极绝缘层60的层迭结构。非透光区160包括衬底层10、第一透明导电层20、第一金属层30、缓冲层40、氧化物半导体层50和栅极绝缘层60的层迭结构。具体的，步骤S100提供遮光板包括以下步骤S101-S107。
步骤S101，如图1A所示，提供一衬底层10，依序形成第一透明导电层20和第一金属层30在衬底层10上方，并定义出透光区150与非透光区160。在此步骤中，沉积一层厚度在500埃-10000埃
Figure BDA0002288785070000091
的金属，作为第一金属层30，第一金属层30的材料可以是Al、Mo、Ti、Cu、及其合金等。第一透明导电层20例如是沉积一层厚度在200埃-2000埃的氧化铟锡(ITO)层。
步骤S102，如图1B所示，在第一金属层30上形成光阻层，通过第一光罩对光阻层进行曝光、显影，形成第一图案化光阻层120，使对应透光区150与非透光区160的光阻层120厚度不一样。
步骤S103，如图1C所示，以第一图案化光阻层120为屏蔽，通过一次湿蚀刻制程对第一金属层30进行蚀刻，移除没有被光阻层120遮蔽的第一金属层。接着，以第一图案化光阻层120和湿蚀刻制程后的第一金属层30为屏蔽，通过一次湿蚀刻制程对第一透明导电层20进行蚀刻，移除没有被遮蔽的部份。
步骤S104，如图1D所示，移除透光区的第一图案化光阻层120。例如通过一次灰化制程灰化处理图案化光阻层120，使得透光区150的图案化光阻层120被移除，而非透光区160的图案化光阻层120厚度变薄。
步骤S105，如图1E所示，以厚度变薄的第一图案化光阻层120为屏蔽，对第一金属层30进行第二次湿蚀刻制程，移除透光区150的第一金属层30。接着，剥离所有的第一图案化光阻层120。
步骤S106，如图1F所示，形成一层缓冲层40在衬底层10上方，并覆盖第一透明导电层20和第一金属层30；以及，步骤S107，在缓冲层40上形成图案化氧化物半导体层50。以及，形成栅极绝缘层60在缓冲层40上方，并覆盖图案化氧化物半导体层50。其中图案化氧化物半导体层50在衬底层10的投影落于第一金属层30在衬底层10的投影范围内。
其中，图案化氧化物半导体层50是由形成一层氧化物半导体材料，并对氧化物半导体层进行一道光刻制程所形成的，使得图案化氧化物半导体层50只形成在非透光区160内。氧化物半导体材料可以是铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)等等，厚度范围大约是100埃-1000埃。缓冲层40材料选自氧化硅(SiOx)、氮化硅(SiNx)或SiOx和SiOx组成的多层膜，厚度范围在1000埃-5000埃。栅极绝缘层60材料材料选自氧化硅(SiOx)、氮化硅(SiNx)或SiOx和SiOx组成的多层膜，厚度2000埃-10000埃。
步骤S200：形成导体层在非透光区160及有机发光二极管器件的预定发光区在透光区150，具体的，步骤S200包括以下步骤S201-S203，对应至图1G-图1I。
步骤S201，如图1G所示，在栅极绝缘层60上形成第二光阻层，通过第二光罩对光阻层进行曝光、显影，形成第二图案化光阻层121。第二图案化光阻层121对应透光区150具有厚度较薄的凹槽，凹槽的位置对应于预定发光区的位置。第二图案化光阻层121对应非透光区160具有厚度较薄的两个凹槽，两个凹槽的位置对应于图案化氧化物半导体层50预定形成导体层的位置，以及一个开孔，开孔的位置对应于预定连接至第一金属层30的第一接触孔41。
步骤S202，如图1H所示，以第二图案化光阻层121做为屏蔽，进行第一次干蚀刻以移除第一接触孔41预定位置上的栅极绝缘层60。通过灰化制程灰化第二图案化光阻层121，移除第二图案化光阻层121凹槽中的光阻层。灰化后的第二图案化光阻层121做为屏蔽，进行第二次干蚀刻，移除未被遮蔽的栅极绝缘层，形成至少两个贯穿栅极绝缘层60的第二开孔61、62，以及至少一个第一开孔63设置于透光区150。其中，两个第二开孔61、62对应于非透光区且曝露出图案化氧化物半导体层50，第一开孔63形成有机发光二极管器件的预定发光区。同时也移除第一接触孔41位置上的栅极绝缘层60与缓冲层40。
步骤S203，如图1I所示，剥离灰化后的第二图案化光阻层121，并进行等离子处理69，图案化氧化物半导体层50未受栅极绝缘层60屏蔽的部分，也就是对应栅极绝缘层至少两个第二开孔的部份。经过等离子处理以后，形成导体层51、52，而受到受栅极绝缘层60屏蔽的部分图案化氧化物半导体层50，未经等离子处理，因此该区保持半导体特性，作为薄膜晶体管(Thin film transistor,TFT)的沟道。
步骤S300：完成TFT结构与透光区的第二透明导电层，具体的，步骤S300包括以下步骤S301-S307，对应至图1J-图1P。
步骤S301，如图1J所示，在栅极绝缘层60上方保形地形成复合金属层，并覆盖两个第二开孔61、62、第一开孔63、与第一接触孔41，所述复合金属层包括层叠设置的一第二透明导电层70和一第二金属层80。第二透明导电层70例如是氧化铟锡(ITO)层，厚度范围是大约200埃-2000埃；第二金属层80例如是铜(Cu)层，厚度范围是大约3000埃-10000埃。
步骤S302，如图1K所示，在第二金属层80上形成第三光阻层，通过第三光罩对光阻层进行曝光、显影，形成第三图案化光阻层122，使对应透光区150与非透光区160的光阻层122厚度不一样。
步骤S303，如图1L所示，以第三图案化光阻层122为屏蔽，对第二金属层80进行湿蚀刻制程，移除没有被光阻层122遮蔽的第二金属层，也就是位于至少两个第二开孔61、62及第一接触孔41中的第二金属层。同时，在非透光区160形成多个开孔81、82、83，以曝露出至少两个第二开孔61、62及第一接触孔41中的第二透明导电层70，非透光区160的第二金属层80形成薄膜晶体管的汲极、栅极和源极。
步骤S304，如图1M所示，继续利用第三图案化光阻层122和湿蚀刻制程后的第二金属层80为屏蔽，对第二透明导电层70进行湿蚀刻制程，移除没有被遮蔽的部份，也就是位于至少两个第二开孔61、62中的第二透明导电层70，同时在非透光区160形成多个开孔71、72、73。
步骤S305，如图1N所示，移除透光区150的第三图案化光阻层122。例如通过一次灰化制程灰化处理第三图案化光阻层122，使得透光区150的图案化光阻层122被移除，而非透光区160的第三图案化光阻层122厚度变薄。
步骤S306，如图1O所示，以厚度变薄的第三图案化光阻层122为屏蔽，通过第二次湿蚀刻制程对第二金属层80进行蚀刻，移除透光区150的第二金属层80。
步骤S307，如图1P所示，剥离所有的第三图案化光阻层122，曝露出汲极86、栅极87和源极88。
步骤S400：形成第三透明导电层和形成像素定义层，具体的，步骤S400包括以下步骤S401-S403。
请参见图1Q，步骤S401，形成一钝化层90在衬底层10上方，覆盖汲极86、栅极87、源极88、导体层51、52和第二透明导电层70，并对钝化层90进行光刻制程，以形成第二接触孔91。
步骤S402，在钝化层90上形成一第三透明导电层95，第三透明导电层95通过第二接触孔91与TFT连接，也就是电性连接至非透光区160的第一金属层30。
步骤S403，在钝化层90和第三透明导电层95上形成像素定义层96，像素定义层96定义出第三开孔97，第三开孔97对应透光区150以曝露出第三透明导电层95。
其中，第三开孔97就是有机发光二极管器件的预定发光区。钝化层90的材料选自SiOx、SiNx，或是由SiOx和SiOx组成的多层膜，其厚度范围在1000埃-5000埃。第三透明导电层95的厚度范围在500埃-2000埃。
具体地，上述第一光罩、第二光罩和第三光罩可以是半色调光罩或是灰阶光罩。
在一实施例中，彩色滤光片(Color filter,CF)100可以设置在衬底层10与第一透明导电层20之间，如图1A所示，在步骤S101，提供一衬底层10之后，形成第一透明导电层20之前，在衬底层10上通过三道光刻制程形成红111、绿112、蓝113三种子像素，形成彩色滤光片100。
在另一实施例中，彩色滤光片100可以设置在钝化层90和第三透明导电层95之间，如图2所示。在其它实施例中，也可以将彩色滤光片100制作在另一个基板上，再与本发明提供的阵列基板贴合。
本发明提供的一种阵列基板、显示面板及阵列基板的制备方法，其中，屏蔽层为第一金属层加第一透明导电层的双层结构。屏蔽层的组成部分之一的第一透明导电层同时作为电容的一电极板，其图形化使用一张光罩完成。栅极绝缘层和缓冲层使用同一张光罩。栅极、源极和汲极使用一张光罩完成。栅极、源极和汲极皆为金属层加透明导电层的双层结构，图形化后，透明导电层作为电容的另一电极板。如此，节省了整个制程的时间与成本，同时，TFT电容区为透明电容，有机发光二极管器件的发光区可设计在电容区上方，增大了开口率。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，包括透光区和非透光区，其特征在于，所述阵列基板包括：
衬底层；
第一透明导电层，设置在所述衬底层上；
第一金属层，所述第一金属层设置于所述非透光区的所述第一透明导电层上；
缓冲层，所述缓冲层设置于所述衬底层上方并覆盖所述第一透明导电层和所述第一金属层；
氧化物半导体层，所述氧化物半导体层设置在所述非透光区的所述缓冲层上，所述氧化物半导体层包括至少两个导体层；
栅极绝缘层，所述栅极绝缘层设置于所述氧化物半导体层和所述缓冲层上方，所述栅极绝缘层包括至少一个第一开孔对应所述透光区，至少两个第二开孔对应所述非透光区且曝露出所述至少两个导体层；
第二透明导电层，所述第二透明导电层设置在所述缓冲层上并且填充所述至少一个第一开孔；以及
第二金属层，所述第二金属层设置在所述非透光区的所述第二透明导电层上，且覆盖部份所述导体层，所述第二金属层更包括至少两个开孔对应所述至少两个第二开孔以曝露出所述至少两个导体层，所述第二金属层更包括对应所述非透光区的栅极，以及配置于所述栅极两侧的汲极和源极，所述栅极、所述汲极、和所述源极彼此之间由所述至少两个第二开孔间隔开，所述栅极、所述汲极、和所述源极同层设置；
其中，所述透光区的所述第一透明导电层和所述第二透明导电层之间形成电容。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板更包括：
第一接触孔贯穿所述栅极绝缘层以及所述缓冲层并且对应所述非透光区，所述第二透明导电层通过所述第一接触孔电性连接所述第一金属层并覆盖一部份所述导体层。
3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板更包括：
钝化层，所述钝化层覆盖所述第二金属层、所述导体层和所述第二透明导电层；
第二接触孔，所述第二接触孔贯穿于所述钝化层以曝露出部份所述第二金属层；
第三透明导电层，配置于所述钝化层上，并部份对应所述透光区和部份对应所述非透光区，且所述第三透明导电层透过所述第二接触孔与所述第二金属层电性相连；以及
像素定义层，所述像素定义层设置于所述钝化层及所述第三透明导电层上，所述像素定义层具有一第三开孔对应所述透光区以曝露出所述第三透明导电层。
4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板的所述透光区更包括彩色滤光片，所述彩色滤光片设置在所述衬底层与所述第一透明导电层之间，或者，所述彩色滤光片设置在所述钝化层和所述第三透明导电层之间。
5.一种显示面板，包括如权利要求1-4中所述的阵列基板。
6.一种阵列基板的制备方法，其特征在于，所述方法包括以下步骤：
步骤S101，提供一衬底层，依序形成第一透明导电层和第一金属层在所述衬底层上方，并定义出透光区与非透光区；
步骤S102，在所述第一金属层上形成第一图案化光阻层；
步骤S103，以所述第一图案化光阻层为屏蔽，对所述第一金属层及所述第一透明导电层进行蚀刻；
步骤S104，移除所述透光区的所述第一图案化光阻层；
步骤S105，移除所述透光区的所述第一金属层，以及剥离所述第一图案化光阻层；
步骤S106，形成缓冲层在所述衬底层上方并覆盖位于所述非透光区的所述第一金属层及位于所述透光区的所述第一透明导电层；
步骤S107，在所述缓冲层上形成图案化氧化物半导体层，形成栅极绝缘层在所述缓冲层上并覆盖所述图案化氧化物半导体层，其中所述图案化氧化物半导体层在所述衬底层的投影落于所述第一金属层在所述衬底层的投影范围内；
步骤S201，在所述栅极绝缘层上形成第二图案化光阻层；
步骤S202，利用所述第二图案化光阻层作为屏蔽，形成至少两个贯穿所述栅极绝缘层的第二开孔，所述至少两个第二开孔对应于所述非透光区且曝露出所述图案化氧化物半导体层；以及形成贯穿所述栅极绝缘层及所述缓冲层的第一接触孔，所述第一接触对应于所述非透光区且曝露出所述第一金属层，以及至少一个第一开孔设置于所述透光区；
步骤S203，将所述图案化氧化物半导体层对应所述至少两个第二开孔的部份转换成导体层；
步骤S301，在所述栅极绝缘层上方依序共形地形成第二透明导电层和第二金属层，并覆盖所述至少两个第二开孔、所述第一开孔、与所述第一接触孔；
步骤S302，在所述第二金属层上形成第三图案化光阻层；
步骤S303，利用所述第三图案化光阻层作为屏蔽，对所述第二金属层进行蚀刻制程，以去除位于所述至少两个第二开孔及所述第一接触孔中的所述第二金属层，以曝露出所述至少两个第二开孔及所述第一接触孔中的第二透明导电层，所述非透光区的所述第二金属层形成薄膜晶体管的汲极、栅极和源极，所述栅极、所述汲极、和所述源极同层设置；
步骤S304，继续利用所述第三图案化光阻层作为屏蔽，对所述第二透明导电层进行蚀刻制程，以去除位于所述至少两个第二开孔中的所述第二透明导电层；
步骤S305，移除所述透光区的所述第三图案化光阻层；
步骤S306，移除所述透光区的所述第二金属层；以及
步骤S307，剥离所述第三图案化光阻层；
其中，所述透光区的所述第一透明导电层和所述第二透明导电层之间形成电容。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，所述方法在所述步骤S101，形成所述第一透明导电层之前，在所述衬底层上通过三道光刻制程形成红、绿、蓝三种子像素，以形成彩色滤光片。
8.如权利要求6所述的阵列基板的制备方法，其特征在于，所述方法还包括：
步骤S401，形成钝化层在所述衬底层上方，覆盖所述汲极、所述栅极、所述源极、所述导体层和所述第二透明导电层，并对所述钝化层进行光刻制程，以形成第二接触孔；
步骤S402，形成第三透明导电层在所述钝化层上，并填满所述第二接触孔以电性连接至所述薄膜晶体管；以及
步骤S403，形成像素定义层在所述钝化层上，并覆盖部份所述第三透明导电层，所述像素定义层定义出第三开孔，所述第三开孔对应所述透光区以曝露出所述第三透明导电层。
9.如权利要求6所述的阵列基板的制备方法，其特征在于，所述步骤S101的形成所述第一金属层为沉积一层厚度在500埃-10000埃的金属，所述第一金属层的材料选自Al、Mo、Ti、Cu、Al合金、Mo合金、Ti合金及Cu合金；形成所述第一透明导电层为沉积一层厚度在200埃-2000埃的氧化铟锡层。
10.如权利要求6所述的阵列基板的制备方法，其特征在于，所述第二透明导电层是氧化铟锡层，厚度范围是200埃-2000埃；所述第二金属层是铜层，厚度范围是3000埃-10000埃。
CN201911171284.XA 2019-11-26 2019-11-26 阵列基板、显示面板及阵列基板的制备方法 Active CN110931510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911171284.XA CN110931510B (zh) 2019-11-26 2019-11-26 阵列基板、显示面板及阵列基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911171284.XA CN110931510B (zh) 2019-11-26 2019-11-26 阵列基板、显示面板及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN110931510A CN110931510A (zh) 2020-03-27
CN110931510B true CN110931510B (zh) 2022-07-12

Family

ID=69851887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911171284.XA Active CN110931510B (zh) 2019-11-26 2019-11-26 阵列基板、显示面板及阵列基板的制备方法

Country Status (1)

Country Link
CN (1) CN110931510B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584575A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 Oled显示面板及制备方法
CN111668242A (zh) * 2020-07-02 2020-09-15 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN113224120A (zh) * 2021-04-29 2021-08-06 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779272A (zh) * 2015-04-10 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN104810375A (zh) * 2015-04-28 2015-07-29 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
CN105448824A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106206430A (zh) * 2016-10-11 2016-12-07 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
CN107579078A (zh) * 2017-08-31 2018-01-12 上海天马有机发光显示技术有限公司 显示面板及其制造方法和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101746617B1 (ko) * 2010-09-24 2017-06-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN109765733A (zh) * 2018-12-29 2019-05-17 成都中电熊猫显示科技有限公司 一种阵列基板、显示面板及显示装置
CN109768071A (zh) * 2019-01-16 2019-05-17 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN110071148A (zh) * 2019-04-10 2019-07-30 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示装置及其制造方法
CN110112183A (zh) * 2019-04-12 2019-08-09 深圳市华星光电半导体显示技术有限公司 双面显示面板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779272A (zh) * 2015-04-10 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN104810375A (zh) * 2015-04-28 2015-07-29 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
CN105448824A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106206430A (zh) * 2016-10-11 2016-12-07 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
CN107579078A (zh) * 2017-08-31 2018-01-12 上海天马有机发光显示技术有限公司 显示面板及其制造方法和显示装置

Also Published As

Publication number Publication date
CN110931510A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
CN100502608C (zh) 平板显示器以及其制造方法
WO2020200168A1 (zh) Amoled显示屏、显示设备及移动终端
CN110931510B (zh) 阵列基板、显示面板及阵列基板的制备方法
CN109378326B (zh) 显示面板及其制作方法
US20230075199A1 (en) Display substrate and manufacturing method therefor, and display device
CN106997893B (zh) 有机发光显示装置及其制造方法
WO2021022594A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
KR102477608B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
WO2023024256A1 (zh) 一种阵列基板及其制备方法、显示装置
US20230189564A1 (en) Display panel and method of manufacturing same, and display device
CN111276493A (zh) 显示面板及其制作方法
CN111415963B (zh) 显示面板及其制备方法
US20230180537A1 (en) Light emitting display device
US20240016017A1 (en) Display panel and method for manufacturing same
KR20170107122A (ko) 표시장치의 제조 방법
WO2022160798A1 (zh) 显示面板、显示装置和制造方法
CN114823725A (zh) 显示面板及显示面板的制作方法
CN114883370A (zh) 显示面板及其制备方法、显示终端
CN114664912A (zh) 有机发光二极管显示面板及其制造方法
CN110890481B (zh) 一种显示基板及其制备方法、显示装置
CN111312732B (zh) 一种显示面板及其制作方法、显示模组及电子装置
KR20130024091A (ko) 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법
CN111063660A (zh) Oled背板的制作方法及其oled背板结构
CN114122294B (zh) 一种显示基板及显示装置
CN216980567U (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant