CN111276493A - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
CN111276493A
CN111276493A CN202010084042.3A CN202010084042A CN111276493A CN 111276493 A CN111276493 A CN 111276493A CN 202010084042 A CN202010084042 A CN 202010084042A CN 111276493 A CN111276493 A CN 111276493A
Authority
CN
China
Prior art keywords
conductive block
display panel
pattern
block
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010084042.3A
Other languages
English (en)
Inventor
周星宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010084042.3A priority Critical patent/CN111276493A/zh
Priority to PCT/CN2020/077394 priority patent/WO2021159566A1/zh
Priority to US16/646,156 priority patent/US11856813B2/en
Publication of CN111276493A publication Critical patent/CN111276493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种显示面板及其制作方法，该显示面板包括：基板；设置在所述基板上的遮光金属块和透明导电块；设置在所述基板、所述遮光金属块和所述透明导电块上的缓冲层；设置在所述缓冲层上的有源层图案，所述有源层图案包括一第一导电块，所述第一导电块与所述透明导电块相对设置，所述第一导电块为半导体材料导体化形成，所述透明导电块和所述第一导电块构成电容的两极。该方案能够有效增加显示面板的透光区域，提高显示面板的透明度。

Description

显示面板及其制作方法
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及其制作方法。
背景技术
显示面板的透过率对其整体显示性能起着极为重要的作用，透过率越高，显示面板的可显示亮度越高、透明度越好。显示面板的结构中通常包括薄膜晶体管(Thin FilmTransistor，TFT)和电容，在现有技术中，通常采用金属层和离子掺杂的半导体层形成电容的两极，但是由于金属层不透光，进而减少了显示面板的透光区域，使显示面板的透明度不高。
发明内容
本申请实施例提供一种显示面板及其制作方法，以解决显示面板的透光区域较少，透明度不高的技术问题。
本申请提供一种显示面板，包括：
基板；
设置在所述基板上的遮光金属块和透明导电块；
设置在所述基板、所述遮光金属块和所述透明导电块上的缓冲层；
设置在所述缓冲层上的有源层图案，所述有源层图案包括一第一导电块，所述第一导电块与所述透明导电块相对设置，所述第一导电块为半导体材料导体化形成，所述透明导电块和所述第一导电块构成电容的两极。
在本申请提供的显示面板中，所述透明导电块的材料是氧化铟锡、氧化铝锌或氧化铟锌。
在本申请提供的显示面板中，所述半导体材料是氧化铟镓锌、氧化铟锡锌或氧化铟镓锌锡等透明金属氧化物半导体。
在本申请提供的显示面板中，所述有源层图案还包括第二导电块、第三导电块以及连接所述第二导电块和所述第三导电块的导电沟道，所述导电沟道为半导体材料，所述第二导电块和所述第三导电块均为半导体材料导体化形成。
在本申请提供的显示面板中，所述导电沟道设置在所述遮光金属块正上方。
在本申请提供的显示面板中，所述显示面板还包括：
层叠设置在所述有源层图案上的绝缘层图案和栅极图案；
设置在所述缓冲层、所述有源层图案、所述绝缘层图案和所述栅极图案上的层间介质层，所述层间介质层具有第一过孔和第二过孔；
设置在所述层间介质层上的源极图案和漏极图案，所述源极图案通过所述第一过孔和所述第二导电块连接，所述漏极图案通过所述第二过孔和所述第三导电块连接。
在本申请提供的显示面板中，所述层间介质层还具有第三过孔，所述第三过孔贯穿所述层间介质层并延伸至所述遮光金属块；
其中，所述源极图案通过所述第三过孔与所述遮光金属块连接。
在本申请提供的显示面板中，所述有源层图案的厚度为100埃-1000埃。
在本申请提供的显示面板中，所述透明导电块的厚度为200埃-2000埃。
相应的，本申请还提供一种显示面板的制作方法，包括：
提供一基板；
在所述基板上形成遮光金属块和透明导电块；
在所述基板、所述遮光金属块和所述透明导电块上形成缓冲层；
在所述缓冲层上形成有源层图案，所述有源层图案包括一第一导电块，所述第一导电块与所述透明导电块相对设置，所述第一导电块为半导体材料导体化形成，所述透明导电块和所述第一导电块构成电容的两极。
本申请提供一种显示面板及其制作方法，该显示面板利用导体化的部分有源层图案和设置在基板上的透明导电块作为电容的两极，由于透明导电块和形成有源层图案的半导体材料均为透明材料，有效增加了显示面板的透光区域，进而提高了显示面板的透明度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的显示面板的第一结构示意图；
图2是本申请提供的显示面板的第二结构示意图；
图3是本申请提供的显示面板的第三结构示意图；
图4是本申请提供的显示面板的制作方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“厚度”、“上”、“下”、“垂直”、“一侧”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。
在本申请的描述中，需要说明的是，“图案化”是指形成具有特定的图形结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步，此为本技术领域的技术人员所理解的工艺制程，在此不再赘述。
请参阅图1，本申请提供一种显示面板100。该显示面板100包括：基板11；设置在基板11上的遮光金属块12和透明导电块13；设置在基板11、遮光金属块12和透明导电块13上的缓冲层14；设置在缓冲层14上的有源层图案15，有源层图案15包括一第一导电块151，第一导电块151与透明导电块13相对设置，第一导电块151为半导体材料导体化形成，透明导电块13和第一导电块151构成电容20的两极。
具体的，基板10可以为玻璃基板、石英基板、树脂基板、PI柔性基板(聚酰亚胺薄膜，Polyimide Film)或其他类型基板，在此不一一赘述。
遮光金属块12的材料为导电性优、遮光性好的金属，一般为钼、铜、铝、钛或复合金属，本申请对此不作限定。在垂直于基板11的方向上，遮光金属块12的厚度为500埃-10000埃。透明导电块13的材料是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或其它适合的透明导电材料，也可为上述材料的组合。在垂直于基板11的方向上，透明导电块13的厚度为200埃-2000埃。形成有源层图案15的半导体材料可以是氧化铟镓锌(IGZO)、氧化铟锡锌(IZTO)或氧化铟镓锌锡(IGZTO)等透明金属氧化物半导体。在垂直于基板11的方向上，有源层图案15的厚度为100埃-1000埃。缓冲层14可以由单层或多层的二氧化硅、氮化硅或氮氧化硅等形成。在垂直于基板11的方向上，缓冲层14的厚度为1000埃-5000埃。
需要说明的是，以上各膜层的材料及其厚度可根据显示面板100的实际结构要求进行设置，本申请对此不做具体限定。
此外，相对于现有技术中利用金属层和第一导电块151作为电容20的两极，本申请实施例中利用第一导电块151和透明导电块13作为电容20的两极，电容20的两极之间的距离也明显减小，可以理解的是，电容20的两个电极之间的距离越小，单位面积储存电容值越大，电容20的性能越好。进一步的，可以设置缓冲层14的厚度和透光导电块13的厚度相近，也能够有效减少第一导电块151和透明导电块13之间的距离。即，本申请实施例在满足实际生产中显示面板100的结构要求的前提下，可以通过控制透明导电块13和缓冲层14的厚度控制电容20的两个电极之间的距离，进而提高电容20的工作性能。
本申请实施例提供了一种显示面板100，该显示面板100利用设置于基板11上的透明导电块13和有源层图案15包括的导体化的第一导电块151作为电容20的两极，由于透明导电块13和形成第一导电块151的半导体材料均为透明材料，因此本申请实施例能够有效增加显示面板100的透光区域，提高其透明度。
可以理解的是，在本申请实施例中，有源层图案15还包括第二导电块152、第三导电块154以及连接第二导电块152和第三导电块154的导电沟道153。其中，导电沟道153为半导体材料。第二导电块152和第三导电块154均为半导体材料导体化形成。
其中，导电沟道153设置在遮光金属块12正上方。可以理解的是，导电沟道153在受到来自基板11一侧的光照射后会使得光生载流子增加，造成薄膜晶体管产生阈值电压漂移、漏电流增加等不良现象。遮光金属块12可以遮挡从基板11远离遮光金属块12的方向射入的光线，进而减弱外部光线对导电沟道153产生的干扰，提升显示面板100中像素驱动电路的稳定性，从而提高显示面板100的工作性能。
在本实施例中，请参阅图2，显示面板100还包括：层叠设置在有源层图案15上的绝缘层图案16和栅极图案17；设置在缓冲层14、有源层图案15、绝缘层图案16和栅极图案17上的层间介质层18，层间介质层18具有第一过孔18a和第二过孔18b；设置在层间介质层18上的源极图案191和漏极图案192，源极图案191通过第一过孔18a和第二导电块152连接，漏极图案192通过第二过孔18b和第三导电块154连接。
其中，绝缘层图案16的材料可以是氧化硅、氮化硅或氧化硅和氮化硅的结合等。绝缘层图案16可以是单层结构，也可以是多层结构。在垂直于基板11的方向上，绝缘层图案16的厚度为1000埃-3000埃。栅极图案17可以是导电性良好的单层金属结构或多层金属叠层结构，该金属可以是钼、铜、铝、钛或复合金属。在垂直于基板11的方向上，栅极图案17的厚度为2000埃-8000埃。层间介质层18的材料可以是氧化硅、氮化硅或氧化硅和氮化硅的结合等。层间介质层18可以是单层结构，也可以是多层结构。在垂直于基板11的方向上，层间介质层18的厚度为2000埃-10000埃。源极图案191和漏极图案192可以是导电性良好的单层金属结构或多层金属叠层结构，该金属可以是钼、铜、铝、钛或复合金属。在垂直于基板11的方向上，栅极图案17的厚度为2000埃-8000埃。
进一步的，本申请实施例中的显示面板100还包括：层叠设置在层间介质层18、源极图案191和漏极图案192上的钝化层21和平坦层22，平坦层22具有第四过孔22a，第四过孔22a贯穿平坦层22，并延伸至钝化层21，同时暴露出源极图案191远离基板11的一侧；设置在平坦层22上的像素电极图案23，像素电极图案23通过第四过孔22a与源极图案191连接；设置在平坦层22和像素电极图案23上的像素定义层24，像素定义层24具有第五过孔24a，第五过孔24a暴露出像素电极图案23远离基板11的一侧；设置在第五过孔24a内的发光层25，发光层25靠近基板11的一侧与像素电极图案23连接。设置在像素定义层24和发光层25上的阴极层26，发光层25远离基板11的一侧与阴极层26连接。
其中，钝化层21的材料可以是氧化硅、氮化硅或氧化硅和氮化硅的结合等。钝化层21可以是单层结构，也可以是多层结构。在垂直于基板11的方向上，钝化层21的厚度为1000埃-5000埃。像素电极图案23的材料可以是氧化铟锡、银和氧化铟锌等金属。发光层25包括能够发射红光、绿光或蓝光的发光材料。
需要说明的是，以上各功能膜层的材料及厚度均可根据显示面板100的实际结构要求进行设置，本申请对此不作限定。此外，源极图案191和漏极图案192对称设置，所以，源极图案191和漏极图案192是可以互换的。像素电极图案23既可以和源极图案191连接，也可以和漏极图案192连接，图3所示的显示面板100的结构不能理解为对本申请的限制。
请参阅图3，在一些实施例中，显示面板100中的层间介质层18还具有第三过孔18c。第三过孔18c贯穿层间介质层18并延伸至缓冲层14，同时暴露出遮光金属块12远离基板11的一侧。其中，源极图案191通过第三过孔18c与遮光金属块12连接。由于遮光金属块12和源极图案191均使用导电性较好的金属形成，所以该设置使得遮光金属块12在具备遮光作用的同时，还可以作为源极图案191的一部分，增强源极图案191的导电性，进而提高显示面板100中薄膜晶体管的工作性能。
请参阅图2和图4，本申请还提供一种显示面板100的制作方法，具体包括以下步骤：
101、提供一基板。
具体的，提供一基板11，并对基板11进行清洗以及预烘烤，以去除基板11表面的油类、油脂等异物微粒。
102、在所述基板上形成遮光金属块和透明导电块。
首先，在基板11上沉积第一金属层，对第一金属层进行图案化处理，以形成遮光金属块12。然后在基板11未被遮光金属块12覆盖的部分沉积透明导电层，对透明导电层进行图案化处理，以形成透明导电块13。
103、在所述基板、所述遮光金属块和所述透明导电块上形成缓冲层。
在基板11、遮光金属块12和透明导电块13上沉积缓冲层。其中，缓冲层14可采用用蒸镀工艺、化学气相沉积工艺、涂覆工艺、溶胶-凝胶工艺或其他工艺形成。
104、在所述缓冲层上形成有源层图案，所述有源层图案包括一第一导电块，所述第一导电块与所述透明导电块相对设置，所述第一导电块为半导体材料导体化形成，所述透明导电块和所述第一导电块构成电容的两极。
在缓冲层14上沉积一半导体层，该半导体层可以是氧化铟镓锌、氧化铟锡锌或氧化铟镓锌锡等透明金属氧化物。对该半导体层进行图像化处理，以形成有源层图案15。有源层图案15包括第一导电块151、第二导电块152、第三导电块154，以及连接第二导电块152和第三导电块154的导电沟道153。
然后，对有源层图案15进行导体化处理，使第一导电块151、第二导电块152、以及第三导电块154导体化，降低第一导电块151、第二导电块152、以及第三导电块154的阻值，进而提高其导电性。导体化的第一导电块151作为电容20的一极，有效提高了电容20的性能。同时导电沟道153未被导体化，保持半导体特性。
其中，可以采用离子注入的方式对第一导电块151、第二导电块152、以及第三导电块154进行离子掺杂，实现其导体化。注入的离子可以是P型掺杂物或者N型掺杂物，本申请对此不作限定。
本申请实施例提供了一种显示面板100的制作方法，通过在基板11上形成透明导电块13作为电容20的一极，对有源层图案15进行导体化处理，形成导体化的第一导电块151作为电容20的另一极，由于透明导电块13和形成第一导电块151的半导体材料均为透明材料，因此本申请实施例能够有效增加显示面板100的透光区域，提高其透明度。
进一步的，请继续参阅图4，显示面板100的制作方法还包括但不限于以下步骤：
105、在所述有源层图案上形成绝缘层图案和栅极图案。
具体的，在缓冲层14和有源层图案15上沉积绝缘层，在绝缘层上沉积第二金属层，并对第二金属层进行图案化处理，以形成栅极图案17。之后，以栅极图案17为掩膜，采用自对准工艺对绝缘层进行刻蚀，以形成绝缘层图案16。
需要说明的是，在一些实施例中，步骤104中对有源层图案15进行导体化处理的过程可以省略，在形成栅极图案17和绝缘层图案16后，可以以栅极图案17和绝缘层图案16为掩膜，采用等离子注入工艺对有源层图案15未被绝缘层图案16和栅极图案17覆盖的部分进行导体化处理，以形成导体化的第一导电块151、第二导电块152和第三导电块154以及未被导体化的导电沟道153。
106、在所述缓冲层、所述有源层图案、所述绝缘层图案和所述栅极图案上沉积层间介质层，并对所述层间介质层进行图案化处理，以在所述层间介质层上形成第一过孔和第二过孔。
具体的，在缓冲层14、有源层图案15、绝缘层图案16和栅极图案17上沉积层间介质层18，利用黄光刻蚀工艺对层间介质层18进行处理，以形成第一过孔18a和第二过孔18b。第一过孔18a对应第二导电块152设置，并暴露出第二导电块152远离基板11的一侧。第二过孔18b对应第三导电块154设置，并暴露出第三导电块154远离基板11的一侧。
107、在所述层间介质层上形成源极图案和漏极图案，所述源极图案通过所述第一过孔和所述第二导电块连接，所述漏极图案通过所述第二过孔和所述第三导电块连接。
具体的，在层间介质层18上沉积第三金属层，对第三金属层进行图案化处理，以形成源极图案191和漏极图案192。源极图案191通过第一过孔18a和第二导电块152连接，漏极图案192通过第二过孔18b和第三导电块154连接。由于第二导电块152和第三导电块154均已导体化，有效降低了源极图案191与第二导电块152、以及漏极图案192与第三导电块154接触处的阻值，进而提高了源极图案191、漏极图案192与导电沟道153之间的连通性。
需要说明的是，在一些实施例中，在步骤107中，可以利用黄光刻蚀工艺对层间介质层18进行处理，以形成第一过孔18a、第二过孔18b和第三过孔18c。第三过孔18c贯穿层间介质层18并延伸至缓冲层14，同时暴露出遮光金属块12远离基板11的一侧。其中，源极图案191通过第三过孔18c与遮光金属块12连接。遮光金属块12在具备遮光作用的同时，还可以作为源极图案191的一部分，增强源极图案191的导电性。
108、在所述层间介质层、所述源极图案和所述漏极图案上依次沉积钝化层和平坦层，并对所述平坦层进行图案化处理，以形成第四过孔，所述第四过孔对应所述源极图案设置。
具体的，在层间介质层18、源极图案191和漏极图案192上依次沉积钝化层21和平坦层22，利用黄光工艺对平坦层22进行处理，以形成第四过孔22a。第四过孔22a贯穿平坦层22，并延伸至钝化层21，同时暴露出源极图案191远离基板11的一侧。其中，钝化层21和平坦层22均可采用蒸镀工艺、化学气相沉积工艺、涂覆工艺、溶胶-凝胶工艺或其他工艺形成
109、在所述平坦层上沉积像素电极层，并对所述像素电极层进行图案化处理，以形成像素电极图案，所述像素电极图案通过所述第四过孔与所述源极图案连接。
具体的，在平坦层21上沉积像素电极层，并对像素电极层进行图案化处理，以形成像素电极图案23，像素电极图案23通过第四过孔22a与源极图案191连接。
110、在所述平坦层和所述像素电极图案上沉积像素定义层，并对所述像素定义层进行图案化处理，以形成第五过孔。
在平坦层21和像素电极图案223上沉积像素定义层24，并对像素定义层24进行刻蚀，以形成第五过孔24a。其中，第五过孔24a暴露出像素电极图案23远离基板11的一侧。
111、在所述第五过孔沉积发光层，并在所述发光层和所述像素定义层上沉积阴极层。
具体的，可以通过喷墨打印工艺在第五过孔24a内形成发光层25。然后在发光层25和像素定义层24上沉积阴极层26。发光层25靠近基板11的一侧与像素电极图案23连接，发光层25远离基板11的一侧与阴极层连接。
本申请实施例提供了一种显示面板100的制作方法，通过在基板11上形成透明导电块13作为电容20的一极，对有源层图案15进行导体化处理，形成导体化的第一导电块151作为电容20的另一极，由于透明导电块13和形成第一导电块151的半导体材料均为透明材料，因此本申请实施例能够有效增加显示面板100的透光区域，提高其透明度。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，包括：
基板；
设置在所述基板上的遮光金属块和透明导电块；
设置在所述基板、所述遮光金属块和所述透明导电块上的缓冲层；
设置在所述缓冲层上的有源层图案，所述有源层图案包括一第一导电块，所述第一导电块与所述透明导电块相对设置，所述第一导电块为半导体材料导体化形成，所述透明导电块和所述第一导电块构成电容的两极。
2.根据权利要求1所述的显示面板，其特征在于，所述透明导电块的材料是氧化铟锡、氧化铝锌或氧化铟锌。
3.根据权利要求1所述的显示面板，其特征在于，所述半导体材料是氧化铟镓锌、氧化铟锡锌或氧化铟镓锌锡等透明金属氧化物半导体。
4.根据权利要求1所述的显示面板，其特征在于，所述有源层图案还包括第二导电块、第三导电块以及连接所述第二导电块和所述第三导电块的导电沟道，所述导电沟道为半导体材料，所述第二导电块和所述第三导电块均为半导体材料导体化形成。
5.根据权利要求4所述的显示面板，其特征在于，所述导电沟道设置在所述遮光金属块正上方。
6.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括：
层叠设置在所述有源层图案上的绝缘层图案和栅极图案；
设置在所述缓冲层、所述有源层图案、所述绝缘层图案和所述栅极图案上的层间介质层，所述层间介质层具有第一过孔和第二过孔；
设置在所述层间介质层上的源极图案和漏极图案，所述源极图案通过所述第一过孔和所述第二导电块连接，所述漏极图案通过所述第二过孔和所述第三导电块连接。
7.根据权利要求6所述的显示面板，其特征在于，所述层间介质层还具有第三过孔，所述第三过孔贯穿所述层间介质层并延伸至所述遮光金属块；
其中，所述源极图案通过所述第三过孔与所述遮光金属块连接。
8.根据权利要求1所述的显示面板，其特征在于，所述有源层图案的厚度为100埃-1000埃。
9.根据权利要求1所述的显示面板，其特征在于，所述透明导电块的厚度为200埃-2000埃。
10.一种显示面板的制作方法，其特征在于，包括：
提供一基板；
在所述基板上形成遮光金属块和透明导电块；
在所述基板、所述遮光金属块和所述透明导电块上形成缓冲层；
在所述缓冲层上形成有源层图案，所述有源层图案包括一第一导电块，所述第一导电块与所述透明导电块相对设置，所述第一导电块为半导体材料导体化形成，所述透明导电块和所述第一导电块构成电容的两极。
CN202010084042.3A 2020-02-10 2020-02-10 显示面板及其制作方法 Pending CN111276493A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010084042.3A CN111276493A (zh) 2020-02-10 2020-02-10 显示面板及其制作方法
PCT/CN2020/077394 WO2021159566A1 (zh) 2020-02-10 2020-03-02 显示面板及其制作方法
US16/646,156 US11856813B2 (en) 2020-02-10 2020-03-02 Display panel including transparent conductive member and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010084042.3A CN111276493A (zh) 2020-02-10 2020-02-10 显示面板及其制作方法

Publications (1)

Publication Number Publication Date
CN111276493A true CN111276493A (zh) 2020-06-12

Family

ID=71000260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010084042.3A Pending CN111276493A (zh) 2020-02-10 2020-02-10 显示面板及其制作方法

Country Status (3)

Country Link
US (1) US11856813B2 (zh)
CN (1) CN111276493A (zh)
WO (1) WO2021159566A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786803A (zh) * 2021-01-04 2021-05-11 深圳市华星光电半导体显示技术有限公司 Oled背板及其制备方法
CN113594223A (zh) * 2021-07-30 2021-11-02 Tcl华星光电技术有限公司 有机发光显示装置及制作方法
WO2022048044A1 (zh) * 2020-09-03 2022-03-10 深圳市华星光电半导体显示技术有限公司 Oled 面板的制作方法、 oled 面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
JP2019135589A (ja) * 2018-02-05 2019-08-15 凸版印刷株式会社 表示装置
CN110518018A (zh) * 2019-08-14 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板以及其制作方法
CN110610964A (zh) * 2019-08-22 2019-12-24 深圳市华星光电半导体显示技术有限公司 有机发光显示面板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087567B1 (ko) * 2004-03-23 2011-11-28 엘지디스플레이 주식회사 유기전계발광 소자 및 그 제조방법
JP2007114726A (ja) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
US9391099B2 (en) * 2008-02-15 2016-07-12 Lg Display Co., Ltd. Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
US20200127141A1 (en) * 2018-10-23 2020-04-23 HKC Corporation Limited Method for manufacturing thin film transistor, thin film transistor, and display panel
CN110993644A (zh) * 2019-11-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 Oled显示面板及制备方法
CN110943112B (zh) * 2019-11-26 2022-07-29 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
JP2019135589A (ja) * 2018-02-05 2019-08-15 凸版印刷株式会社 表示装置
CN110518018A (zh) * 2019-08-14 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板以及其制作方法
CN110610964A (zh) * 2019-08-22 2019-12-24 深圳市华星光电半导体显示技术有限公司 有机发光显示面板及其制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022048044A1 (zh) * 2020-09-03 2022-03-10 深圳市华星光电半导体显示技术有限公司 Oled 面板的制作方法、 oled 面板
US12022686B2 (en) 2020-09-03 2024-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of OLED panel and OLED panel
CN112786803A (zh) * 2021-01-04 2021-05-11 深圳市华星光电半导体显示技术有限公司 Oled背板及其制备方法
CN113594223A (zh) * 2021-07-30 2021-11-02 Tcl华星光电技术有限公司 有机发光显示装置及制作方法
KR20230019239A (ko) * 2021-07-30 2023-02-07 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 유기 발광 디스플레이 장치 및 제조 방법
CN113594223B (zh) * 2021-07-30 2023-09-05 Tcl华星光电技术有限公司 有机发光显示装置及制作方法
JP2023539789A (ja) * 2021-07-30 2023-09-20 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド 有機発光表示装置及び作製方法
KR102627173B1 (ko) 2021-07-30 2024-01-18 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 유기 발광 디스플레이 장치 및 제조 방법
JP7438231B2 (ja) 2021-07-30 2024-02-26 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド 有機発光表示装置及び作製方法

Also Published As

Publication number Publication date
US20220376212A1 (en) 2022-11-24
US11856813B2 (en) 2023-12-26
WO2021159566A1 (zh) 2021-08-19

Similar Documents

Publication Publication Date Title
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
CN100454604C (zh) 平板显示器及其制造方法
CN111725324B (zh) 薄膜晶体管、阵列基板及其制造方法
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
CN102456696B (zh) 显示装置及其制造方法
JP4368200B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR100600848B1 (ko) 평판표시장치 및 그 제조방법
CN103456793A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN111668242A (zh) Oled显示面板及其制备方法
CN111276493A (zh) 显示面板及其制作方法
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
CN113629072A (zh) 阵列基板及其制备方法、显示面板
CN114122014A (zh) 阵列基板及其制备方法、显示面板
TWI495110B (zh) 顯示面板及其製作方法
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN109148535B (zh) 阵列基板及其制造方法、显示面板
CN113421886B (zh) 显示面板及其制备方法
WO2019136818A1 (zh) 一种喷墨打印的oled显示面板及其制备方法
CN112420741A (zh) 一种阵列基板及其制备方法、显示面板
CN111162112A (zh) 一种双面oled显示结构及制作方法
KR20170124152A (ko) 트랜지스터 패널 및 그 제조 방법
CN111223818B (zh) 像素驱动电路及其制作方法
KR20070000247A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060136217A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200612