KR20070000247A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070000247A KR20070000247A KR1020050055820A KR20050055820A KR20070000247A KR 20070000247 A KR20070000247 A KR 20070000247A KR 1020050055820 A KR1020050055820 A KR 1020050055820A KR 20050055820 A KR20050055820 A KR 20050055820A KR 20070000247 A KR20070000247 A KR 20070000247A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- gate
- metal oxide
- conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 62
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 62
- 238000002161 passivation Methods 0.000 claims abstract description 25
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 135
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 27
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 24
- 229910052709 silver Inorganic materials 0.000 claims description 24
- 239000004332 silver Substances 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 22
- 229910003437 indium oxide Inorganic materials 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 229910001316 Ag alloy Inorganic materials 0.000 claims 2
- 239000000460 chlorine Substances 0.000 claims 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 1
- 229910052801 chlorine Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 205
- 238000003860 storage Methods 0.000 description 32
- 239000004065 semiconductor Substances 0.000 description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 description 26
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000000956 alloy Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910002064 alloy oxide Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
산화 인듐(In2O3)을 포함하는 도전성 산화막의 환원을 방지하기 위한 박막 트랜지스터 기판은 기판 상에 형성되며, 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 게이트 배선 및 게이트 배선을 덮으며, 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 게이트 절연막을 포함한다.
Description
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 상
세하게는 산화 인듐(In2O3)을 포함하는 도전성 산화막의 환원을 방지하기 위한 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치는 박막 트랜지스터(thin film transistor) 기판, 박막 트랜지스터 기판에 대향하는 컬러 필터 기판, 그리고 양 기판 사이에 개재되어 전기적인 신호가 인가됨에 따라 광의 투과 여부를 결정하는 액정을 가진다. 여기서 박막 트랜지스터 기판 상에는 복수개의 데이터선들과 게이트선들이 서로 교차하도록 형성되고, 각각의 교차 영역에는 스위칭 소자인 박막 트랜지스터와 화소 전극이 형성된다.
한편, 액정 표시 장치가 점점 대형화됨에 따라, 상기 박막 트랜지스터와 연결되는 게이트선 및 데이터선 또한 길어지고, 그에 따라 배선의 저항 또한 증가한다. 따라서, 이러한 저항 증가에 의한 신호 지연등의 문제를 해결하기 위해서는, 상기 게이트선 및 데이터선을 최대한 낮은 비저항을 가지는 재료로 은(Ag), 구리(Cu) 등을 사용한다.
특히, 은(Ag)은 일반적으로 식각 공정에서 식각 속도가 너무 빨라 공정 제어가 어렵다. 또한, 은(Ag)으로 이루어진 게이트 배선 또는 데이터 배선 형성 후 후속 공정에서 공정 온도가 높아짐에 따라 은(Ag)은 응집에 의해 배선이 단선된다.
이를 해결하기 위하여 은(Ag)은 그 위에 산화 인듐(In2O3)을 포함하는 도전성 산화막, 예를 들어, ITO(Indium Tin Oxide; 이하 ITO) 또는 IZO(Indium Zinc Oxide; 이하 IZO)가 적층된다.
그러나 ITO 또는 IZO는 후속 공정에서 발생되는 수소 라디칼(radical)과 반응하여 환원된다. 이러한 환원은 ITO 또는 IZO으로 하여금 은(Ag) 배선의 보호층 역할을 상실케 하여, 은(Ag) 배선이 단선된다.
본 발명이 이루고자 하는 기술적 과제는 산화 인듐을 포함하는 도전성 산화막의 환원을 방지하는 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 그 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판 상에 형성되며, 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 게이트 배선 및 상기 게이트 배선을 덮으며, 상기 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 게이트 절연막을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 기판 상에 형성되며, 도전층을 포함하는 게이트 배선, 상기 기판 상에 상기 게이트 배선과 절연되어 교차하도록 형성되며, 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 데이터 배선 및 상기 데이터 배선을 덮으며, 상기 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 보호막을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 게이트 배선을 형성하는 단계 및 상기 게이트 배선을 덮으며, 상기 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 게이트 절연막을 형성하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 도전층을 포함하는 게이트 배선을 형성하는 단계, 상기 기판 상에 상기 게이트 배선과 절연되어 교차하며, 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 데이터 배선을 형성하는 단계 및 상기 데이터 배선을 덮으며, 상기 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 보호막을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 의한 박막 트랜지스터 기판 및 그 박막 트랜지스터 기판의 제조 방법에 대하여 상세히 설명한다.
먼저 도 1a 및 도 1b를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 1b는 도 1a의 B - B'선을 따라 절단한 단면도이다.
절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선(22, 24, 26, 27, 28)이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)이 연결된다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 배선(22, 24, 26, 27, 28)은 하부 도전성 산화막(221, 241, 261, 271), 도전층(222, 242, 262, 272)및 상부 도전성 산화막(223, 243, 263, 273)을 포함한다. 또한, 도면에 직접 도시되지는 않았지만, 유지 전극선(28)도 다른 게이트 배선(22, 24, 26, 27)과 동일한 삼중막의 구조를 갖는다. 이하에서 설명되는 삼중막 구조의 게이트 배선에는 유지 전극선(28)도 포함된다.
하부 도전성 산화막(221, 241, 261, 271)은 절연 기판(10) 상에 형성되며, 도전층(222, 242, 262, 272)이 절연 기판(10)에서 들뜸을 방지하기 위하여 절연 기판(10)과의 접착력을 향상시킨다. 하부 도전성 산화막(221, 241, 261, 271)은 상부 도전성 산화막(223, 243, 263, 273)에서 사용된 투명한 산화 금속을 사용할 수 있다. 예를 들면, ITO 또는 IZO 등을 사용할 수 있다.
도전층(222, 242, 262, 272)은 하부 도전성 산화막(221, 241, 261, 271) 상에 형성되며, 그 재질은 은(Ag), 은(Ag) 합금, 구리(Cu) 또는 알루미늄(Al) 등일 수 있다. 이하에서는 도전층(222, 242, 262, 272)을 은(Ag) 또는 은(Ag) 합금을 예로 들어 설명한다.
상부 도전성 산화막(223, 243, 263, 273)은 도전층(222, 242, 262, 272) 상에 형성되며, 식각 공정시 도전층(222, 242, 262, 272)에 대한 식각 속도를 제어하며, 후속 공정에서 고온에 의한 도전층(222, 242, 262, 272)의 응집으로 인한 단선을 방지하는 역할을 한다. 상부 도전성 산화막(223, 243, 263, 273)으로는 산화 인듐(In2O3)을 포함하는 산화막을 사용할 수 있으나, 바람직하게는, 예컨대 산화 인듐(In2O3)에 주석(Sn) 또는 아연(Zn)이 일정한 비율로 도핑된 ITO 또는 IZO 등을 사용할 수 있다.
기판(10), 게이트 배선(22, 24, 26, 27, 28)의 위에는 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30)은 박막 트랜지스터의 채널에서의 전자 이동도를 증가시키며, 외부로의 누설 전류를 감소시킨다. 이러한 게이트 절연막(30)은 산화 금속 절연층(31) 및 이를 덮는 질화 규소 절연층(32)을 포함한다. 산화 금속 절연층(31)은 게이트 배선(22, 24, 26, 27, 28)의 상부 도전성 산화막(223, 243, 263, 273) 상에 형성되며, 후속 공정시 발생하는 수소 라디칼과 상부 도전성 산화막(223, 243, 263, 273)의 환원을 방지한다. 산화 금속 절연층(31)은 후속 공정시 발생하는 수소 라디칼과 반응하지 않도록 안정되면서 동시에 투명한 산화 금속으로, 예를 들어, 산화 티타늄(TiO2)일 수 있다. 또한, 산화 금속 절연층(31)은 상부 도전성 산화막(223, 243, 263, 273)에 수소 라디칼이 침투될 수 없도록 두께를 적절히 제어할 필요가 있다. 바람직하게는, 질화 규소 절연층(32)과의두께의 비를 1:4 내지 1:3으로 되도록 할 수 있다.
질화 규소 절연층(32)은 산화 금속 절연층(31) 상에 형성되고, 질화 규소(SiNx) 등으로 이루어진다. 질화 규소 절연층(32)은 반도체층(40)과 격자 부정합을 줄이기 위하여, 수소화된 비정질 규소의 구조와 근접한 구조의 성분을 가지도록 형성될 수 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
데이터 배선(62, 65, 66, 67, 68)은 하부 도전성 산화막(621, 651, 661, 671, 681), 도전층(622, 652, 662, 672, 682) 및 상부 도전성 산화막(623, 653, 663, 673, 683)을 포함한다. 하부 도전성 산화막(621, 651, 661, 671, 681), 도전층(622, 652, 662, 672, 682) 및 상부 도전성 산화막(623, 653, 663, 673, 683)의 구조 및 기능은 상술한 게이트 배선(22, 24, 26, 27, 28)의 하부 도전성 산화막(221, 241, 261, 271), 도전층(222, 242, 262, 272) 및 도전성 산화막(223, 243, 263, 273)의 구조 및 기능이 동일하게 적용된다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않는다. 데이터 배선(62, 65, 66, 67, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다.
보호막(70)은 액정층(미도시)으로부터 금속으로 이루어진 데이터 배선(62, 65, 66, 67, 68)의 부식을 방지하며, 데이터 배선(62, 65, 66, 67, 68)의 상부 도전성 산화막(623, 653, 663, 673, 683)의 환원을 방지한다. 이러한 보호막(70)은 산화 금속 절연층(71) 및 질화 규소 절연층(72)을 포함한다.
산화 금속 절연층(71)은 데이터 배선(62, 65, 66, 67, 68) 상에 형성되며, 산화 금속 절연층(71)의 기능 및 성분은 게이트 절연막(30)의 산화 금속 절연층(31)의 기능 및 성분이 동일하게 적용된다.
질화 규소 절연층(72)은 액정층(미도시)으로부터 데이터 배선(62, 65, 66, 67, 68)의 부식을 방지하며, 무기 물질인 질화 규소(SiNx)로 형성될 수 있다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 끝단(68)을 각각 드러내는 컨택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 컨택홀(74)이 형성되어 있다. 보호막(70) 위에는 컨택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)이 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 끝단(86, 88)은 ITO로 이루어져 있다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 1a 및 도 1b와, 도 2a 내지 도 5e를 참조하여 상세히 설명한다.
먼저 도 2a 및 도 2b에 나타낸 바와 같이, 절연 기판(10) 위에 하부 도전성 산화막(221, 241, 261, 271), 은(Ag) 또는 은 (Ag) 합금으로 이루어진 도전층(222, 242, 262, 272)을 적층한다. 이어서, 산화 인듐(In2O3)을 포함하는 상부 도전성 산화막(223, 243, 263, 273), 예를 들어, 상부 도전성 산화막(223, 243, 263, 273)으로 ITO 또는 IZO를 적층한다. 적층된 하부 도전성 산화막(221, 241, 261, 271), 도전층(222, 242, 262, 272) 및 상부 도전성 산화막(223, 243, 263, 273)은 사진 식각되어 게이트 배선(22, 24, 26, 27, 28)을 형성한다. 이때, 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다. 또한 도면에 직접 도시되지는 않았지만, 유지 전극선(28)도 다른 게이트 배선(22, 24, 26, 27)과 동일한 삼중막의 구조를 형성한다. 이하에서 설명되는 삼중막 구조의 게이트 배선에는 유지 전극선(28)도 포함된다.
이로써, 도 2a 및 도 2b에 나타낸 바와 같이, 게이트선(22), 게이트 전극(26), 게이트 끝단(24), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 24, 26, 27, 28)이 형성된다.
이어서, 도 3a 및 도 3b에 나타낸 바와 같이, 산화 금속 절연층(31) 및 질화 규소 절연층(32)을 포함하는 게이트 절연막(30)을 적층한다.
산화 금속 절연층(31)의 적층은 반응성 이온 스퍼터링(reactive ion sputtering)을 이용한다. 투명한 산화 금속, 예를 들어, 티타늄(Ti) 타겟을 이용하여 산화 금속 절연층(31)을 적층하는 공정 초기에 산소 기체를 주입한 후, 반응성 이온 스퍼터링을 통하여 산화 티타늄(TiO2)을 적층한다. 이때, 산화 금속 절연층(31)과 질화 규소 절연층(32)의 두께의 비는 1:4 내지 1:3이 되도록 산화 금속 절연층(31)을 적층한다.
이어서, 질화 규소 절연층(32)을 산화 금속 절연층(31) 상에 화학 기상 증착법을 이용하여 증착하고, 그 두께는 1,500Å 내지 5,000Å이다.
이어서, 진성 비정질 규소층 및 불순물이 도핑된 비정질 규소층을 예컨대, 화학 기상 증착법을 이용하여 각각 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 진성 비정질 규소층과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(50)을 형성한다.
이어서, 도 4a 및 도 4b에 나타낸 바와 같이, 게이트 절연막(30), 노출된 반도체층(40) 및 저항성 접촉층(55, 56) 위에 스퍼터링 등의 방법으로 하부 도전성 산화막(621, 651, 661, 671, 681), 은(Ag) 또는 은 (Ag) 합금으로 이루어진 도전층(622, 652, 662, 672, 682) 및 산화 인듐(In2O3)을 포함하는 상부 도전성 산화막(623, 653, 663, 673, 683)을 순차적으로 적층하고 사진 식각하여 데이터 배선(62, 65, 66, 67, 68)을 형성한다.
이와 같은 데이터 배선(62, 65, 66, 67, 68)을 형성하는 방법은 상술한 게이트 배선(22, 24, 26, 27, 28)을 형성하는 방법이 적용된다.
이로써, 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)을 포함하는 데이터 배선(62, 65, 66, 67, 68)이 형성된다.
이어서, 데이터 배선(62, 65, 66, 67, 68)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 65, 66, 67, 68)을 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(55, 56) 사이의 반도체층(40)을 노출한다. 이때, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라즈마를 실시하는 것이 바람직하다.
이어서, 도 5a 및 도 5e에 나타낸 바와 같이, 산화 금속 절연층(71) 및 질화 규소 절연층(72)을 적층하여 보호막(70)을 형성한다.
산화 금속 절연층(71)의 형성하는 방법은 상술한 게이트 절연막(30)의 산화 금속 절연층(31)을 형성하는 방법이 적용된다.
이어서, 화학 기상 증착법으로 무기 물질인 질화 규소(SiNx)으로 질화 규소 절연층(72)을 형성한다.
이어서, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트 끝단(24), 드레인 전극 확장부(67) 및 데이터 끝단(68)을 드러내는 컨택홀(74, 77, 78)을 형성한다.
이때, 식각 공정은 게이트 절연막(30)과 보호막(70)에 대하여 건식 식각으로 진행한다. 그러나, 사용되는 식각 기체는 산화 금속 절연층(31, 71)과 질화 규소 절연층(32, 72)의 식각에서 달리할 수 있다. 이때, 식각 공정은 각각 식각 기체를 연속적으로 공급하여 진행시키거나, 동시에 각각 식각 기체를 공급하여 진행시킬 수 있으나, 이에 제한되지 않는다. 질화 규소 절연층(32, 72)에서 사용하는 기체는 불소 계열의 기체와 산소 기체일 수 있다.
그러나 산화 티타늄(TiO2)으로 이루어진 산화 금속 절연층(31, 71)에서 상술한 기체로 더 이상 식각이 진행되지 않으므로, 산화 금속 절연층(31,71)에서 사용하는 기체는 염소 기체일 수 있다.
도 5b 내지 도 5e에서 도시한 바와 같이, 드레인 전극 확장부(67) 및 데이터 끝단(68)을 드러내는 컨택홀(77, 78)을 형성하는 단계는 상술한 식각 기체를 달리 사용시에 2 단계(77b, 78b, 77, 78)로 이루어진다. 한편, 게이트 끝단(74)을 드러내는 컨택홀(74)을 형성하는 단계는 게이트 절연막(30)과 보호막(70)에 형성된 질화 규소 절연층(32, 72) 및 산화 금속 절연층(31, 71)에서 각각 식각 기체를 달리 사용시에 4단계(74b, 74c, 74d, 74)로 이루어진다.
이어서, 마지막으로 도 1a 및 도 1b에 나타낸 바와 같이, ITO막을 증착하고 사진 식각하여 컨택홀(77)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 컨택홀(74, 78)을 통하여 게이트 끝단(24) 및 데이터 끝단(68)과 각각 연결되는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)을 형성한다.
이상, 반도체층과 데이터 배선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법을 설명하였으나, 반도체층과 데이터 배선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법에 대해서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 6a 및 도 6b를 참조하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 6a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 6b는 도 6a의 B - B' 선을 따라 절단한 단면도이다.
먼저, 본 발명의 일 실시예에서와 동일하게 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)이 연결된다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며,화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 배선(22, 24, 26, 27, 28)은 하부 도전성 산화막(221, 241, 261, 271), 도전층(222, 242, 262, 272)및 상부 도전성 산화막(223, 243, 263, 273)을 포함한다. 여기서 하부 도전성 산화막(221, 241, 261, 271), 도전층(222, 242, 262, 272)및 상부 도전성 산화막(223, 243, 263, 273)의 구조 및 기능은 상술한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에서 게이트 배선(22, 24, 26, 27, 28)의 하부 도전성 산화막(221, 241, 261, 271), 도전층(222, 242, 262, 272)및 상부 도전성 산화막(223, 243, 263, 273)의 구조 및 기능이 동일하게 적용된다.
기판(10), 게이트 배선(22, 24, 26, 27, 28) 위에는 게이트 절연막(30)이 형성되고, 게이트 절연막(30)은 산화 금속 절연층(31) 및 질화 규소 절연층(32)을 포함한다. 여기서 산화 금속 절연층(31) 및 질화 규소 절연층(32)의 구조, 기능 및 성분은 상술한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에서 게이트 절연막(30)의 산화 금속 절연층(31)과 질화 규소 절연층(32)의 구조, 기능 및 성분이 동일하게 적용된다.
게이트 절연막(30) 위에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체 패턴(42, 44, 48)이 형성되어 있으며, 반도체 패턴(42, 44, 48)의 상부에는 실리사이드 등의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(52, 55, 56, 58)이 형성되어 있다.
저항성 접촉층(52, 55, 56, 58) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 하부 도전성 산화막(621, 651, 661, 671, 681), 도전층(622, 652, 662, 672, 682) 및 상부 도전성 산화막(623, 653, 663, 673, 683)을 포함한다. 여기서 하부 도전성 산화막(621, 651, 661, 671, 681), 도전층(622, 652, 662, 672, 682) 및 상부 도전성 산화막(623, 653, 663, 673, 683)의 구조 및 기능은 상술한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에서 데이터 배선(62, 65, 66, 67, 68)의 하부 도전성 산화막(621, 651, 661, 671, 681), 도전층(622, 652, 662, 672, 682) 및 상부 도전성 산화막(623, 653, 663, 673, 683)의 구조 및 기능이 동일하게 적용된다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않는다.
저항성 접촉층 (52, 55, 56, 58)은 그 하부의 반도체 패턴(42, 44, 48)과 그 상부의 데이터 배선(62, 65, 66, 67, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 65, 66, 67, 68)과 완전히 동일한 형태를 가진다.
한편, 반도체 패턴(42, 44, 48)은 박막 트랜지스터의 채널부를 제외하면 데이터 배선(62, 65, 66, 67, 68) 및 저항성 접촉층(52, 55, 56, 58)과 동일한 모양을 하고 있다. 즉, 박막 트랜지스터의 채널부에서 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 소스 전극(65) 하부의 저항성 접촉층(55)과 드레인 전극(66) 하부의 저항성 접촉층(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(44)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 65, 66, 67, 68) 및 이들이 가리지 않는 반도체 패턴(44) 상부에는 보호막(70)이 형성되어 있다.
보호막(70)은 산화 금속 절연층(71) 및 질화 규소 절연층(72)을 포함한다.
여기서 산화 금속 절연층(71) 및 질화 규소 절연층(72)의 구조, 기능 및 성분은 상술한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에서 보호막(70)의 산화 금속 절연층(71)과 질화 규소 절연층(72) 구조, 기능 및 성분이 동일하게 적용된다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 끝단(68)을 각각 드러내는 컨택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다.
또한, 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)이 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 끝단(86, 88)은 ITO로 이루어져 있다.
이하, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 6a 및 도 6b와 도 7a 내지 도 15e를 참조하여 설명하기로 한다.
먼저, 도 7a 및 도 7b에 나타낸 바와 같이, 절연 기판(10) 위에 하부 도전성 산화막(221, 241, 261, 271), 은(Ag) 또는 은 (Ag) 합금으로 이루어진 도전층((222, 242, 262, 272) 및 산화 인듐(In2O3)을 포함하는 상부 도전성 산화막(223, 243, 263, 273)을 적층한다. 이어서 하부 도전성 산화막(221, 241, 261, 271), 도전층((222, 242, 262, 272) 및 상부 도전성 산화막(223, 243, 263, 273)은 사진 식각되어 게이트 배선(22, 24, 26, 27, 28)을 형성한다.
이와 같은 게이트 배선(22, 24, 26, 27, 28)을 형성하는 방법으로는 상술한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서의 게이트 배선을 형성하는 방법이 적용된다.
이로써 도 7a 및 도 7b에 나타낸 바와 같이 게이트선(22), 게이트 전극(26),게이트 끝단(24), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 24, 26, 27, 28)이 형성된다.
이어서, 도 8에 나타낸 바와 같이 산화 금속 절연층(31) 및 질화 규소 절연층(32)을 포함하는 게이트 절연막(30)을 적층한다. 이와 같은 산화 금속 절연층(31) 및 질화 규소 절연층(32)을 형성하는 방법으로는 상술한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서의 게이트 절연막의 산화 금속 절연층 및 질화 규소 절연층을 형성하는 방법이 적용된다.
이어서, 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 예컨대, 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착한다. 이이서, 도핑된 비정질 규소층(50)위에 스퍼터링 방법 등의 방법으로 하부 도전성 산화막(601), 은(Ag) 또는 은 (Ag) 합금으로 이루어진 도전층(602) 및 산화 인듐(In2O3)을 포함하는 상부 도전성 산화막(603)을 순차적으로 적층한다.
이어서, 상부 도전성 산화막(603)의 상부는 감광막(110)을 도포한다.
이어서, 도 9a 및 도 9b을 참조하면, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 9b에 나타낸 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부, 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제 1 부분(114)은 데이터 배선부, 즉 데이터 배선이 형성될 부분에 위치한 제 2 부분(112)보다 두께가 작게 되도록 하며, 채널부와 데이터 배선부를 제외한 기타 부분의 감광막은 모두 제거한다. 이때, 채널부에 남아 있는 감광막(114)의 두께와 데이터 배선부에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제 1 부분(114)의 두께를 제 2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되지만, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우 시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어서, 감광성 패턴(114) 및 그 하부의 하부 도전성 산화막(601), 도전층(602) 및 상부 도전성 산화막(603)에 대한 식각을 진행한다. 본 식각 공정은 도 4a 및 도 4b의 실시예에서의 데이터 배선 식각 공정과 실질적으로 동일하다.
이렇게 하면, 도 10에 나타난 것처럼, 채널부 및 데이터 배선부의 도전층 패턴(62, 64, 67, 68)만이 남고 채널부 및 데이터 배선부를 제외한 기타 부분의 하부 도전성 산화막(621, 641, 671, 681), 도전층(622, 642, 672, 682) 및 상부 도전성 산화막(623, 643, 673, 683)은 모두 제거되어 그 하부의 도핑된 비정질 규소층(50)이 드러난다. 이때 남은 도전층 패턴(62, 64, 67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 65, 66, 67, 68)의 형태와 동일하다.
이어서, 도 11에 나타낸 바와 같이, 채널부와 데이터 배선부를 제외한 기타 부분의 노출된 도핑된 비정질 규소층(50) 및 그 하부의 진성 비정질 규소층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40) 이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 진성 비정질 규소층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 진성 비정질 규소층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 진성 비정질 규소층(40)과 도핑된 비정질 규소층 (50)의 두께를 합한 것과 같거나 그보다 작아야 한다. 이렇게 하면, 도 15에 도시된 바와 같이, 채널부의 제1 부분(114)이 제거되어 소스/드레인용 삼중막 패턴(64)이 드러나고, 기타 부분의 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.
이어서, 애싱(ashing)을 통하여 채널부의 소스/드레인용 패턴(64) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
이어서, 도 12에 나타난 바와 같이, 채널부의 도전층 패턴(64)을 식각하여 제거한다. 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다.
계속해서, 도핑된 비정질 규소로 이루어진 저항성 접촉층(50)을 식각한다. 이때 건식 식각이 사용될 수 있다. 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 진성 비정질 규소로 이루어진 반도체 패턴(44)을 남길 수 있다. 이때, 반도체 패턴(44)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제 2 부분(112)도 어느 정도의 두께로 식각될 수 있다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제 2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 65, 66, 67, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(65, 66)과 그 하부의 저항성 접촉층(55, 56)이 완성된다.
이어서, 도 13에 나타낸 바와 같이 데이터 배선부에 남아 있는 감광막 제 2 부분(112)을 제거한다.
이어서, 도 14에 나타낸 바와 같이 산화 금속 절연층(71) 및 질화 규소 절연층(72)을 적층하여 보호막(70)을 형성한다. 이와 같은 산화 금속 절연층(71) 및 질화 규소 절연층(72)을 형성하는 방법으로는 앞에서 기재된 바와 같은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서의 보호막의 산화 금속 절연층 및 질화 규소 절연층을 형성하는 방법이 적용된다.
이어서, 도 15a 내지 15e에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극 확장부(67), 게이트 끝단(24), 및 데이터 끝단(68)을 각각 드러내는 컨택홀(77,74, 78)을 형성한다.
이때, 식각 공정은 게이트 절연막(30)과 보호막(70)에 대하여 건식 식각으로 진행한다. 그러나 건식 식각시 사용하는 식각 기체는 산화 금속 절연층(31, 71)과 질화 규소 절연층(32, 72)의 식각에서 다를 수 있다. 이와 같은 식각 공정으로는 앞에서 기재된 바와 같은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서의 식각 공정이 적용된다.
도 15b 내지 도 15e에 도시된 바와 같이, 컨택홀(74, 78, 78)을 형성하는 단계는 식각 기체를 달리 사용시에 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서의 단계가 적용된다.
마지막으로, 도 6a 및 도 6b에 나타낸 바와 같이, 400Å 내지 500Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극 확장부(67)와 연결된 화소 전극(82), 게이트 끝단(24)과 연결된 보조 게이트 끝단(84) 및 데이터 끝단(68)과 연결된 보조 데이터 끝단(88)을 형성한다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 컨택홀(74, 77, 78)을 통해 드러난 금속막(24, 67, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 다른 실시예에서는 본 발명의 일 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 65, 66, 67, 68)과 그 하부의 저항성 접촉층(52, 55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
본 발명의 실시예에서는 게이트 배선과 데이터 배선이 하부 도전성 산화막, 도전층 및 상부 도전성 산화막으로 이루어지는 삼중막으로 형성된 예를 들어 설명하였지만, 게이트선 및 데이터선 중 어느 하나만 삼중막으로 형성된 경우에도 동일하게 적용할 수 있다. 또한, 상기 게이트 배선 및 데이터 배선에 대하여 하부 도전성 산화막, 도전층 및 상부 도전성 산화막으로 이루어지는 삼중막의 예를 들었지만, 상기 도전성 산화막은 도전층의 상부 및 하부 중 어느 하나에만 형성된 다중막일 수도 있다.
또한, 본 발명의 실시예에서는 데이터 배선의 삼중막으로 도전층을 은(Ag) 또는 은(Ag) 합금으로, 하부 도전성 산화막과 상부 도전성 산화막을 ITO 또는 IZO로 사용한 예를 들어 설명하였다. 그러나, 하부 도전성 산화막이 저항성 접촉층과 접촉 저항을 줄이기 위하여, 도전층을 알루미늄(Al)으로, 상, 하부 도전성 산화막을 몰리브덴(Mo)으로 할 수도 있다. 이때, 보호막의 산화 금속 절연층은 형성되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 본 발명의 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법에 따르면 다음과 같은 효과가 있다.
첫째, 도전성 산화막인 ITO 또는 IZO 상부에 산화 티타늄(TiO2)을 형성하여 후속 공정에서 발생되는 수소 라디칼과 반응이 일어나지 않으므로 ITO 또는 IZO의 환원을 방지할 수 있다.
둘째, 도전성 산화막인 ITO 또는 IZO 상부에 산화 티타늄(TiO2)이 후속 공정에서 ITO 또는 IZO의 환원을 방지함으로써 은(Ag) 배선의 단선을 방지할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 B - B'선을 따라 절단한 단면도이다.
도 2a, 도 3a, 도 4a 및 도 5a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이다.
도 2b, 도 3b, 도 4b 및 도 5b 내지 도 5e는 각각 도 2a, 도 3a, 도 4a 및 도 5a의 B - B'선을 따라 절단한 단면도들이다.
도 6a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 6b는 도 6a의 B - B'선을 따라 절단한 단면도이다.
도 7a, 도 9a 및 도 15a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이다.
도 7b, 도 8은 도 7a의 B - B'선을 따라 절단한 공정 단계별 단면도들이다.
도 9b 내지 도 14는 도 9a의 B - B'선을 따라 절단한 공정 단계별 단면도들이다.
도 15b 내지 도 15e는 도 15a의 B - B'선을 따라 절단한 공정 단계별 단면도들이다.
<도면의 주요 부분에 관한 부호의 설명>
10: 절연 기판 22: 게이트선
24: 게이트 끝단 26: 게이트 전극
27: 유지 전극 28: 유지 전극선
30: 게이트 절연막 31: 산화 금속 절연층
32: 질화 규소 절연층 40: 반도체층
55, 56: 저항성 접촉층 62: 데이터선
65: 소스 전극 66: 드레인 전극
67: 드레인 전극 확장부 68: 데이터 끝단
70: 보호막 71: 산화 금속 절연층
72: 질화 규소 절연층 82: 화소 전극
Claims (20)
- 기판 상에 형성되며, 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 게이트 배선; 및상기 게이트 배선을 덮으며, 상기 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 게이트 절연막을 포함하는 박막 트랜지스터 기판.
- 기판 상에 형성되며, 도전층을 포함하는 게이트 배선;상기 기판 상에 상기 게이트 배선과 절연되어 교차하도록 형성되며, 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 데이터 배선; 및상기 데이터 배선을 덮으며, 상기 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 보호막을 포함하는 박막 트랜지스터 기판.
- 제 1항 또는 제 2항에 있어서,상기 산화 금속 절연층은 산화 티타늄(TiO2)으로 이루어진 박막 트랜지스터 기판.
- 제 1항 또는 제 2항에 있어서,상기 도전성 산화막은 ITO 또는 IZO인 박막 트랜지스터 기판.
- 제 1항 또는 제 2항에 있어서,상기 도전층은 은(Ag) 또는 은 합금인 박막 트랜지스터 기판.
- 제 1항에 있어서,상기 게이트 절연막은 상기 산화 금속 절연층을 덮는 질화 규소 절연층을 더 포함하는 박막 트랜지스터 기판.
- 제 2항에 있어서,상기 보호막은 상기 산화 금속 절연층을 덮는 질화 규소 절연층을 더 포함하는 박막 트랜지스터 기판.
- 제 6항 또는 제 7항에 있어서,상기 산화 금속 절연층과 이를 덮는 상기 질화 규소 절연층의 두께의 비는 1:4 내지 1:3 인 박막 트랜지스터 기판.
- 기판 상에 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 게이트 배선을 형성하는 단계;상기 게이트 배선을 덮으며, 상기 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 게이트 절연막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 기판 상에 도전층을 포함하는 게이트 배선을 형성하는 단계;상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;상기 기판 상에 상기 게이트 배선과 절연되어 교차하며, 도전층 및 산화 인듐(In2O3)을 포함하는 도전성 산화막을 포함하는 데이터 배선을 형성하는 단계; 및 상기 데이터 배선을 덮으며, 상기 도전성 산화막에 접촉하는 투명한 산화 금속 절연층을 포함하는 보호막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 9항 또는 제 10항에 있어서,상기 산화 금속 절연층은 산화 티타늄(TiO2)으로 이루어진 박막 트랜지스터 기판의 제조 방법.
- 제 9항 또는 제 10항에 있어서,상기 도전성 산화막은 ITO 또는 IZO인 박막 트랜지스터 기판의 제조 방법.
- 제 9항 또는 제 10항에 있어서,상기 도전층은 은(Ag) 또는 은 합금인 박막 트랜지스터 기판의 제조 방법.
- 제 9항에 있어서,상기 게이트 절연막을 형성하는 단계는 상기 산화 금속 절연층을 덮는 질화 규소 절연층을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 10항에 있어서,상기 보호막을 형성하는 단계는 상기 산화 금속 절연층을 덮는 질화 규소 절연층을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 14항 또는 제 15항에 있어서,상기 산화 금속 절연층과 이를 덮는 상기 질화 규소 절연층의 두께의 비는 1:4 내지 1:3 인 박막 트랜지스터 기판의 제조 방법.
- 제 15항에 있어서,상기 보호막을 형성하는 단계 후 상기 게이트 절연막과 상기 보호막에 컨택홀을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 17항에 있어서,상기 컨택홀을 형성하는 단계는 상기 질화 규소 절연층과 상기 산화 금속 절연층이 각각 다른 기체를 사용한 건식 식각으로 진행하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 18항에 있어서,상기 컨택홀을 형성하는 단계에서 상기 질화 규소 절연층에 사용되는 식각 기체는 불소 계열의 기체와 산소를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 18항에 있어서,상기 컨택홀을 형성하는 단계에서 상기 산화 금속 절연층에 사용되는 식각기체는 염소(Cl2) 기체를 포함하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055820A KR20060136217A (ko) | 2005-06-27 | 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055820A KR20060136217A (ko) | 2005-06-27 | 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070000247A true KR20070000247A (ko) | 2007-01-02 |
| KR20060136217A KR20060136217A (ko) | 2007-01-02 |
Family
ID=
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140061632A1 (en) * | 2012-09-06 | 2014-03-06 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of manufacturing the same |
| US9664939B2 (en) | 2014-11-12 | 2017-05-30 | Samsung Display Co., Ltd. | Display apparatus |
| KR20170126014A (ko) * | 2010-03-26 | 2017-11-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하는 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170126014A (ko) * | 2010-03-26 | 2017-11-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하는 방법 |
| US20140061632A1 (en) * | 2012-09-06 | 2014-03-06 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of manufacturing the same |
| US9664939B2 (en) | 2014-11-12 | 2017-05-30 | Samsung Display Co., Ltd. | Display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20080109998A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20060128210A (ko) | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 | |
| KR20010097057A (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070019458A (ko) | 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20060081470A (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR20030016051A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20040055720A (ko) | 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법 | |
| CN111276493A (zh) | 显示面板及其制作方法 | |
| KR101571124B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| CN107275343B (zh) | 底栅型tft基板的制作方法 | |
| KR20100075058A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20100091469A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100672623B1 (ko) | 액정표시장치 제조방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20070000247A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060136217A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100750919B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100848110B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100895309B1 (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| KR20010017529A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |