KR20040055720A - 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법 - Google Patents

배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR20040055720A
KR20040055720A KR1020037006764A KR20037006764A KR20040055720A KR 20040055720 A KR20040055720 A KR 20040055720A KR 1020037006764 A KR1020037006764 A KR 1020037006764A KR 20037006764 A KR20037006764 A KR 20037006764A KR 20040055720 A KR20040055720 A KR 20040055720A
Authority
KR
South Korea
Prior art keywords
gate
wiring
molybdenum
data
layer
Prior art date
Application number
KR1020037006764A
Other languages
English (en)
Other versions
KR100840333B1 (ko
Inventor
강성철
박홍식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20040055720A publication Critical patent/KR20040055720A/ko
Application granted granted Critical
Publication of KR100840333B1 publication Critical patent/KR100840333B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

먼저, 알루미늄 네오디뮴 합금의 하부막과 몰리브덴 텅스텐 합금의 상부막을 차례로 적층하고 0.1-10%의 질산(HNO3), 65-55%의 인산(H3PO4), 5-20%의 초산 (CH3COOH), 0.1-5%의 안정제(stabilizer) 및 나머지 초순수를 포함하는 식각액으로 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막, 반도체층 및 저항 접촉층을 차례로 형성하고, 몰리브덴 텅스텐 합금을 적층하고 0.1-10%의 질산(HNO3), 65-55%의 인산 (H3PO4), 5-20%의 초산(CH3COOH), 0.1-5%의 안정제(stabilizer) 및 나머지 초순수를 포함하는 식각액으로 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 이어 IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.

Description

배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 어레이 기판의 제조 방법{A ETCHANT FOR WIRES, A METHOD FOR MANUFACTURING THE WIRES USING THE ETCHANT, A THIN FILM TRANSISTOR ARRAY SUBSTRATE AND A METHOD FOR MANUFACTURING THE SAME INCLUDING THE METHOD}
(b)종래기술
일반적으로 반도체 장치에서 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 최소화하는 것이 요구된다.
이때, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 금속 물질, 특히 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 알루미늄 계열의 금속 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 계열의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 접촉부에서 다른 도전 물질과 연결될 때 부식이 발생하여 반도체 소자의 특성을 저하시키는 문제점을 가지고 있다. 특히, 액정 표시장치에서와 같이 패드부에서 화소 전극용 물질인 ITO(indium tin oxide) IZO(indium zine oxide)를 사용하여 알루미늄을 보강하는 경우 알루미늄 또는 알루미늄 합금과 ITO 또는 IZO의 접촉 특성이 좋지 않아 다른 금속을 개재할 수 있으나, 다층의 배선을 형성하기 위해서는 서로 다른 식각액이 필요할 뿐 아니라 여러 번의 식각 공정이 필요하게 되어 제조 공정이 복잡해진다.
이러한 문제점을 해결하기 위해 크롬 또는 몰리브덴 또는 몰리브덴 합금으로 이루어진 배선이 개발되었다. 이때, 표시 장치용 배선을 금속과 같은 물질을 증착하여 형성하는 경우에는 기판의 크기가 커지고 고정세화가 진행됨에 따라 배선의 수가 증가함으로 배선의 폭은 작아지고, 표시 장치의 배선으로 사용하기 위해서 배선은 일정한 저항 값을 확보해야 하므로 배선의 두께는 증가시키는 것이 바람직하다. 따라서 배선이 되는 금속막은 두께를 증가시키더라도 금속막이 가지는 응력(stress)에 의해 기판이 휘지 않도록 하는 물성을 가지는 것이 좋다. 그러나, 크롬으로 배선을 형성하는 경우에는 금속막의 두께를 증가시킬수록 응력이 증가하게 되어 기판이 휘게 하는 문제점을 가지고 있다. 이와 비교하여 몰리브덴막 또는 몰리브덴-텅스텐 합금막은 저저항을 가지며 다른 물질과 좋은 접촉 특성을 가지는 동시에 응력에 의해 기판이 휘지 않도록 하는 물성을 가지고 있어 배선용 물질로 사용하는 것이 적합하다.
하지만, 몰리브덴 또는 몰리브덴 합금으로 배선을 형성하기 위해서는 습식 식각으로 식각을 진행하는 경우에는 이후에 형성되는 막의 프로파일(profile)을 완만하게 얻기 위해 요구되는 테이퍼(taper) 구조를 얻기가 어려울뿐아니라 기판에전체적으로 균일도가 떨어지는 문제점을 가지고 있다.
한편, 액정 표시 장치를 제조 방법 중에서, 박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
발명에 대한 요약
본 발명이 이루고자 하는 기술적 과제는 저저항 물질로 이루어진 동시에 다른 물질과 저저항의 접촉 특성을 가지는 몰리브덴 또는 몰리브덴 합금의 배선을 우수한 테이퍼 구조 및 균일도로 패터닝할 수 있는 몰리브덴 또는 몰리브덴 합금의 배선용 식각액을 제공하는 것이다.
본 발명의 다른 과제는 저저항을 가지는 동시에 우수한 접촉 특성 및 균일도와 완만한 경사각의 테이퍼 구조를 가지는 박막 트랜지스터 어레이 기판의 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 과제는 박막 트랜지스터 기판의 제조 방법을 단순화하는 것이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 몰리브덴 또는 몰리브덴 합금의 배선을 패터닝하기 위한 배선용 식각액으로 질산(HNO3), 인산(H3PO4), 초산(CH3COOH), 안정제(stabilizer) 및 나머지 초순수를 포함한다.
이때, 배선용 식각액은 0.1-10%의 질산(HNO3) 65-55%의 인산(H3PO4), 5-20%의 초산(CH3COOH), 0.1-5%의 안정제(stabilizer) 및 나머지 초순수를 포함하며 안정제는 화학식 1로 표시되는 화합물이 바람직하다.
[화학식 1]
M(OH)x·Ly
상기 화학식 1의 식에서,
M은 Zn, Sn, Cr, Al, Ba, Fe, Ti, Si, 또는 B이고,
L은 H2O, NH3, CN, COR(여기에서 R은 탄소수 1 내지 5의 알킬), NH2R(여기에서 R은 탄소수 1 내지 5의 알킬), 또는 NNR(여기에서 R은 탄소수 1 내지 5의 알킬)이고,
x는 2, 또는 3이며,
y는 0, 1, 2, 또는 3이다.
여기서, 식각액은 몰리브덴 텅스텐 합금을 식각하기 위해 사용하는 것이 바람직하다.
이러한 본 발명에 따른 배선용 식각액 및 이를 이용한 배선의 제조 방법은 액정 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법에 적용할 수 있다.
본 발명에 다른 박막 트랜지스터 어레이 기판의 제조 방법에서는 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한 다음, 게이트 배선을 덮는 게이트 절연막을 형성한다. 게이트 전극의 게이트 절연막 상부에 반도체층을 형성하고, 반도체층 또는 게이트 절연막 상부에 소스 및 드레인 전극과 데이터선을 포함하는 데이터 배선을 형성한다. 이때, 게이트 배선 또는 데이터 배선은 몰리브덴 또는 몰리브덴 합금으로 이루어진 제1 도전막으로 형성하며, 제1 도전막은 0.1-10%의질산(HNO3), 65-55% 인산(H3PO4), 5-20%의 초산(CH3COOH), 0.1-5%의 안정제(stabilizer) 및 나머지 초순수를 포함하는 배선용 식각액을 이용하여 패터닝한다.
여기서, 게이트 배선은 제1 도전막의 하부에 알루미늄 또는 알루미늄 합금의 제2 도전막을 포함할 수 있으며, 배선용 식각액을 이용하여 제1 도전막과 함께 제2 도전막을 패터닝할 수 있다.
데이터 배선과 연결되며 IZO로 이루어진 화소 전극 및 데이터 배선과 화소 전극 사이에 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막을 추가로 형성할 수 있으며, 이때, 보호막은 질화 규소 또는 SiOC 또는 SiOF 또는 유기 절연 물질로 형성할 수 있다.
이때, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하며, 화소 전극 형성 단계에서 보호막의 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성할 수 있다.
데이터 배선 및 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있으며, 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 제1 부분보다 얇은 두께를 가지며 제1 및 제2 부분을 제외한 제3 부분을 포함한다.
이때, 사진 식각 공정에서 제1 부분은 소스 전극과 드레인 전극 사이, 제2 부분은 데이터 배선 상부에 위치하도록 하는 것이 바람직하다.
이러한 제조 방법을 통하여 완성된 박막 트랜지스터 어레이 기판은 몰리브덴 또는 몰리브덴 합금으로 이루어진 제1 도전막과 화소 전극, 보조 게이트 패드 및 보조 데이터 패드의 IZO막이 접촉하는 구조를 취하고 있다.
발명에 대한 배경
(a) 발명이 속하는 기술분야
본 발명은 배선용 식각액, 이를 이용한 배선의 제조 방법, 이를 이용한 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
도 1은 본 발명의 실시예에 따른 배선용 식각액으로 몰리브덴 텅스텐 합금막을 식각하였을 때의 식각 프로파일을 도시한 단면도이고,
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 3은 도 2에 도시한 박막 트랜지스터 기판을 III-III 선을 따라 잘라 도시한 단면도이고,
도 4a, 5a, 6a 및 7a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 기판의 배치도이고,
도 4b는 도 4a에서 IVb-IVb' 선을 따라 절단한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음단계를 도시한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 9 및 도 10은 도 8에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 X-X'선을 따라 잘라 도시한 단면도이고,
도 11a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 11b 및 11c는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도이며,
도 12a 및 12b는 각각 도 11a에 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도로서, 도 11b 및 도 11c 다음 단계에서의 단면도이고,
도 13a는 도 12a 및 12b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 13b 및 13c는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도이며,
도 14a, 15a, 16a와 도 14b, 15b, 16b는 각각 도 13a에서 XIIIb-XIIIb' 선및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서 도 13b 및 13c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 17a는 도 16a 및 도 16b의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 17b 및 17c는 각각 도 17a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도이다.
발명에 대한 상세한 설명
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 배선용 식각액, 이를 이용한 배선의 제조 방법, 이를 포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
반도체 장치, 특히 표시 장치의 배선으로는 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금, 구리 등과 같은 물질이 적합하다. 한편, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위한 패드를 가지고 있어야 한다. 패드용 물질은 일정 수준 이하의 비저항을 가져야 하며, 또한 산화가 잘되지 않아야 하며 제조 과정에서 쉽게 단선이 발생하지 않고 다른 물질과 접촉하였을 때 낮은 접촉 저항을 가져야 한다. 따라서, 배선을 만들 때에는 이러한 특성을 모두 가진 몰리브덴 또는 몰리브덴 합금을 사용하는 것 바람직하며, 배선을 다층으로 형성하는 경우에는 이들보다 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 도전막을 추가로 사용할 수 있다.
이때, 몰리브덴 또는 몰리브덴 합금을 적층하고 패터닝하여 배선을 형성할 때 식각 조건, 특히 습식 식각을 이용하는 경우 식각액은 몰리브덴 또는 몰리브덴합금에 대하여 20∼70˚미만의 범위에서 완만한 경사각을 가지는 테이퍼 구조로 패터닝할 수 있어야 하며, 배선을 이중으로 하는 경우에도 하나의 식각액을 이용하여 동시에 식각하되 완만한 경사각을 가지는 테이퍼 형태로 가공할 수 있어야 하고, 기판 전체적으로 균일도는 5% 이하의 범위로 안정적인 것이 바람직하다.
이러한 과정에서, 본 발명의 실시예에 따른 몰리브덴 또는 몰리브덴 합금의 배선용 식각액은 0.1-10%의 질산(HNO3), 65-55%의 인산(H3PO4), 5-20%의 초산 (CH3COOH), 0.1-5%의 안정제(stabilizer) 및 나머지 초순수로 포함하는 것을 사용한다. 여기서, 안정제는 화학식 1로 표시되는 화합물이 바람직하다.
[화학식 1]
M(OH)x·Ly
상기 화학식 1의 식에서,
M은 Zn, Sn, Cr, Al, Ba, Fe, Ti, Si. 또는 B이고,
L은 H2O, NH3, CN, COR(여기에서 R은 탄소수 1 내지 5의 알킬), NH2R(여기에서 R은 탄소수 1 내지 5의 알킬), 또는 NNR(여기에서 R은 탄소 5 수 1 내지 5의 알킬)이고,
x는 2, 또는 3이며,
y는 0, 1, 2, 또는 3이다.
이때 몰리브덴 합금으로 배선을 형성하는 경우에 몰리브덴 합금은 함유량이 원자 백분율 20(atomic%) 이하인 텅스텡을 포함하는 몰리브덴 텅스텐 합금으로 사용하는 것이 바람직하다.
이러한 몰리브덴-텅스텐 합금의 배선은 15μΩcm 이하의 낮은 비저항을 가지므로 단일막으로 만들어 배선으로 사용해도 무방하지만 패드용 물질로서의 성질을 가지고 있기 때문에, 저저항을 가지는 알루미늄이나 그 합금 등의 도전막과 함께 적층되어 배선으로 사용될 수 있다. 특히, 표시 장치의 신호선, 이중에서도 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다.
도 1은 본 발명의 실시예에 따른 배선용 식각액으로 몰리브덴 텅스텐 합금막을 식각하였을 때의 식각 프로파일을 도시한 도면이다.
도 1에서 보는 바와 같이 몰리브덴 텅스텐 합금의 단일막을 식각액을 이용하여 식각한 프로파일을 나타낸 것으로, 완만한 프로파일이 형성됨을 알 수 있다.
즉, 기판(1) 상부에 원자 백분율 10%의 텅스텐이 함유된 텅스텐-몰리브덴 합금막(2)을 2,000Å 정도의 두께로 증착한 다음, 5%의 질산(HNO3), 63%의 인산 (H3PO4), 10%의 초산(CH3COOH), 3%의 안정제(stabilizer) 및 나머지 초순수를 포함하는 식각액을 이용하여 식각한 결과 30-40˚의 완만한 경사각(θ)을 가지는 프로파일이 형성되었으며, 식각비는 33Å/sec 정도 균일도는 1-2% 정도로 안정적으로 측정되었다.
그러면, 이러한 본 발명에 따른 배선용 식각액 및 이를 이용한 배선의 제조 방법은 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조방법에 적용할 수 있으며, 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 2 및 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 2는 본 발명이 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 3은 도 2에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 알루미늄 또는 알루미늄 합금으로 이루어진 하부막(201)과 몰리브덴 또는 몰리브덴 합금으로 이루어진 상부막(202)을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금으로 이루어진 데이터 배선(62, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 한편, 데이터 배선은 게이트선(22)과 중첩되어 유지 용량을 확보하기 위한 유지 축전기용 도전체 패턴(64)을 포함할 수 있다.
여기서, 데이터 배선(62, 64, 65, 66, 68)을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 알루미늄 또는 알루미늄 합금의 도전막을 추가하고 몰리브덴 또는 몰리브덴 합금의 도전막은 그 상부 또는 하부에 형성하는 것이 바람직하다.
데이터 배선(62, 64, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 유지 축전기용 도전체 패턴(64), 드레인 전극(66), 데이터 패드(68)를 각각 드러내는 접촉 구멍(72, 76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 접촉 구멍(71, 76)을 통하여 유지 축전기용 도전체 패턴 (72) 및 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 IZO(indium zinc oxide)로 이루어져 있다.
이러한 본 발명의 제1 실시예에 따른 박막 트렌지스터 어레이(array) 기판은게이트 패드(24)의 상부막(202)과 드레인 전극(66) 및 데이터 패드(68)의 몰리브덴 또는 몰리브덴 합금막과 IZO막의 접촉 구조를 가지며, 게이트 배선(22, 24, 26) 및 데이터 배선(62, 64, 65, 66, 68)은 완만한 경사각을 가지는 테이퍼 구조를 가지며, 기판 전체적으로 1-2%의 균일도를 가진다.
여기서, 화소 전극(82)은 도1 및 도 2에서 보는 바와 같이, 게이트 선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다. 또한, IZO 패턴(82, 86, 88)은 보호막(70) 하부에 형성될 수 있으며, 데이터 배선(62, 64, 65, 66, 68) 하부에 위치할 수도 있다.
이러한 본 발명의 실시예에 따른 구조에서는 게이트 배선(22, 24, 26)을 저저항을 가지는 알루미늄 또는 알루미늄 합금을 포함하고, 게이트 배선(22, 24, 26) 및 데이터 배선(63, 64, 65, 66, 68)은 다른 물질과 접촉 특성이 우수하며 저저항을 가지는 몰리브덴 또는 몰리브덴 합금을 포함하는 있어 대화면 고정세의 액정 표시 장치에 적용할 수 있고, 동시에 패드부에서의 접촉 저항을 최소화할 수 있어 접촉부의 신뢰성을 확보할 수 있다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 2 및 도 3과 도 4a 내지 도 7b를 참고로 하여 상세히 설명한다.
먼저, 도 4a 및 4b에 도시한 바와 같이, 기판(10) 위에 알루미늄 합금 중 하나인 2 atm%이 네오디뮴을 포함하는 알루미늄 네오디뮴 합금으로 이루어진하부막(201)을 2,500Å 정도의 두께로 적층하고, 그 상부에 10 atm%의 텅스텐을 포함하는 몰리브덴 텅스텐 합금으로 이루어진 상부막(20)을 500Å 정도의 두께로 적층한 다음 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선을 형성한다. 이때, 식각액은 0.1-10%의 질산(HNO3), 65-55%의 인산(H3PO4), 5-20%의 초산(CH3COOH), 0.1-5%의 안정제(stabilizer) 및 나머지 초순수를 포함하는 몰리브덴 또는 몰리브덴 합금의 배선용 식각액을 사용하며, 이러한 식각액을 사용함으로써 이중막(201, 202)을 하나의 식각 조건으로 완만한 경사각을 가지는 테이퍼 구조로 패터닝할 수 있었다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막 (30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다.
다음, 도 6a 내지 도 6b에 도시한 바와 같이, 10%의 텅스텐 함유율을 가지는 몰리브덴 텅스텐 합금을 타겟을 스퍼터하여 몰리브덴 텅스텐 합금막을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트 선(22)과 교차하는 데이터선 (62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68), 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 게이트선(22)과 중첩하는 유지 축적기용 도전체 패턴(64)을 포함하는데이터 배선을 형성한다. 이때에도, 식각액은 0.1-10%의 질산(HNO3), 65-55%의 인산(H3PO4), 5-20%의 초산(CH3COOH), 0.1-5%의 안정제(stabilizer) 및 나머지 초순수를 포함하는 몰리브덴 또는 몰리브덴 합금의 배선용 식각액을 사용하며, 이러한 식각액을 사용함으로써 데이터 배선(62, 64, 65, 66, 69)은 30-40˚정도의 완만한 경사각을 가지는 테이퍼 구조이며, 균일도는 1-2%를 얻을 수 있었다.
이어, 데이터 배선(62, 64, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 7a 및 7b에서 보는 바와 같이, 질화 규소와 같은 무기 절연막 또는 낮은 유전율을 가지는 SiOC 또는 SiOF을 적층하거나 또는 아크릴계의 유기 절연막을 도포하여 보호막(70)을 형성한다. 이어, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(30)과 함께 패터닝하여, 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(72, 74, 76, 78)을 형성한다.
다음, 마지막으로 도 2 및 3에 도시한 바와 같이, IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(72, 76)을 통하여 유지 축전기용 도전체 패턴(64) 및 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86)및 보조 데이터 패드(88)를 각각 형성한다.
이러한 발명의 제1 실시예예에 따른 제조 방법에서 몰리브덴 텅스텐 합금막을 드러내는 접촉 구멍을 10×10㎛2 정도의 크기로 200개 형성히여 직렬로 연결한 상태에서 접촉부의 접촉 저항을 측정하였으며, 접촉부의 접촉 저항은 103-104 Ω 정도로 매우 양호하게 측정되었다.
이러한 본 발명의 실시예에 따른 제조 방법에서는 몰리브덴 또는 몰리브덴 합금의 배선용 식각액을 이용하여 몰리브덴 또는 몰리브덴 합금의 단일막 또는 이중막의 게이트 배선 또는 데이터 배선을 패터닝함으로써 저저항을 가지며 다른 물질과 낮은 접촉 저항을 가지는 동시에 완만한 경사각을 가지는 테이퍼 구조 및 우수한 균일도를 가지는 배선을 형성할 수 있어 액정 표시 장치의 구동 특성 및 표시 특성을 향상시킬 수 있다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 8 내지 도 10을 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 9 및 도 10은 각각 도 8에 도시한 박막 트랜지스터 기판을IX-IX' 선 및 X-X' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 알루미늄 또는 알루미늄 합금의 도전막과 몰리브덴 또는 몰리브덴 합금의 도전막을 포함하는 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선이 형성되어 있다. 그리고 게이트 배선은 기판(10) 상부에 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극(22)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 몰리브덴 또는 몰리브덴 합금으로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유기 축전기용 도전체 패턴(64)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)은 게이트 배선과 같이 알루미늄 또는 알루미늄 합금의 도전막을 포함하는 이중막으로 형성될 수도 있다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(63, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다.
즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴 (56)은 드레인 전극(66)과 동일하며, 유기 축전기용 중간층 패턴(58)은 유기 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화 규소 또는 SiOC 또는 SiOF 또는 감광성 유기 절연 물질로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22)및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용여부는 선택적이다.
그러면, 도 8 내지 도 10의 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 3 내지 도 10과 도 11a 내지 도 17c를 참조하여 설명하기로 한다.
먼저, 도 11a 내지 11c에 도시한 바와 같이, 제1 실시예와 동일하게 알루미늄을 포함하는 하부막과 몰리브덴 또는 몰리브덴 합금을 포함하는 상부막을 차례로 적층하고 마스크를 이용한 사진 식각 공정으로 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 12a 및 12b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 몰리브덴 10%의 몰리브덴 텅스텐 합금으로 이루어진 도전막을 포함하는 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1μm 내지 2μm의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 13b 및 13c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼 , 기타 부분(B)의 노출되어 있는 몰리브덴 텅스텐 합금의 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(60)이 Mo나 Mow인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
본 발명의 제2 실시예에서는 도전체층(60)을 몰리브덴 텅스텐 합금이고 습식 식각으로 패터닝하는 경우에 제1 실시예와 같이 식각액은 0.1-10%의 질산(HNO3), 65-55%의 인산(H3PO4), 5-20%의 초산(CH3COOH), 0.1-5%의 안정제(stabilizer) 및 나머지 초순수를 포함하는 몰리브덴 또는 몰리브덴 합금의 배선용 식각액을 사용하며, 이러한 식각액을 사용함으로써 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)은 완만한 경사각을 가지는 테이퍼 구조로 패터닝할 수 있었다.
이렇게 하면, 도 14a 및 도 14b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 15a 및 15b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건 하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 15a 및 15b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패널(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 16a 및 16b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 16b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 17a 내지 17c에 도시한 바와 같이 질화 규소, SiOC 또는 SiOF를 CVD 방법으로 증착하거나 감광성 유기 절연막을 도포하여 보호막(70)을 형성한 다음, 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다.
마지막으로, 도 8 내지 도 10에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 IZO층을 증착하고 마스크를 사용하여 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(86) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 15, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하여 제조 공정을 단순화 할 수 있다.
이와 같이, 이러한 본 발명의 실시예에 따른 제조 방법에서는 몰리브덴 또는 몰리브덴 합금의 배선용 식각액을 이용하여 저저항의 몰리브덴 또는 몰리브덴 합금의 단일막 또는 다중막의 배선을 형성하여 신호의 지연을 최소화하는 동시에 접촉부의 접촉 저항을 최소화하는 동시에 완만한 경사각을 가지는 테이퍼 구조 및 우수한 균일도를 가지는 배선을 형성할 수 있어 대화면 고정세의 액정 표시 장치의 구동 특성 및 표시 특성을 향상시킬 수 있다. 또한, 제조 공정을 단순화하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로 제조 공정을 단순화하고 제조 비용을 줄일 수 있다.

Claims (18)

  1. 0.1-10%의 질산, 65-55%의 인산, 5-20%의 초산, 0.1-5%의 안정제 및 나머지 초순수를 포함하는 배선용 식각액으로서,
    상기 안정제는 화학식 M(OH)x·Ly으로 표시되며,
    상기 화학식에서, M은 Zn, Sn, Cr, Al, Ba, Fe, Ti, Si, 또는 B이고, L은 H2O, NH3, CN, COR(여기에서 R은 탄소수 1 내지 5의 알킬), NH2R(여기에서 R은 탄소수 1 내지 5의 알킬), 또는 NNR(여기에서 R은 탄소수 1 내지 5의 알킬)이고, x는 2, 또는 3이며, y는 0, 1, 2, 또는 3인 배선용 식각액.
  2. 제1항에서,
    상기 배선용 식각액은 몰리브덴 또는 몰리브덴 합금을 식각하기 위해 사용하는 배선용 식각액.
  3. 제2항에서,
    상기 식각액은 몰리브덴 텅스텐 합금을 식각하기 위해 사용하는 배선용 식각액.
  4. 기판 상부에 몰리브덴 또는 몰리브덴 합금의 제1 도전막을 적층하는 단계.
    0.1-10%의 질산, 65-55%의 인산, 5-20%의 초산, 0.1-5%의 안정제 및 나머지초순수를 포함하는 식각액을 이용하여 상기 도전막을 식각하는 단계를 포함하는 표시 장치용 배선의 제조 방법에 있어서,
    상기 안정제는 화학식 M(OH)x·Ly으로 표시되며,
    상기 화학식에서, M은 Zn, Sn, Cr, Al, Ba, Fe, Ti, Si, 또는 B이고, L은 H2O, NH3, CN, COR(여기에서 R은 탄소수 1 내지 5의 알킬), NH2R(여기에서 R은 탄소수 1 내지 5의 알킬), 또는 NNR(여기에서 R은 탄소수 1 내지 5의 알킬)이고, x는 2, 또는 3이며, y는 0, 1, 2, 또는 3인 표시 장치용 배선의 제조 방법.
  5. 제4항에서,
    상기 몰리브덴 합금은 몰리브덴 텅스텐 합금인 배선의 제조 방법.
  6. 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 전극의 게이트 절연막 상부에 반도체층을 형성하는 단계,
    상기 반도체층 또는 상기 게이트 절연막 상부에 소스 및 드레인 전극과 데이터선을 포함하는 데이터 배선을 형성하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법에서,
    상기 게이트 배선 또는 상기 데이터 배선은 몰리브덴 또는 몰리브덴 합금으로 이루어진 제1 도전막으로 형성하며, 상기 제1 도전막은 0.1-10%의 질산, 65-55%의 인산, 5-20%의 초산, 0.1-5%의 안정제 및 나머지 초순수를 포함하는 배선용 식각액을 이용하여 패터닝하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법에 있어서,
    상기 안정제는 화학식 M(OH)x·Ly으로 표시되며,
    상기 화학식에서, M은 Zn, Sn, Cr, Al, Ba, Fe, Ti, Si, 또는 B이고, L은 H2O, NH3, CN, COR(여기에서 R은 탄소수 1 내지 5의 알킬), NH2R(여기에서 R은 탄소수 1 내지 5의 알킬), 또는 NNR(여기에서 R은 탄소수 1 내지 5의 알킬)이고, x는 2 또는 3이며, y는 0, 1, 2, 또는 3인 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 제6항에서,
    상기 게이트 배선 형성 단계는,
    상기 제1 도전막의 하부에 알루미늄 또는 알루미늄 합금의 제2 도전막을 적층하는 단계,
    상기 배선용 식각액을 이용하여 상기 제1 도전막과 함께 상기 제2 도전막을 패터닝하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  8. 제6항에서,
    상기 데이터 배선과 연결되며 IZO로 이루어진 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  9. 제8항에서,
    상기 데이터 배선과 상기 화소 전극 사이에 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  10. 제9항에서,
    상기 보호막은 질화 규소 또는 SiOC 또는 SiOF 또는 유기 절연 물질로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  11. 제9항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,
    상기 화소 전극 형성 단계에서 상기 보호막의 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  12. 제6항에서,
    상기 데이터 배선 및 상기 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 박막 트랜지스터 어레이 기판의 제조방법.
  13. 제12항에서,
    상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 상기 제1 부분보다 얇은 두께를 가지며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  14. 제13항에서,
    상기 사진 식각 공정에서 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 박막 트랜지스터 기판의 제조 방법.
  15. 절연 기판 위에 형성되어 있으며, 게이트선 및 상기 게이트선에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 게이트 절연막 또는 상기 반도체층 상부에 형성되어 있으며, 데이터선, 상기 데이터선과 연결되어 있으며 상기 반도체층 상부에 형성되어 있는 소스 전극 및 상기 게이트 전극에 대하여 상기 소수 전극의 맞은 편 상기 반도체층 상부에 형성되어 있는 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선을 덮고 있는 보호막,
    IZO로 이루어져 있으며, 상기 보호막에 형성되어 있는 도전체 패턴을 포함하는 박막 트랜지스터 어레이 기판에 있어서,
    상기 게이트 배선 또는 상기 데이터 배선은 몰리브덴 또는 몰리브덴 합금으로 이루어진 제1 도전막을 포함하는 박막 트랜지스터 어레인 기판.
  16. 제15항에서,
    상기 도전체 패턴은 상기 보호막의 접촉 구멍을 통하여 상기 제1도전막과 접촉하고 있는 박막 트랜지스터 어레이 기판.
  17. 제15항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,
    상기 도전체 패턴은 상기 보호막의 제1 내지 제3 접촉 구멍을 통하여 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 포함하는 박막 트랜지스터 어레이 기판.
  18. 제15항에서,
    상기 보호막은 SiOC 또는 SiOF 또는 질화 규소 또는 유기 절연 물질로 이루어진 박막 트랜지스터 어레이 기판.
KR1020037006764A 2001-10-23 2002-01-24 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법 KR100840333B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20010065326 2001-10-23
KR1020010065326 2001-10-23

Publications (2)

Publication Number Publication Date
KR20040055720A true KR20040055720A (ko) 2004-06-26
KR100840333B1 KR100840333B1 (ko) 2008-06-20

Family

ID=19715319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037006764A KR100840333B1 (ko) 2001-10-23 2002-01-24 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7179398B2 (ko)
JP (1) JP2005506712A (ko)
KR (1) KR100840333B1 (ko)
TW (1) TW591099B (ko)
WO (1) WO2003036377A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160829B1 (ko) * 2005-02-15 2012-06-29 삼성전자주식회사 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR101266077B1 (ko) * 2006-05-08 2013-06-04 주식회사 동진쎄미켐 알루미늄, 몰리브덴, 인듐 틴 옥사이드를 식각하기 위한식각액

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
TWI294185B (en) * 2006-04-14 2008-03-01 Au Optronics Corp Manufacturing method of a pixel structure
JP5261384B2 (ja) * 2006-07-17 2013-08-14 三星電子株式会社 透明導電ナノ構造膜画素電極およびその製造方法
US8785939B2 (en) * 2006-07-17 2014-07-22 Samsung Electronics Co., Ltd. Transparent and conductive nanostructure-film pixel electrode and method of making the same
KR101393599B1 (ko) * 2007-09-18 2014-05-12 주식회사 동진쎄미켐 Ｔｆｔ-ｌｃｄ용 금속 배선 형성을 위한 식각액 조성물
KR102087791B1 (ko) * 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
WO2016017516A1 (ja) * 2014-07-30 2016-02-04 シャープ株式会社 表示装置およびその製造方法
US20170139296A1 (en) * 2014-07-30 2017-05-18 Sharp Kabushiki Kaisha Display device and method for manufacturing same
CN104681630B (zh) * 2015-03-24 2018-04-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
JP6454605B2 (ja) * 2015-06-01 2019-01-16 東芝メモリ株式会社 基板処理方法および基板処理装置
CN110993614B (zh) * 2019-11-27 2022-06-10 深圳市华星光电半导体显示技术有限公司 显示面板制备装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691627A (en) * 1970-02-03 1972-09-19 Gen Electric Method of fabricating buried metallic film devices
US4329210A (en) * 1980-03-28 1982-05-11 Robert W. Becker Method of regenerating etchant and recovering etched metal
JPS612524A (ja) * 1984-06-15 1986-01-08 Sekisui Chem Co Ltd 熱可塑性樹脂管の製造方法
JP2625453B2 (ja) * 1987-12-09 1997-07-02 セントラル硝子 株式会社 パターン膜形成法
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
US5174872A (en) * 1990-06-08 1992-12-29 Technicon Instruments Corporation Metal-free buffer for ion selective electrode-based assays
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JPH11323394A (ja) * 1998-05-14 1999-11-26 Texas Instr Japan Ltd 半導体素子製造用洗浄剤及びそれを用いた半導体素子の製造方法
US6514357B1 (en) * 1999-10-22 2003-02-04 Kawasaki Steel Corporation Composition for metal surface treatment and surface treated metallic material
DE19959439A1 (de) * 1999-12-09 2001-06-21 Bosch Gmbh Robert Klimaanlage für Kraftfahrzeuge und Verfahren zum Betreiben einer Klimaanlage für Kraftfahrzeuge
KR100315648B1 (ko) * 2000-01-21 2001-11-29 정지완 액정표시장치의 게이트 전극용 식각액
KR100364831B1 (ko) * 2000-03-20 2002-12-16 엘지.필립스 엘시디 주식회사 몰리브덴 금속막용 에칭 용액
JP2003022989A (ja) * 2001-07-09 2003-01-24 Sumitomo Mitsubishi Silicon Corp エピタキシャル半導体ウェーハ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160829B1 (ko) * 2005-02-15 2012-06-29 삼성전자주식회사 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR101266077B1 (ko) * 2006-05-08 2013-06-04 주식회사 동진쎄미켐 알루미늄, 몰리브덴, 인듐 틴 옥사이드를 식각하기 위한식각액

Also Published As

Publication number Publication date
US20040055997A1 (en) 2004-03-25
WO2003036377A1 (en) 2003-05-01
KR100840333B1 (ko) 2008-06-20
JP2005506712A (ja) 2005-03-03
US7179398B2 (en) 2007-02-20
TW591099B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
KR100366768B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100840333B1 (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100623988B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100656917B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100709706B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100848113B1 (ko) 배선의 접촉 구조 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100920352B1 (ko) 박막 트랜지스터 표시판
KR20020072882A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20040001689A (ko) 배선, 이를 포함하는 박막 트랜지스터 어레이 기판 및 그제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 12