JP2003022989A - エピタキシャル半導体ウェーハ及びその製造方法 - Google Patents

エピタキシャル半導体ウェーハ及びその製造方法

Info

Publication number
JP2003022989A
JP2003022989A JP2001207364A JP2001207364A JP2003022989A JP 2003022989 A JP2003022989 A JP 2003022989A JP 2001207364 A JP2001207364 A JP 2001207364A JP 2001207364 A JP2001207364 A JP 2001207364A JP 2003022989 A JP2003022989 A JP 2003022989A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
epitaxial
wafer
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001207364A
Other languages
English (en)
Inventor
Shigenori Sugihara
重徳 杉原
Shigeru Nagabuchi
茂 永渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2001207364A priority Critical patent/JP2003022989A/ja
Priority to US10/189,530 priority patent/US6965149B2/en
Publication of JP2003022989A publication Critical patent/JP2003022989A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

(57)【要約】 （修正有） 【課題】 裏面多結晶シリコン膜付きエピタキシャルウ
ェーハの、ハンドリングに伴うパーティクル発生の抑
制。 【解決手段】 多結晶膜付け後、端部と裏面の交点から
少なくとも50μmの領域の多結晶膜を完全に除去したの
ちエピタキシャル成長する。ハンドリング時パーティク
ルが発生しやすい稜線近傍に粒状多結晶シリコンが生成
せず、パーティクル発生が低減する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ハンドリングによ
るパーティクル発生の少ない、裏面に多結晶シリコン膜
を有するエピタキシャル半導体基板及びその製造方法に
関する。
【０００２】
【従来の技術】従来、デバイス工程で高いゲッタリング
能を得ることを目的として、裏面に厚さ1μm程度の多結
晶シリコン膜を堆積した、多結晶シリコン膜付きエピタ
キシャル半導体基板が用いられている。
【０００３】多結晶シリコン膜付き半導体基板の製法
は、単結晶をスライス、面取り、ラッピング、エッチン
グした半導体基板に対し、低圧化学気相成長法を用いて
高温ガス雰囲気中で全面に多結晶シリコン膜を成膜し、
その後成膜した半導体基板の表面の多結晶シリコン膜を
研磨やエッチングにより除去することからなる。
【０００４】多結晶シリコン膜付き半導体基板は、ウェ
ーハの搬送、熱処理工程で、パーティクルが発生しやす
い問題があった。この問題の解決法として、特開平０７
−３１２３６０号では、ウェーハエッジ端より少なくと
も0.5mm以上の部位までの全領域またはその一部を、研
磨またはエッチングまたはその両者を併用して処理する
方法が開示されている。多結晶シリコンは、デバイス製
造工程の熱処理により粒成長し、熱処理時石英ボートと
接触したり、ウェーハ搬送中にエッジ部が他の部位に接
触した時にパーティクルを発生させるが、上記の処理を
行うと、デバイス工程でのパーティクル発生が抑えられ
ることが報告されている。
【０００５】また、特開平７−６９８５号には、多結晶
膜付きエピキシャルウェーハにおいて、端部の多結晶膜
を除去することにより、端部でのエピタキシャル処理時
発生する突起物（ノジュール）の発生を防止する方法が
報告されている。端部のノジュールは、デバイスプロセ
スでのパーティクル発生の原因となるので、これを抑制
しようというものである。
【０００６】
【発明が解決しようとする課題】特開平０７−３１２３
６０号の方法は、パーティクル発生防止のため、端部か
ら所定の範囲の多結晶シリコンを除去するものである
が、エピタキシャル成長を考慮したものではなく、パー
ティクル発生の少ない裏面多結晶シリコン膜付きエピタ
キシャルウェーハの製造方法は開示されていない。
【０００７】一方、特開平７−６９８５号は、裏面多結
晶シリコン膜付きエピタキシャルウェーハの製造方法に
関するものであるが、この発明で報告されている、エピ
タキシャル成長前に端部のポリシリコン膜を除去する方
法では、パーティクルの発生抑制は十分とは言えなかっ
た。
【０００８】本発明は、前記従来技術をさらに改善し
た、デバイス工程でのハンドリングによるパーティクル
発生が極めて少ない裏面多結晶膜付きエピタキシャルウ
ェーハ及びその製造方法を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】本発明の請求項１に記載
の発明は、エピタキシャル成長基材として、裏面が多結
晶シリコン膜でコートされ、基材エッジ部と裏面の交わ
る稜線からの距離が50μm以内の領域の多結晶シリコン
膜が完全に除去されたものを用いることを特徴とするエ
ピタキシャルウェーハの製造方法である。
【００１０】本発明の請求項２に記載の発明は、裏面が
多結晶シリコン膜でコートされ、基材エッジ部と裏面の
交わる稜線からの距離が50μm以内の領域に、多結晶シ
リコンが存在しないことを特徴とするエピタキシャルウ
ェーハである。
【００１１】本発明者らは、デバイス工程での熱処理ボ
ートや、洗浄装置でのエピウェーハの治具との接触状態
を検討した結果、接触は面取り部と裏面の交わる稜線部
を中心として起こること、また、この稜線近傍に多結晶
シリコン膜が存在したままでエピタキシャル成長を行う
と、稜線近傍にはエピタキシャル反応ガスが到達し、多
結晶膜上に多結晶シリコンが粒状に成長し、これが治具
と接触すると、容易に脱落しパーティクルを発生させる
ことを見いだした。
【００１２】これに対し、多結晶シリコン成膜後、端部
の鏡面研磨時、研磨時間通常より長くするとか研磨圧力
を高くすることによって、端部と裏面の交わる稜線の内
側まで多結晶膜を研磨除去すると、多結晶膜が完全に除
去され単結晶シリコンが露出している部分にはエピタキ
シャル膜が成長し粒状多結晶シリコンは発生せず、一
方、多結晶膜が少しの厚みでも残っている部分にはエピ
タキシャル成長によって粒状多結晶シリコンないしは、
再結晶化したシリコンが発生することがわかった。この
ような、粒状多結晶や再結晶化シリコンが、稜線近傍、
具体的には、稜線から50μm以内に少しでも存在する
と、熱処理や洗浄時、治具と稜線近傍が接触するさいに
パーティクルを発生する。デバイス工程でのパーティク
ル発生を抑制するためには、エピタキシャル成長後、少
なくなくとも稜線から50μm以内には、多結晶シリコン
がまったく存在しないことが必要である。
【００１３】パーティクル抑制の観点からは、このエピ
後多結晶シリコンが全く存在しない領域は大きいが好ま
しいが、300μm以上では除去の効果が飽和し、また製造
面で研磨に長時間あるいは高圧を要すること、さらにこ
の部分はゲッタリング能が低くデバイスとしては使えな
い領域となることから、50μmから300μmが適当であ
る。
【００１４】前述したように、エピタキシャル成長後ポ
リシリコン粒が全く発生しない領域は、エピ前にポリシ
リコン層を完全に除去し単結晶シリコン面を露出させた
領から得られる。このため、エピタキシャル成長後、稜
線から50μm以内にポリシリコン粒の生成のないウェー
ハを得るためには、エピタキシャル成長前に、基材ウェ
ーハの少なくとも稜線から50μmの領域の多結晶シリコ
ンを完全に除去する必要がある。
【００１５】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。
【００１６】８インチＰ型単結晶インゴットを、ワイヤ
ーソーでスライス、面取り、ラップし、酸エッチング
後、縦型ＣＶＤ炉で、モノシランガスを、温度６５０
℃、圧力0.2Torrで１時間熱分解させ、平均膜厚1.1μm
の多結晶シリコンを生成させた。その後、エッジ部とそ
の周辺を鏡面面取り機で研磨し、研磨時間を種々研磨
し、完全にポリシリコン膜が除去された領域の幅のこと
なるＡ〜Ｆの７種のウェーハを作成した。ここで、ポリ
シリコンが完全に除去されたかどうかは、ＳＥＭで判断
した。単結晶シリコンの露出した部分と、多結晶シリコ
ンが粒状に析出した領域、これがある程度の厚みまで研
磨された領域は、図１から６に示すように、ＳＥＭ像で
の粒状組織、再結晶化組織の有無、光沢の違いにより明
確に判別可能であり、ＳＥＭ観察により読みとった。
【００１７】 Ａ：ポリシリコン完全除去領域幅なし Ｂ：ポリシリコン完全除去領域幅30μm Ｃ：ポリシリコン完全除去領域幅50μm Ｄ：ポリシリコン完全除去領域幅100μm Ｅ：ポリシリコン完全除去領域幅200μm Ｅ：ポリシリコン完全除去領域幅300μm Ｆ：ポリシリコン完全除去領域幅500μm
【００１８】これらのウェーハを、８インチの枚葉式エ
ピタキシャル炉(アプライドマテリアル社センチュラ炉)
を用い、1100℃で厚み2μmのエピタキシャル膜を成長さ
せた。エピ成長後、ウェーハのハンドリングによるパー
ティクル発生評価例として、以下の評価を行った。
【００１９】ウェーハを１枚だけ洗浄容器にいれ、超純
水を満たした洗浄層に浸漬し、洗浄容器を１０分間揺動
させ、その後スピン乾燥した。この処理前後のウェーハ
のパーティクル数をパーティクルカウンターで測定し
た。結果を表１に示す。これより、エピタキシャル成長
前のポリシリコンが完全除去された領域の幅(エッジ部
と裏面の交わる稜線からの距離)は、エピタキシャル成
長後にポリシリコンが生成しない領域の幅(エッジ部と
裏面の交わる稜線からの距離)と一致していること、エ
ピタキシャル成長前のポリシリコン完全除去領域幅が50
μm以上で試験後パーティクル増加が減少し、稜線近傍
のポリシリコンを50μm以上の幅で完全に除去すること
が、エピタキシャル成長後のウェーハの洗浄工程での発
塵防止に有効なことを示す。
【００２０】
【表１】
【００２１】
【発明の効果】以上のように、本発明によれば、裏面多
結晶シリコン膜付きウェーハからの発塵を効果的に抑制
することが可能である。
【図面の簡単な説明】
【図１】研磨されていない多結晶シリコン膜のＳＥＭ写
真である。微細な多結晶シリコンからなる組織である。
【図２】鏡面面取り時、一部の厚みだけ研磨されたポリ
シリコン膜のＳＥＭ写真である。研磨され、粒状組織の
見えない多結晶シリコンと、あまり研磨されておらず、
元の粒状組織が残った部分が混在している。
【図３】単結晶シリコンの研磨面が露出した部分のＳＥ
Ｍ写真である。明るい均一な組織である。
【図４】多結晶シリコン膜付きウェーハに、エピタキシ
ャル成長を行ったあとの、裏面内周部のＳＥＭ写真であ
る。全面が粗粒の多結晶シリコンである。この部分は、
エピ成長時反応ガスがほとんど到達しない部分であり、
エピタキシャル処理の熱処理で多結晶シリコンが粗粒化
したものと考えられる。
【図５】上記の図２に相当する部分の、エピタキシャル
成長後のＳＥＭ写真である。粒状組織のない部分と、粗
粒の多結晶シリコンが混在している。粒状組織のない部
分は、反応による再結晶化が著しい部分と推定される。
【図６】上記図３に相当する部分の、エピタキシャル成
長後のＳＥＭ写真である。図３と大差ない組織で、図３
の単結晶面にエピタキシャル膜が成長した状態である。
【手続補正書】
【提出日】平成１３年７月９日（２００１．７．９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 エピタキシャル半導体ウェーハ及びそ
の製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ハンドリングによ
るパーティクル発生の少ない、裏面に多結晶シリコン膜
を有するエピタキシャル半導体ウェーハ及びその製造方
法に関する。
【０００２】
【従来の技術】従来、デバイス工程で高いゲッタリング
能を得ることを目的として、裏面に厚さ1μm程度の多結
晶シリコン膜を堆積した、多結晶シリコン膜付きエピタ
キシャル半導体ウェーハが用いられている。
【０００３】多結晶シリコン膜付き半導体ウェーハの製
法は、単結晶をスライス、面取り、ラッピング、エッチ
ングした半導体ウェーハに対し、低圧化学気相成長法を
用いて高温ガス雰囲気中で全面に多結晶シリコン膜を成
膜し、その後成膜した半導体ウェーハの表面の多結晶シ
リコン膜を研磨やエッチングにより除去することからな
る。
【０００４】多結晶シリコン膜付き半導体ウェーハは、
ウェーハの搬送、熱処理工程で、パーティクルが発生し
やすい問題があった。この問題の解決法として、特開平
０７−３１２３６０号では、ウェーハエッジ端より少な
くとも0.5mm以上の部位までの全領域またはその一部
を、研磨またはエッチングまたはその両者を併用して処
理する方法が開示されている。多結晶シリコンは、デバ
イス製造工程の熱処理により粒成長し、熱処理時石英ボ
ートと接触したり、ウェーハ搬送中にエッジ部が他の部
位に接触した時にパーティクルを発生させるが、上記の
処理を行うと、デバイス工程でのパーティクル発生が抑
えられることが報告されている。
【０００５】また、特開平７−６９８５号には、多結晶
膜付きエピキシャルウェーハにおいて、端部の多結晶膜
を除去することにより、端部でのエピタキシャル処理時
発生する突起物（ノジュール）の発生を防止する方法が
報告されている。端部のノジュールは、デバイスプロセ
スでのパーティクル発生の原因となるので、これを抑制
しようというものである。
【０００６】
【発明が解決しようとする課題】特開平０７−３１２３
６０号の方法は、パーティクル発生防止のため、端部か
ら所定の範囲の多結晶シリコンを除去するものである
が、エピタキシャル成長を考慮したものではなく、パー
ティクル発生の少ない裏面多結晶シリコン膜付きエピタ
キシャルウェーハの製造方法は開示されていない。
【０００７】一方、特開平７−６９８５号は、裏面多結
晶シリコン膜付きエピタキシャルウェーハの製造方法に
関するものであるが、この発明で報告されている、エピ
タキシャル成長前に端部のポリシリコン膜を除去する方
法では、パーティクルの発生抑制は十分とは言えなかっ
た。
【０００８】本発明は、前記従来技術をさらに改善し
た、デバイス工程でのハンドリングによるパーティクル
発生が極めて少ない裏面多結晶膜付きエピタキシャルウ
ェーハ及びその製造方法を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】本発明の請求項１に記載
の発明は、エピタキシャル成長基材として、裏面が多結
晶シリコン膜でコートされ、基材エッジ部と裏面の交わ
る稜線からの距離が50μm以内の領域の多結晶シリコン
膜が完全に除去されたものを用いることを特徴とするエ
ピタキシャルウェーハの製造方法である。
【００１０】本発明の請求項２に記載の発明は、裏面が
多結晶シリコン膜でコートされ、基材エッジ部と裏面の
交わる稜線からの距離が50μm以内の領域に、多結晶シ
リコンが存在しないことを特徴とするエピタキシャルウ
ェーハである。
【００１１】本発明者らは、デバイス工程での熱処理ボ
ートや、洗浄装置でのエピウェーハの治具との接触状態
を検討した結果、接触は面取り部と裏面の交わる稜線部
を中心として起こること、また、この稜線近傍に多結晶
シリコン膜が存在したままでエピタキシャル成長を行う
と、稜線近傍にはエピタキシャル反応ガスが到達し、多
結晶膜上に多結晶シリコンが粒状に成長し、これが治具
と接触すると、容易に脱落しパーティクルを発生させる
ことを見いだした。
【００１２】これに対し、多結晶シリコン成膜後、端部
の鏡面研磨時、研磨時間通常より長くするとか研磨圧力
を高くすることによって、端部と裏面の交わる稜線の内
側まで多結晶膜を研磨除去すると、多結晶膜が完全に除
去され単結晶シリコンが露出している部分にはエピタキ
シャル膜が成長し粒状多結晶シリコンは発生せず、一
方、多結晶膜が少しの厚みでも残っている部分にはエピ
タキシャル成長によって粒状多結晶シリコンないしは、
再結晶化したシリコンが発生することがわかった。この
ような、粒状多結晶や再結晶化シリコンが、稜線近傍、
具体的には、稜線から50μm以内に少しでも存在する
と、熱処理や洗浄時、治具と稜線近傍が接触するさいに
パーティクルを発生する。デバイス工程でのパーティク
ル発生を抑制するためには、エピタキシャル成長後、少
なくなくとも稜線から50μm以内には、多結晶シリコン
がまったく存在しないことが必要である。
【００１３】パーティクル抑制の観点からは、このエピ
後多結晶シリコンが全く存在しない領域は大きいが好ま
しいが、300μm以上では除去の効果が飽和し、また製造
面で研磨に長時間あるいは高圧を要すること、さらにこ
の部分はゲッタリング能が低くデバイスとしては使えな
い領域となることから、50μmから300μmが適当であ
る。
【００１４】前述したように、エピタキシャル成長後ポ
リシリコン粒が全く発生しない領域は、エピ前にポリシ
リコン層を完全に除去し単結晶シリコン面を露出させた
領から得られる。このため、エピタキシャル成長後、稜
線から50μm以内にポリシリコン粒の生成のないウェー
ハを得るためには、エピタキシャル成長前に、基材ウェ
ーハの少なくとも稜線から50μmの領域の多結晶シリコ
ンを完全に除去する必要がある。
【００１５】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。
【００１６】８インチＰ型単結晶インゴットを、ワイヤ
ーソーでスライス、面取り、ラップし、酸エッチング
後、縦型ＣＶＤ炉で、モノシランガスを、温度６５０
℃、圧力0.2Torrで１時間熱分解させ、平均膜厚1.1μm
の多結晶シリコンを生成させた。その後、エッジ部とそ
の周辺を鏡面面取り機で研磨し、研磨時間を種々研磨
し、完全にポリシリコン膜が除去された領域の幅のこと
なるＡ〜Ｆの７種のウェーハを作成した。ここで、ポリ
シリコンが完全に除去されたかどうかは、ＳＥＭで判断
した。単結晶シリコンの露出した部分と、多結晶シリコ
ンが粒状に析出した領域、これがある程度の厚みまで研
磨された領域は、図１から６に示すように、ＳＥＭ像で
の粒状組織、再結晶化組織の有無、光沢の違いにより明
確に判別可能であり、ＳＥＭ観察により読みとった。
【００１７】 Ａ：ポリシリコン完全除去領域幅なし Ｂ：ポリシリコン完全除去領域幅30μm Ｃ：ポリシリコン完全除去領域幅50μm Ｄ：ポリシリコン完全除去領域幅100μm Ｅ：ポリシリコン完全除去領域幅200μm Ｅ：ポリシリコン完全除去領域幅300μm Ｆ：ポリシリコン完全除去領域幅500μm
【００１８】これらのウェーハを、８インチの枚葉式エ
ピタキシャル炉(アプライドマテリアル社センチュラ炉)
を用い、1100℃で厚み2μmのエピタキシャル膜を成長さ
せた。エピ成長後、ウェーハのハンドリングによるパー
ティクル発生評価例として、以下の評価を行った。
【００１９】ウェーハを１枚だけ洗浄容器にいれ、超純
水を満たした洗浄層に浸漬し、洗浄容器を１０分間揺動
させ、その後スピン乾燥した。この処理前後のウェーハ
のパーティクル数をパーティクルカウンターで測定し
た。結果を表１に示す。これより、エピタキシャル成長
前のポリシリコンが完全除去された領域の幅(エッジ部
と裏面の交わる稜線からの距離)は、エピタキシャル成
長後にポリシリコンが生成しない領域の幅(エッジ部と
裏面の交わる稜線からの距離)と一致していること、エ
ピタキシャル成長前のポリシリコン完全除去領域幅が50
μm以上で試験後パーティクル増加が減少し、稜線近傍
のポリシリコンを50μm以上の幅で完全に除去すること
が、エピタキシャル成長後のウェーハの洗浄工程での発
塵防止に有効なことを示す。
【００２０】
【表１】
【００２１】
【発明の効果】以上のように、本発明によれば、裏面多
結晶シリコン膜付きウェーハからの発塵を効果的に抑制
することが可能である。
【図面の簡単な説明】
【図１】研磨されていない多結晶シリコン膜のＳＥＭ写
真である。微細な多結晶シリコンからなる組織である。
【図２】鏡面面取り時、一部の厚みだけ研磨されたポリ
シリコン膜のＳＥＭ写真である。研磨され、粒状組織の
見えない多結晶シリコンと、あまり研磨されておらず、
元の粒状組織が残った部分が混在している。
【図３】単結晶シリコンの研磨面が露出した部分のＳＥ
Ｍ写真である。明るい均一な組織である。
【図４】多結晶シリコン膜付きウェーハに、エピタキシ
ャル成長を行ったあとの、裏面内周部のＳＥＭ写真であ
る。全面が粗粒の多結晶シリコンである。この部分は、
エピ成長時反応ガスがほとんど到達しない部分であり、
エピタキシャル処理の熱処理で多結晶シリコンが粗粒化
したものと考えられる。
【図５】上記の図２に相当する部分の、エピタキシャル
成長後のＳＥＭ写真である。粒状組織のない部分と、粗
粒の多結晶シリコンが混在している。粒状組織のない部
分は、反応による再結晶化が著しい部分と推定される。
【図６】上記図３に相当する部分の、エピタキシャル成
長後のＳＥＭ写真である。図３と大差ない組織で、図３
の単結晶面にエピタキシャル膜が成長した状態である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 エピタキシャル成長基材として、裏面が
    多結晶シリコン膜でコートされ、基材エッジ部と裏面の
    交わる稜線からの距離が50μm以内の領域の多結晶シリ
    コン膜が完全に除去されたものを用いることを特徴とす
    るエピタキシャルウェーハの製造方法。
  2. 【請求項２】 裏面が多結晶シリコン膜でコートされ、
    基材エッジ部と裏面の交わる稜線からの距離が50μm以
    内の領域に、多結晶シリコンが存在しないことを特徴と
    するエピタキシャルウェーハ。
JP2001207364A 2001-07-09 2001-07-09 エピタキシャル半導体ウェーハ及びその製造方法 Pending JP2003022989A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001207364A JP2003022989A (ja) 2001-07-09 2001-07-09 エピタキシャル半導体ウェーハ及びその製造方法
US10/189,530 US6965149B2 (en) 2001-07-09 2002-07-08 Epitaxial semiconductor wafer and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001207364A JP2003022989A (ja) 2001-07-09 2001-07-09 エピタキシャル半導体ウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003022989A true JP2003022989A (ja) 2003-01-24

Family

ID=19043363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001207364A Pending JP2003022989A (ja) 2001-07-09 2001-07-09 エピタキシャル半導体ウェーハ及びその製造方法

Country Status (2)

Country Link
US (1) US6965149B2 (ja)
JP (1) JP2003022989A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005506712A (ja) * 2001-10-23 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
US7453160B2 (en) * 2004-04-23 2008-11-18 Axcelis Technologies, Inc. Simplified wafer alignment
EP1667223B1 (en) 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
CN102556924B (zh) * 2004-12-14 2015-10-07 雀巢技术公司 用于控制饮料自动售货机例如咖啡机内的杯子填充的设备和方法
DE102005056364B3 (de) * 2005-11-25 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bipolarer Trägerwafer und mobile, bipolare, elektrostatische Waferanordnung
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR20120091371A (ko) * 2010-02-26 2012-08-17 가부시키가이샤 사무코 반도체 웨이퍼의 제조 방법
CN113725070B (zh) * 2021-11-01 2022-01-25 西安奕斯伟材料科技有限公司 一种用于背封硅片的方法和设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267848A (ja) * 1993-03-10 1994-09-22 Shin Etsu Handotai Co Ltd エピタキシャルウエーハ及びその製造方法

Also Published As

Publication number Publication date
US20030010280A1 (en) 2003-01-16
US6965149B2 (en) 2005-11-15

Similar Documents

Publication Publication Date Title
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
JP4589283B2 (ja) エピタキシャルシリコンウェハの製造方法
JP4877628B2 (ja) エピタキシャルシリコンウェハの製造方法
JP5216794B2 (ja) エピタキシャル被覆されたシリコンウェハの製造方法
JP2003022989A (ja) エピタキシャル半導体ウェーハ及びその製造方法
JPH0817163B2 (ja) エピタキシャルウェーハの製造方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
TWI254362B (en) Epitaxial growth method
JP5347791B2 (ja) 半導体エピタキシャルウエーハの製造方法
JP2002020200A (ja) エピタキシャルシリコンウェーハの製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP6770720B2 (ja) エピタキシャルウェーハの製造方法
JP2003168636A (ja) エピタキシャルウエーハ製造方法
JPH04188720A (ja) 気相成長用サセプタのエッチング方法
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4350438B2 (ja) 半導体熱処理用部材
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JPH0855805A (ja) 半導体シリコンウェハの処理方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法
JPH10209055A (ja) 薄膜エピタキシャルウェ−ハおよびその製造方法
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法
JPH03238825A (ja) 半導体基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226