JP2004356616A - 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法 - Google Patents

配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP2004356616A
JP2004356616A JP2004029921A JP2004029921A JP2004356616A JP 2004356616 A JP2004356616 A JP 2004356616A JP 2004029921 A JP2004029921 A JP 2004029921A JP 2004029921 A JP2004029921 A JP 2004029921A JP 2004356616 A JP2004356616 A JP 2004356616A
Authority
JP
Japan
Prior art keywords
molybdenum
wiring
etching solution
range
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004029921A
Other languages
English (en)
Inventor
Seitetsu Kyo
聖 哲 姜
Koshoku Boku
弘 植 朴
Pong-Ok Park
俸 沃 朴
Ae Na Park
愛 娜 朴
Hong Je Cho
弘 濟 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030034007A external-priority patent/KR100945583B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004356616A publication Critical patent/JP2004356616A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 製造工程を単純化し、且つ製造コストを最少化できる配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】 絶縁基板の上部にAl-Nd alloyの下部膜とMoW alloyの上部膜を順次に積層した後、５０-６０％範囲のリン酸、６-１０％範囲の硝酸、１５-２５％範囲の酢酸及び２-５％の安定剤とその他に超純水を含むエッチング液でパターニングしてゲート電極を含むゲート線を形成する。次に、ゲート絶縁膜及び半導体層を順次に形成した後、MoW alloyの導電膜を積層し、ゲート線用エッチング液と同一なエッチング液でパターニングしてソース電極を有するデータ線及びドレーン電極を形成する。次に、保護膜を積層しパターニングしてドレーン電極を露出する接触孔を形成した後、保護膜の上部にＩＺＯを積層し、ゲート線及びデータ線をエッチングした液でパターニングしてドレーン電極と連結される画素電極を形成する。
【選択図】 図５

Description

本発明は配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法に関する。
液晶表示装置は現在最も広く用いられている平板表示装置の１つであって、電極が形成されている２枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に利用されているものは、２つの基板に電極が各々形成されていて電極に印加される電圧の電路を開閉する薄膜トランジスタを有する液晶表示装置であり、薄膜トランジスタは２つの基板のうち１つに形成されるのが一般的である。
液晶表示装置において、信号遅延を防止するために映像信号を伝達するゲート配線またはデータ配線として、低抵抗のアルミニウム（ＡＬ）またはアルミニウム合金（ＡＬ ａｌｌｏｙ）などのような低抵抗物質を用いるのが一般的であり、データ配線はケイ素と接しているために耐火性に優れたクロムなどを追加して使用する。また、画素電極は透明な導電物質であるＩＴＯ（インジウム錫酸化物）などを利用して形成する。
ここで、薄膜トランジスタ表示板は、通常、導電物質を積層し、マスクを利用する写真エッチング工程でパターニングしてゲート配線、データ配線及び画素電極を完成する。韓国特許出願番号２０００-２８８６号には、ゲート電極をAlまたはAl-Nd alloy/Moの二重膜でパターニングするためのエッチング液についての記載があり、韓国出願番号２０００-１３８６７号には、Mo/AlまたはAl-Nd alloy/Moの三重膜をパターニングするためのエッチング液についての記載があり、韓国出願番号２００１-１８３５１号には、ＩＴＯをパターニングするためのエッチング液についての記載がなされている。
しかし、それぞれの配線用導電物質は膜質の特性が各々異なるため、互いに異なるエッチング液またはエッチング条件を適用してパターニングするが、何回ものエッチング条件を適用するので製造工程が複雑になり、製造コストが増加する問題がある。
本発明が目的とする技術的課題は、製造工程を単純化し、且つ製造コストを最少化できる配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法を提供することにある。
本発明の実施例による薄膜トランジスタ表示板の製造方法では、ゲート線、データ線及び画素電極を５０-６０％範囲のリン酸、６-１０％範囲の硝酸、１５-２５％範囲の酢酸及び２-５％の安定剤とその他に超純水を含むエッチング液でパターニングする。
さらに詳しくは、基板上にゲート電極を含むゲート線を形成し、ゲート線を覆うゲート絶縁膜を積層する。次に、ゲート絶縁膜上部に半導体層を形成し、ソース電極を有するデータ線及びドレーン電極を形成する。次に、ドレーン電極と連結される画素電極を形成する。この時、ゲート線、データ線及び画素電極は同一のエッチング液を利用してパターニングする。なお、ゲート線はアルミニウムまたはアルミニウム合金からなる下部膜とモリブデンまたはモリブデン合金の上部膜とで形成し、データ線及びドレーン電極はモリブデンまたはモリブデン合金の導電膜を含んで形成し、画素電極はＩＺＯ（インジウム亜鉛酸化物）で形成するのが好ましい。
下部膜及び上部膜を各々３００-６００Å及び１５００-３０００Åの厚さで各々形成し、データ線を１５００-３０００Åの厚さで形成し、画素電極を８００-１０００Åの厚さで形成するのが好ましい。この時、エッチング液は５０-６０％範囲のリン酸、６-１０％範囲の硝酸、１５-２５％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、安定剤はオキシハイドライド無機酸であって、化学式はＭ（ＯＨ）XＬYで表し、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。
本発明では、ゲート線、データ線及び画素電極を同一のエッチング液を利用したエッチング条件でパターニングすることによって製造工程を単純化することができると同時に製造設備を最少化することができるので、製造コストを節減することができる。
添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
本発明の実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法では、ゲート線、データ線及び画素電極を１つのエッチング条件である湿式エッチングでパターニングする。この時、エッチング液は５０-６０％範囲のリン酸、６-１０％範囲の硝酸、１５-２５％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、安定剤はオキシハイドライド無機酸であって化学式はＭ（ＯＨ）XＬYで表され、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。また、ゲート線及びデータ線はモリブデンまたはモリブデン合金の単一膜またはこれを含み、アルミニウムまたはアルミニウム合金の導電膜を追加できる。この時、モリブデンまたはモリブデン合金の単一膜で形成する場合には、単一膜は１５００-３０００Å程度で形成するのが好ましく、アルミニウムまたはアルミニウム合金の導電膜を含む場合のモリブデンまたはモリブデン合金の導電膜は３００-６００Å程度であるのが好ましい。また、画素電極はＩＺＯ（インジウム亜鉛酸化物）で形成し、８００-１０００Å程度の厚さであることが好ましい。このようにすれば、同一なエッチング条件で良好なテーパ角のプロファイルを有する配線を形成できる。これについて実験例を通じて具体的に説明する。
図１〜図３は本発明の実験例に基づいて同一のエッチング液を利用して様々な配線をパターニングした後、配線の構造を撮影したものである。図１はAL-Nd alloyの下部膜とMoW alloyの上部膜を各々２５００Å及び５００Å程度の厚さで連続積層した後パターニングした写真であり、図２はMoW alloyの導電膜を２０００Å程度の厚さで積層した後パターニングした写真であり、図３はＩＺＯを９００Å程度の厚さで積層した後パターニングした写真である。
ここで、エッチング液は５５％程度のリン酸、８％程度の硝酸、１９％程度の酢酸及び３％の安定剤を含むものを使用しており、図１の場合には、エッチング液に浸漬する方法として湿式エッチングを実施し、図２及び図３の場合には、エッチング液を噴射する方法で湿式エッチングを実施する。
図１〜図３のように、１つのエッチング液を利用してAl-Nd alloyの下部膜とMoW alloyの上部膜を一緒にパターニングし、MoW alloyの導電膜をパターニングし、ＩＺＯ膜をパターニングする場合に、全て２５-５０°のテーパ角を有する配線を形成できる。
このようなエッチング液を利用した配線の製造方法は、薄膜トランジスタ表示板の製造方法でも同様に適用でき、これについて図面を参照して具体的に説明する。
まず、図４及び図５を参照して本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。図４は本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図５は図４に示した薄膜トランジスタ表示板のV-V'線に沿った断面図である。
絶縁基板１１０上に低抵抗のアルミニウムまたはアルミニウム合金からなる下部膜２０１とモリブデンまたはモリブデン合金からなる上部膜２０２を含むゲート線１２１がテーパ構造で形成されている。各ゲート線１２１の一部は複数の枝が延設されて薄膜トランジスタのゲート電極１２３をなす。この時、ゲート線１２１の側面は傾斜しており、傾斜角は水平面から２０-８０°の範囲である。ゲート線１２１の一部は、以後形成される画素電極１９０と連結されている維持蓄電器用導電体１７７と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成する。
本発明の他の実施例によれば、液晶蓄電器の電荷保存能力を向上させる維持蓄電器の一電極をなす複数の維持電極（図示せず）が基板１１０上に形成されている。維持電極には、共通電極電圧（略して共通電圧という。）などの予め定められた電圧が印加される。共通電圧は、他の表示板（図示せず）の共通電極（図示せず）にも印加される。
ゲート線１２１及び維持電極上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上部には水素化非晶質シリコンなどからなる複数の線状半導体１５０が形成されている。各線状半導体１５０の複数の枝が該当するゲート電極１２３上に延設されて薄膜トランジスタのチャンネルをなす。半導体１５０の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどで作られた複数対の線状及び島状抵抗性接触部材１６３、１６５が形成されている。各島状抵抗性接触部材１６５は、ゲート電極１２３を中心に線状抵抗性接触部材１６３の反対側に位置してこれと分離されている。半導体１５０と抵抗性接触部材１６３、１６５の側面はテーパ構造となっており、傾斜角は３０-８０°の範囲である。
抵抗性接触部材１６３、１６５及びゲート絶縁膜１４０の上には、複数のデータ線１７１と薄膜トランジスタの複数ドレーン電極１７５及び複数の維持蓄電器用導電体１７７とが形成されている。データ線１７１とドレーン電極１７５はモリブデンまたはモリブデン合金の導電膜を含み、ゲート線１２１のようにアルミニウムまたはアルミニウム合金の導電膜を含むことができる。データ線１７１は主に縦方向にのびてゲート線１２１と交差し、各データ線１７１からのびた複数の枝はソース電極１７３をなす。一対のソース電極１７３とドレーン電極１７５は、各々該当抵抗性接触部材１６３、１６５の上部に少なくとも一部分位置し、互いに分離されていてゲート電極１２３に対し互いに反対側に位置する。維持蓄電器用導電体１７７はゲート線１２１の突出部と重なっている。
データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７の側面は３０-８０°の範囲の傾斜角を有するテーパ構造とすることができる。この時、データ線１７１及びドレーン電極１７５はアルミニウムまたはアルミニウム合金の導電膜を含む３層膜から構成することもできる。
半導体１５０とデータ線１７１及びドレーン電極１７５との間に位置する抵抗性接触部材１６３、１６５は、これらの間の接触抵抗を低下させる。
データ線１７１、ドレーン電極１７３及び維持蓄電器用導電体１７７と、これらによって覆われない半導体１５０及びゲート絶縁膜１４０上部には、平坦化特性が優れていて誘電率の低いアクリル系の有機絶縁物質またはＳｉＯＣまたはＳｉＯＦなどのように化学気相蒸着で形成され、４．０以下の低誘電率の低誘電率絶縁物質からなる保護膜１８０が形成されている。このような保護膜１８０は、ドレーン電極１７５及び維持蓄電器用導電体１７７を露出する接触孔１８５、１８７を有している。保護膜１８０はまた、データ線１７１の端部１７９を露出する複数の接触孔１８９を有しており、ゲート絶縁膜１４０と共にゲート線１２１の端部１２５を露出する複数の接触孔１８２を有している。接触孔１８２、１８９はゲート線１２１及びデータ線１７１とその駆動回路（図示せず）との電気的連結のためのものである。この時、保護膜１８０の接触孔１８７、１８２、１８５、１８９の側壁は傾斜しているのが好ましい。
ここで、保護膜１８０は窒化ケイ素からなる絶縁膜をさらに含む構成とすることができ、このような場合に、絶縁膜は有機絶縁膜の下部に位置して半導体層１５０を直接覆うのが好ましい。また、ゲートパッド１２５及びデータパッド１７９が位置するパッド部から有機絶縁物質を完全に除去するのが好ましいが、このような構造は、ゲートパッド１２５及びデータパッド１７９の上部に走査信号及び映像信号を各々伝達するため、薄膜トランジスタ表示板の上部にゲート駆動集積回路及びデータ駆動集積回路を直接実装するＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式の液晶表示装置に適用すると特に有効である。
保護膜１８０上にはＩＺＯなどの透明な導電物質からなる画素電極１９０が形成されている。画素電極１９０は接触孔１８５を通じてドレーン電極１７５と物理的・電気的に連結され、接触孔１８７を通じて維持蓄電器用導電体１７７とも連結されている。ゲート線１２１の突出部と維持蓄電器用導電体１７７は維持蓄電器を構成する。
画素電極１９０は薄膜トランジスタからデータ電圧を受けて他の表示板の共通電極と一緒に電場を生成し、印加電圧を変化させると２つの電界生成電極間の液晶層の分子配列が変化する。電気回路の観点からは、画素電極１９０と共通電極は電荷を保存する液晶誘電体蓄電器を構成する。
画素電極１９０はゲート線１２１及びデータ線１７１と重なって開口率を上昇させ、液晶蓄電器と並列に連結された複数の維持蓄電器をなして電荷保存能力を強化する。
一方、保護膜１８０の上には複数の接触部材９２、９７が形成されている。接触補助部材９２、９７は、各々接触孔１８２、１８９を通じてゲート線１２１及びデータ線１７１の露出された端部１２５、１７９と連結されている。接触補助部材９２、９７は、ゲート線１２１及びデータ線１７１の露出された端部１２５、１７９を保護し、薄膜トランジスタ表示板と駆動回路との接着性を補完するためのものであって、必須的なものではない。接触補助部材９２、９７は画素電極１９０と同一層で形成される。
本発明の他の実施例によれば、ゲート線１２１及び/またはデータ線１７１の端部１２５、１７９に隣接するように、ゲート線１２１またはデータ線１７１と同一の層に孤立した金属片（ｍｅｔａｌ ｉｓｌａｎｄ）を形成し、その上のゲート絶縁膜１４０及び/または下部絶縁膜１８０に接触孔をあけた後、接触補助部材９２、９７と連結する。
以下、図６ａ〜図９ｂ及び図４及び図５を参照して本発明の実施例による薄膜トランジスタ表示板の製造方法について具体的に説明する。
図６ａ、７ａ、８ａ及び９ａは本発明の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図であり、図６ｂは図６ａのVIb-VIb'線に沿った断面図であり、図７ｂは図７ａのVIIb-VIIb'線に沿った断面図で、図６ｂの次の段階を示すものであり、図８ｂは図８ａのVIIIb-VIIIb'線に沿った断面図で、図７ｂの次の段階を示すものであり、図９ｂは図９ａのIXb-IXb'線に沿った断面図で、図８ｂの次の段階を示すものである。
まず、図６ａ及び図６ｂに示すように、ガラス基板１１０上部に低抵抗の導電物質であるアルミニウムネオジム合金の下部膜２０１とモリブデンタングステンの上部膜２０２を２５００Å及び５００Å程度の厚さで順番に積層し、エッチング液（ＨＮＯ3:Ｈ3ＰＯ4:ＣＨ3ＣＯＯＨ:安定剤と超純水を含むエッチング液）を利用した写真エッチング工程で上部膜２０２と下部膜２０１を共に湿式エッチングでパターニングし、ゲート線１２１をテーパ構造で形成する。
この時、使用するエッチング液は５０-６０％範囲のリン酸、６-１０％範囲の硝酸、１５-２５％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、安定剤はオキシハイドライド無機酸であって化学式はＭ（ＯＨ）XＬYで表され、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。
次に、図７ａ及び図７ｂに示すように、ゲート絶縁膜１４０、非晶質シリコン層、ドーピングされた非晶質シリコン層の３層膜を連続して積層し、前記二つの層を写真エッチングしてゲート絶縁膜１４０上部に複数の線状半導体１５０と複数の線状ドーピングされた非晶質シリコン１６０をテーパ構造で形成する。
次に、図８ａ〜図８ｂに示すように、モリブデンタングステン合金の導電膜を２０００Å程度の厚さで積層し、ゲート線１２１をパターニングしたエッチング液を利用した写真エッチング工程でパターニングし、複数のソース電極１７３を含む複数のデータ線１７１、複数のドレーン電極１７５及び複数の維持蓄電器用導電体１７７をテーパ構造で形成する。次いで、データ線１７１及びドレーン電極１７５で覆われないドーピングされた非晶質シリコン１６０部分を除去し、ドーピングされた非晶質シリコン１６０各々を線状及び島状抵抗性接触部材１６３、１６５に分離する一方、両者間の半導体１５０部分を露出させる。その後、露出された半導体１５０の表面を安定化させるために酸素プラズマ処理を実施するのが好ましい。
次に、図９ａ及び９ｂのように、窒化ケイ素を積層したり、または平坦化特性が優れた感光性を有する有機物質を基板１１０上部にコーティングしたり、ＰＥＣＶＤ（プラズマ化学気相蒸着）方法でａ-Ｓｉ:Ｃ:Ｏ膜またはａ-Ｓｉ:Ｏ:Ｆ膜などの低誘電率ＣＶＤ膜を蒸着して保護膜１８０を形成する。次に、マスクを利用した写真エッチング工程でゲート絶縁膜１４０と一緒にパターニングし、ゲート線の端部１２５、ドレーン電極１７５、データ線の端部１７９及び維持蓄電器用導電体１７７を露出する接触孔１８２、１８５、１８９、１８７を形成する。この時、接触孔１８２、１８５、１８９、１８７を通じて露出された部分から、以後形成されるＩＺＯの画素電極１９０との接触特性を考慮してアルミニウムを含む導電物質を除去するのが好ましい。
次に、図４及び図５のように、ＩＺＯの透明導電物質を９００Å程度の厚さで蒸着し、ゲート線１２１及びデータ線１２１をパターニングしたエッチング液を利用した写真エッチング工程でパターニングし、接触孔１８７、１８５を通じてドレーン電極１７５及び維持蓄電器用導電体パターン１７７と連結される画素電極１９０と、接触孔１８２、１８９を通じてゲート線の端部１２５及びデータ線の端部１７９と各々連結される補助ゲート接触部材９２及び補助データ接触部材９７を各々形成する。
このような本発明の実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法では、ゲート線、データ線及び画素電極を同一なエッチング液を利用してパターニングすることで製造工程を単純化することができ、製造設備を減らすことができ、製造コストを最少化することができる。
前記で、半導体層とデータ線を互いに異なるマスクを利用した写真エッチング工程で形成する製造方法に本発明の実施例を適用して説明したが、本発明による製造方法は、製造コストを最少化するために半導体層とデータ線を１つの感光膜パターンを利用した写真エッチング工程で形成する液晶表示装置用薄膜トランジスタ表示板の製造方法でも同様に適用できる。これについて図面を参照して詳細に説明する。
まず、図１０〜図１２を参照して本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の単位画素構造について詳細に説明する。図１０は本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１１及び図１２は各々図１０に示した薄膜トランジスタ表示板のXI-XI'線及びXII-XII'線に沿った断面図である。
本発明の第２実施例による薄膜トランジスタ表示板１００は、下部絶縁基板１１０上に形成されている複数の維持電極線１３１を含み、複数のゲート線１２１には拡張部が存在しないことがその特徴の１つである。維持電極線１３１はゲート線１２１と同一層で作られ、ゲート線１２１とほぼ平行であり、ゲート線１２１から電気的に分離されている。維持電極線１３１はその一部である維持電極１３３と共に共通電圧などの電圧を印加され、複数の画素電極１９０と連結された複数のドレーン電極１７５とゲート絶縁膜１４０を中心に互いに対向して複数の維持蓄電器を構成する。画素電極１９０とゲート線１２１の重畳で生じる保持容量が十分である場合には維持電極線１３１は省略でき、画素領域の開口率を考慮して画素領域の縁に配置することもできる。そして、複数の線状半導体１５２及び複数の抵抗性接触部材１６３、１６５が設けられている。
線状半導体１５２は、薄膜トランジスタのチャンネル領域（Ｃ）を除けば複数のデータ線１７１及び複数のドレーン電極１７５とほぼ同一な平面模様である。つまり、チャンネル領域（Ｃ）でデータ線１７１とドレーン電極１７５は互いに分離されているが、線状半導体１５２はここで切れずに連結されて薄膜トランジスタのチャンネルをなす。抵抗性接触部材１６３、１６５は各々データ線１７１及びドレーン電極１７５と同一な模様である。ゲート線１２１、維持電極線１３１、半導体層１５２及び抵抗性接触部材１６３、１６５はテーパ構造を有する。
以下、図１０〜図１２の構造を有する液晶表示装置用薄膜トランジスタ表示板を製造する方法について図１０〜図１２と図１３ａ〜図１９ｃを参照して詳細に説明する。
まず、図１３ａ〜１３ｃに示すように、モリブデンまたはモリブデン合金からなる下部膜とアルミニウムまたはアルミニウム合金の上部膜を順次に積層し、マスクを利用した写真エッチング工程でパターニングしてゲート線１２１と維持電極線１３１及び維持電極１３３を含む維持配線をテーパ構造で形成する。この時、写真エッチング工程では湿式エッチングでパターニングし、湿式エッチングの時に使用するエッチング液は５０-６０％範囲のリン酸、６-１０％範囲の硝酸、１５-２５％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、安定剤はオキシハイドライド無機酸であって化学式はＭ（ＯＨ）xＬYで表され、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。
次に、図１４ａ及び１４ｂに示すように、窒化ケイ素からなるゲート絶縁膜１４０、ドーピングされない非晶質シリコンの半導体層１５０、ドーピングされた非晶質シリコンの中間層１６０を化学気相蒸着法を利用して各々１５００Å〜５０００Å、５００Å〜２０００Å、１４００Å〜６００Åの厚さで連続蒸着する。次に、モリブデンまたはモリブデン合金からなる導電体層１７０をスパッタリングなどの方法で１５００Å〜３０００Åの厚さで蒸着した後、その上に感光膜２１０を１μｍ〜２μｍの厚さで塗布する。
その後、光マスクを通じて感光膜２１０に光を照射した後現像し、図１５ｂ及び１５ｃに示すように、互いに異なる厚さの第１部分２１２と第２部分２１４とを含む感光膜パターン２１２、２１４を形成する。この時、薄膜トランジスタのチャンネル領域（Ｃ）に位置した第２部分２１４はデータ領域（Ａ）に位置した第１部分２１２より厚さが薄くなるようにし、その他の領域（Ｂ）の感光膜２１０部分は全て除去するか、或は極めて薄い厚さを有するようにする。この時、チャンネル領域（Ｃ）に残っている第２部分２１４の厚さとデータ領域（Ａ）に残っている第１部分２１２の厚さの比は後述するエッチング段階でのエッチング条件によって異ならせるが、第２部分２１４の厚さを第１部分２１２の厚さの１/２以下とするのが好ましく、例えば、４０００Å以下であるのが良い。
このように、位置によって感光膜パターンの厚さを異ならせる方法は様々な方法があるが、例えば、光マスクに透明領域及び遮光領域の他に半透明領域を設ける方法がある。半透明領域にはスリットパターン、格子パターンまたは透過率が中間であるか、厚さが中間である薄膜が具備される。スリットパターンを使用する時には、スリットの幅やスリット間の間隔が写真工程に使用する露光器の分解能より小さいものが好ましい。他の例として、リフローが可能な感光膜を用いる方法がある。つまり、透明領域と遮光領域のみを備えた通常のマスクでリフロー可能な感光膜パターンを形成した後、リフローさせて感光膜が残留しない領域に流すことによって薄い部分を形成する。
まず、図１６ａ及び１６ｂに示すように、その他の領域（Ｂ）の露出されている導電体層１７０部分を除去し、その下部のドーピングされた非晶質シリコン層１６０を露出させる。図面符号１７８は導電体層１７０のうち残っている部分を示す。
次に、図１７ａ及び１７ｂに示すように、その他の領域（Ｂ）の露出されたドーピングされた非晶質シリコン層１７０部分及びその下部の半導体層１６０部分を乾式エッチングで除去して下の導電体１７８を露出させる。感光膜パターンの第２部分２１４は露出されたドーピングされた非晶質シリコン層１７０部分及び半導体層１６０部分と同時に、または別で除去する。チャンネル領域（Ｃ）に残っている第２部分２１４の滓はアッシングで除去する。図面符号１５２は半導体層１５０の残っている部分を示しており、図面符号１６８はドーピングされた非晶質シリコン層１６０の残っている部分を示す。
次に、図１８ａ及び１８ｂに示すように、チャンネル領域（Ｃ）の露出された導電体１７８部分及びその下部のドーピングされた非晶質シリコン１６８部分を除去する。この時、図１７ｂに示すように、チャンネル領域（Ｃ）の半導体層１５２上部の一部が除去され厚さが薄くなることもあり、感光膜パターンの第１部分２１２もこの時ある程度の厚さがエッチングされる。
このようにすれば、チャンネル領域（Ｃ）の導電体１７８各々がデータ線１７１と複数のドレーン電極１７５に分離されながら完成し、チャンネル領域（Ｃ）のドーピングされた非晶質シリコン１６８各々が１つの線状抵抗性接触部材１６３と複数の島状抵抗性接触部材１６５に分かれて完成する。
データ領域（Ａ）に残っている感光膜パターンの第１部分２１２は、チャンネル領域（Ｃ）の露出された導電体１７８部分を除去した後、またはその下のドーピングされた非晶質シリコン１６８を除去した後に除去する。
このようにしてデータ線１７１及びドレーン電極１７５を形成した後、図１９ａ〜１９ｃに示すように、第１実施例のような絶縁物質を積層して保護膜１８０を形成し、マスクを利用して保護膜１８０をゲート絶縁膜１４０と共にエッチングし、ドレーン電極１７５、ゲート線の端部１２５及びデータ線の端部１７９を各々露出する接触孔１８５、１８２、１８９を形成する。
次に、図１０〜図１２に示すように、５００Å乃至１０００Å厚さのＩＺＯを蒸着し、マスクを使用して湿式エッチングし、ドレーン電極１７５と連結された画素電極１９０、ゲート線の端部１２５と連結されたゲート補助接触部材９２及びデータ線の端部１７９と連結されたデータ補助接触部材９７を形成する。この時にも前述したように、ゲート線及びデータ線と同一のエッチング液を利用するエッチング条件でパターニングを行う。
このような本発明の第２実施例では、第１実施例による効果だけでなくデータ線１７１及びドレーン電極１７５とその下部の接触部材１６３、１６５及び半導体１５２を１つのマスクを利用して形成し、この過程でソース電極１７３とドレーン電極１７５とが分離され、製造工程を単純化することができる。
一方、本発明の第１及び第２実施例では、アルミニウムまたはモリブデンを含む単一膜または二重膜の信号線と画素電極を１つのエッチング液でパターニングする製造方法について説明したが、エッチング液の成分比を調節して３層膜の信号線と画素電極を同一のエッチング液でパターニングすることもでき、これについて図面を参照して具体的に説明する。
図２０は本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示す配置図であり、図２１は図２０のXXI-XXI'線に沿った断面図である。
図２０及び図２１のように、本発明の第３実施例による薄膜トランジスタ表示板の構造は図４及び図５と類似している。しかし、データ線１７１及びドレーン電極１７５はテーパ構造であり、モリブデンまたはモリブデン合金からなる第１導電膜７０１、アルミニウムまたはアルミニウム合金からなる第２導電膜７０２、モリブデンまたはモリブデン合金からなる第３導電膜７０３を含んでいる。
このような本発明の第３実施例による薄膜トランジスタ表示板の製造方法について図面を参照して具体的に説明する。
図２２ａ、２３、２４ａ及び２５ａは本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図であり、図２２ｂは図２２ａのXXIIb-XXIIb'線に沿った断面図であり、図２３ｂは図２３ａのXXIIIb-XXIIIb'線に沿った断面図で、図２２ｂの次の段階を示しており、図２４ｂは図２４ａのXXIVb-XXIVb'線に沿った断面図で、図２３ｂの次の段階を示すしており、図２５ｂは図２５ａのXXVb-XXVb'線に沿った断面図で、図２４ｂの次の段階を示している。
まず、図２２ａ及び図２２ｂに示すように、ガラス基板１１０上部に低抵抗の導電物質であるアルミニウムネオジム合金の下部膜２０１とモリブデンからなる上部膜２０２を５００Å乃至２５００Å程度の厚さで順次に積層し、エッチング液（ＨＮＯ3:Ｈ3ＰＯ4:ＣＨ3ＣＯＯＨ:安定剤と超純水を含むエッチング液）を利用した写真エッチング工程で上部膜２０２と下部膜２０１を共に湿式エッチングでパターニングし、ゲート線１２１をテーパ構造で形成する。
この時、使用するエッチング液は６５-７５％範囲のリン酸、０．５-４％範囲の硝酸、９-１３％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、安定剤はオキシハイドライド無機酸であって化学式はＭ（ＯＨ）XＬYで表され、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。
この時、ゲート線１２１は第１実施例と異なる純粋モリブデンの下部膜２０１を含んでいてエッチング液の成分は同様であるが、各成分の混合比率は第１実施例と異なる。
次に、図２３ａ及び図２３ｂに示すように、第１実施例と同様に、ゲート絶縁膜１４０、非晶質シリコン層、ドーピングされた非晶質シリコン層の３層膜を連続して積層し、前記２つの層を写真エッチングしてゲート絶縁膜１４０上部に複数の線状半導体１５０と複数の線状ドーピングされた非晶質シリコン１６０をテーパ構造で形成する。
次に、図２４ａ〜図２４ｂに示すように、純粋モリブデンからなる第１導電膜７０１、アルミニウムネオジム合金（Al-Nd alloy）からなる第２導電膜７０２及び純粋モリブデンからなる第３導電膜７０３を順次に積層し、６５-７５％範囲のリン酸、０．５-４％範囲の硝酸、９-１３％範囲の酢酸及び２-５％の安定剤とその他に超純水を含むエッチング液を利用した写真エッチング工程でパターニングし、複数のソース電極１７３を含む複数のデータ線１７１、複数のドレーン電極１７５及び複数の維持蓄電器用導電体１７７をテーパ構造で形成する。
次いで、データ線１７１及びドレーン電極１７５によって覆われないドーピングされた非晶質シリコン１６０部分を除去し、ドーピングされた非晶質シリコン１６０各々を線状及び島状抵抗性接触部材１６３、１６５に分離する一方、両者間の半導体１５０部分を露出させる。その後、露出された半導体１５０の表面を安定化させるために酸素プラズマ処理を実施するのが好ましい。
次に、図２４ａ及び２４ｂのように、第１及び第２実施例のように保護膜１８０を形成した後、マスクを利用した写真エッチング工程でゲート絶縁膜１４０と一緒にパターニングし、ゲート線の端部１２５、ドレーン電極１７５、データ線の端部１７９及び維持蓄電器用導電体１７７を露出する接触孔１８２、１８５、１８９、１８７を形成する。この時、接触孔１８２、１８５、１８９、１８７を通じて露出された部分では、以後形成されるＩＺＯの画素電極１９０との接触特性を考慮してアルミニウムを含む導電物質を除去するのが好ましい。
次に、図２０及び図２１のように、ＩＺＯの透明導電物質を９００Å程度の厚さで蒸着し、６５-７５％範囲のリン酸、０．５-４％範囲の硝酸、９-１３％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、第３実施例で、ゲート線１２１及びデータ線１２１をパターニングしたエッチング液を利用した写真エッチング工程でパターニングし、画素電極１９０、補助ゲート接触部材９２及び補助データ接触部材９７を各々形成する。
このような本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法では、エッチング液の成分比を変化させ、多層膜の信号線とＩＺＯの画素電極を同一のエッチング液を利用してパターニングすることで製造工程を単純化することができ、製造設備を減らすことができるので製造コストを最少化することができる。
本発明による製造方法は、薄膜トランジスタアレイ上に色フィルターを形成するＣＯＡ（color filter on array）構造の薄膜トランジスタ表示板の製造方法でも同様に適用できる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである
本発明の実験例による同一のエッチング液を利用して様々な配線をパターニングした後の配線構造を撮影したものである。 本発明の実験例による同一のエッチング液を利用して様々な配線をパターニングした後の配線構造を撮影したものである。 本発明の実験例による同一のエッチング液を利用して様々な配線をパターニングした後の配線構造を撮影したものである。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示した配置図である。 図４のV-V'線に沿った断面図である。 本発明の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図である。 図６ａのVIb-VIb'線に沿った断面図である。 本発明の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図である。 図７ａのVIIb-VIIb'線に沿った断面図で、図６ｂの次の段階を示す。 本発明の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図である。 図８ａのVIIIb-VIIIb'線に沿った断面図で、図７ｂの次の段階を示す。 本発明の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図である。 図９ａのIXb-IXb'線に沿った断面図で、図８ｂの次の段階を示す。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１０に示した薄膜トランジスタ表示板のXI-XI'線に沿った断面図である。 図１０に示した薄膜トランジスタ表示板のXII-XII'線に沿った断面図である。 本発明の第２実施例によって製造する最初の段階での薄膜トランジスタ表示板の配置図である。 図１３ａのXIIIb-XIIIb'線に沿った断面図である。 図１３ａのXIIIc-XIIIc'線に沿った断面図である。 図１３ａのXIIIb-XIIIb'線に沿った断面図で、図１３ｂの次の段階を示す。 図１３ａのXIIIc-XIIIc'線に沿った断面図で、図１３ｃ次の段階を示す。 図１４ａ及び図１４ｂ次の段階での薄膜トランジスタ表示板の配置図である。 図１５ａのXVb-XVb'線に沿った断面図である。 図１５ａのXVc-XVc'線に沿った断面図である。 図１５ａのXVb-XVb'線に沿った断面図で、図１５ｂの次の段階を工程順によって示すものである。 図１５ａのXVc-XVc'線に沿った断面図で、図１５ｃの次の段階を工程順によって示すものである。 図１５ａのXVb-XVb'線に沿った断面図で、図１５ｂの次の段階を工程順によって示すものである。 図１５ａのXVc-XVc'線に沿った断面図で、図１５ｃの次の段階を工程順によって示すものである。 図１５ａのXVb-XVb'線に沿った断面図で、図１５ｂの次の段階を工程順によって示すものである。 図１５ａのXVc-XVc'線に沿った断面図で、図１５ｃの次の段階を工程順によって示すものである。 図１８ａ及び図１８ｂの次の段階での薄膜トランジスタ表示板の配置図である。 図１９ａのXIXb-XIXb'線に沿った断面図である。 図１９ａのXIXc-XIXc'線に沿った断面図である。 本発明の第３実験例による液晶表示装置用薄膜トランジスタ表示板の構造を示す配置図である。 図２０のXXI-XXI'線に沿った断面図である。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図である。 図２２ａのXXIIb-XXIIb'線に沿った断面図である。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図である。 図２３ａのXXIIIb-XXIIIb'線に沿った断面図で、図２２ｂの次の段階を示す。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図である。 図２４ａのXXIVb-XXIVb'線に沿った断面図で、図２３ｂの次の段階を示す。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程での薄膜トランジスタ表示板の配置図である。 図２５ａのXXVb-XXVb'線に沿った断面図で、図２４ｂの次の段階を示す。
符号の説明
１００ 薄膜トランジスタ表示板
１１０ 絶縁基板
１２１ ゲート線
１２３ ゲート電極
１４０ ゲート絶縁膜
１７１ データ線
１７５ ドレーン電極
１７３ ソース電極
１９０ 画素電極
２０１ 下部膜
２０２ 上部膜
７０１ 第１導電膜
７０２ 第２導電膜
７０３ 第３導電膜

Claims (18)

  1. 基板上にゲート電極を有するゲート線を形成する段階と、前記基板上にゲート絶縁膜を積層する段階と、前記ゲート絶縁膜上部に半導体層を形成する段階と、ソース電極を有するデータ線及びドレーン電極を形成する段階と、前記ドレーン電極と連結される画素電極を形成する段階とを含み、前記ゲート線、前記データ線、前記ドレーン電極及び前記画素電極に用いられるエッチング液が同一である薄膜トランジスタ表示板の製造方法。
  2. 前記エッチング液は５０-６０％範囲のリン酸、６-１０％範囲の硝酸、１５-２５％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、前記安定剤は化学式Ｍ（ＯＨ）XＬYで表されるオキシハイドライド無機酸であり、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である請求項１に記載の薄膜トランジスタ表示板の製造方法。
  3. 前記ゲート線はアルミニウムまたはアルミニウム合金からなる下部膜とモリブデンまたはモリブデン合金の上部膜とで形成される請求項２に記載の薄膜トランジスタ表示板の製造方法。
  4. 前記データ線はモリブデンまたはモリブデン合金の導電膜で形成される請求項３に記載の薄膜トランジスタ表示板の製造方法。
  5. 前記画素電極はＩＺＯで形成される請求項４に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記下部膜及び前記上部膜を各々１５００-３０００Å及び３００-６００Å範囲の厚さで形成し、前記データ線を１５００-３０００Å範囲の厚さで形成し、前記画素電極を８００-１０００Å範囲の厚さで形成する請求項５に記載の薄膜トランジスタ表示板の製造方法。
  7. 前記エッチング液は６５-７５％範囲のリン酸、０．５-４％範囲の硝酸、９-１３％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、前記安定剤は化学式Ｍ（ＯＨ）XＬYで表されるオキシハイドライドであり、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である請求項１に記載の薄膜トランジスタ表示板の製造方法。
  8. 前記ゲート線はアルミニウムまたはアルミニウム合金からなる下部膜とモリブデンの上部膜とで形成される請求項７に記載の薄膜トランジスタ表示板の製造方法。
  9. 前記データ線はモリブデンの第１導電膜、アルミニウムまたはアルミニウム合金の第２導電膜またはモリブデンの第３導電膜で形成される請求項８に記載の薄膜トランジスタ表示板の製造方法。
  10. 前記画素電極はＩＺＯで形成される請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. ５０-６０％範囲のリン酸、６-１０％範囲の硝酸、１５-２５％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、前記安定剤は化学式Ｍ（ＯＨ）XＬYで表されるオキシハイドライドであり、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である配線用エッチング液。
  12. 前記配線用エッチング液はアルミニウムまたはアルミニウム合金からなる第１導電膜またはモリブデンまたはモリブデン合金からなる第２導電膜または前記第１及び第２導電膜を含む多重膜をパターニングするために用いられる請求項１１に記載の配線用エッチング液。
  13. 前記配線用エッチング液はＩＺＯからなる透明導電膜をパターニングするために用いられる請求項１１に記載の配線用エッチング液。
  14. ６５-７５％範囲のリン酸、０．５-４％範囲の硝酸、９-１３％範囲の酢酸及び２-５％の安定剤とその他に超純水を含み、前記安定剤は化学式Ｍ（ＯＨ）XＬYで表されるオキシハイドライドであり、ＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ2Ｏ、ＮＨ3、ＣＮ、ＮＨ2Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である配線用エッチング液。
  15. 前記配線用エッチング液はアルミニウムまたはアルミニウム合金からなる第１導電膜またはモリブデンまたはモリブデン合金からなる第２導電膜または前記第１及び第２導電膜を含む多重膜をパターニングするために用いられる請求項１４に記載の配線用エッチング液。
  16. 前記配線用エッチング液はＩＺＯからなる透明導電膜をパターニングするために用いられる請求項１４に記載の配線用エッチング液。
  17. 前記配線用エッチング液はアルミニウムまたはアルミニウム合金からなる第１導電膜及びモリブデンからなる第２導電膜からなる多層膜とＩＺＯからなる第３導電膜を一緒にパターニングするために用いられる請求項１４に記載の配線用エッチング液。
  18. 前記配線用エッチング液はモリブデンの第１導電膜、アルミニウムまたはアルミニウム合金の第２導電膜またはモリブデンの第３導電膜からなる３階薄をパターニングするために用いられる請求項１４に記載の配線用エッチング液。
JP2004029921A 2003-05-28 2004-02-05 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法 Pending JP2004356616A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030034007A KR100945583B1 (ko) 2002-08-07 2003-05-28 배선용 식각액 및 이를 이용한 박막 트랜지스터 표시판의제조 방법

Publications (1)

Publication Number Publication Date
JP2004356616A true JP2004356616A (ja) 2004-12-16

Family

ID=33448277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004029921A Pending JP2004356616A (ja) 2003-05-28 2004-02-05 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法

Country Status (3)

Country Link
US (2) US7371622B2 (ja)
JP (1) JP2004356616A (ja)
TW (1) TWI366066B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229216A (ja) * 2005-02-15 2006-08-31 Samsung Electronics Co Ltd エッチング液組成物及び薄膜トランジスタ表示板の製造方法
JP2006344939A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd エッチング液、エッチング液及びその結果構造物を用いた導電性配線を含む薄膜トランジスタ基板の製造方法
JP2008166334A (ja) * 2006-12-27 2008-07-17 Mitsubishi Electric Corp 表示装置及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382452B (zh) * 2004-03-19 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及其製造方法
KR101154244B1 (ko) * 2005-06-28 2012-06-18 주식회사 동진쎄미켐 알루미늄, 몰리브덴, 인듐-틴-옥사이드를 식각하기 위한 식각액
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
TWI328788B (en) * 2008-03-11 2010-08-11 Au Optronics Corp Gate driver-on-array and method of making the same
TWI461122B (zh) * 2013-01-07 2014-11-11 Ecocera Optronics Co Ltd 電路板及其製造方法
US20150069011A1 (en) * 2013-09-11 2015-03-12 Carestream Health, Inc. Wet etching patterning compositions and methods
JP6261926B2 (ja) * 2013-09-18 2018-01-17 関東化學株式会社 金属酸化物エッチング液組成物およびエッチング方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311954A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 液晶表示装置とその製造方法
JP2002341384A (ja) * 2001-05-14 2002-11-27 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスター及びその製造方法
WO2003036377A1 (en) * 2001-10-23 2003-05-01 Samsung Electronics Co., Ltd. A etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445276B2 (ja) 1993-12-14 2003-09-08 株式会社東芝 配線形成用Ｍｏ−ＷターゲットとＭｏ−Ｗ配線薄膜、およびそれを用いた液晶表示装置
US6081308A (en) 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
TW400556B (en) 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JPH10282520A (ja) 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
US5994156A (en) 1997-09-12 1999-11-30 Sharp Laboratories Of America, Inc. Method of making gate and source lines in TFT LCD panels using pure aluminum metal
KR100476622B1 (ko) 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
JP2001166336A (ja) 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
JP2000275663A (ja) 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
EP1146144A4 (en) * 1999-10-22 2009-01-28 Jfe Steel Corp COMPOSITION FOR METAL SURFACE TREATMENT AND METALLIC MATERIAL WITH TREATED SURFACE
JP2003022989A (ja) * 2001-07-09 2003-01-24 Sumitomo Mitsubishi Silicon Corp エピタキシャル半導体ウェーハ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311954A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 液晶表示装置とその製造方法
JP2002341384A (ja) * 2001-05-14 2002-11-27 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスター及びその製造方法
WO2003036377A1 (en) * 2001-10-23 2003-05-01 Samsung Electronics Co., Ltd. A etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229216A (ja) * 2005-02-15 2006-08-31 Samsung Electronics Co Ltd エッチング液組成物及び薄膜トランジスタ表示板の製造方法
JP2006344939A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd エッチング液、エッチング液及びその結果構造物を用いた導電性配線を含む薄膜トランジスタ基板の製造方法
JP2008166334A (ja) * 2006-12-27 2008-07-17 Mitsubishi Electric Corp 表示装置及びその製造方法

Also Published As

Publication number Publication date
US7371622B2 (en) 2008-05-13
TW200426498A (en) 2004-12-01
US20080224093A1 (en) 2008-09-18
US20040242017A1 (en) 2004-12-02
TWI366066B (en) 2012-06-11

Similar Documents

Publication Publication Date Title
JP4373789B2 (ja) 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法
JP4423194B2 (ja) 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
US7422916B2 (en) Method of manufacturing thin film transistor panel
US20080224093A1 (en) Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100840333B1 (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050002231A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100945583B1 (ko) 배선용 식각액 및 이를 이용한 박막 트랜지스터 표시판의제조 방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100604

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100716