JP4790134B2 - 液晶表示装置用薄膜トランジスタ基板の製造方法 - Google Patents

液晶表示装置用薄膜トランジスタ基板の製造方法 Download PDF

Info

Publication number
JP4790134B2
JP4790134B2 JP2001046234A JP2001046234A JP4790134B2 JP 4790134 B2 JP4790134 B2 JP 4790134B2 JP 2001046234 A JP2001046234 A JP 2001046234A JP 2001046234 A JP2001046234 A JP 2001046234A JP 4790134 B2 JP4790134 B2 JP 4790134B2
Authority
JP
Japan
Prior art keywords
thin film
liquid crystal
film transistor
gate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001046234A
Other languages
English (en)
Other versions
JP2002055362A (ja
Inventor
湘 甲 金
▲ムン▼ 杓 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002055362A publication Critical patent/JP2002055362A/ja
Application granted granted Critical
Publication of JP4790134B2 publication Critical patent/JP4790134B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ基板及の製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は現在最も広く用いられている平板表示装置のうちの一つであって、電極が形成されている二つの基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
【０００３】
液晶表示装置の中でも現在主に用いられているものは、二つの基板に電極が各々形成されていて電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、薄膜トランジスタは二つの基板のうちの一つに形成されるのが一般的である。
【０００４】
このような液晶表示装置で信号遅延を防止するために、配線は低抵抗を有するアルミニウム（Al）またはアルミニウム合金（Al Alloy）などのような低抵抗物質を使用するのが一般的である。しかしながら、液晶表示装置でのように透明な導電物質のＩＴＯ（indium tin oxide）を使用して画素電極を形成したりパッド部の信頼性を確保する場合、アルミニウム系列の金属とＩＴＯの接触特性がよくないため接触特性に優れた他の金属を介在させるようにするが、接触部ではアルミニウムまたはアルミニウム合金は除去しなければならないため、製造工程が複雑になるという問題点を有している。また、アルミニウム系列の金属がケイ素の半導体層と接する場合にはアルミニウム系列の金属が半導体層に拡散するのを防止するために他の金属を介在しなければならないが、多層構造の配線を形成するためには互いに異なるエッチング条件が必要になる。
【０００５】
一方、液晶表示装置を製造する方法のうち、薄膜トランジスタが形成されている基板はマスクを用いた写真エッチング工程を通じて製造するのが一般的である。この時、生産費用を減らすためにはマスクの数を減少させることが好ましい。
【０００６】
【発明が解決しようとする課題】
本発明が目的とする技術的課題は、優れた接触特性を有すると同時に低抵抗配線を有する薄膜トランジスタ基板の製造方法を提供することにある。
【０００７】
また、本発明の他の課題は薄膜トランジスタ基板の製造方法を単純化することである。
【０００８】
【課題を解決するための手段】
このような問題点を解決するために、本発明ではアルミニウム系列の金属からなる配線と連結される導電膜をＩＺＯ（indium zinc oxide）で形成し、アルミニウム系列の配線と半導体層との間に介在しているクロムの導電膜を乾式エッチングでパターニングする。
【０００９】
本発明による薄膜トランジスタ基板の製造方法では、まず、絶縁基板の上にアルミニウム系列の導電物質を積層しパターニングしてゲート線、ゲート線と連結されているゲート電極を含むゲート配線を形成し、ゲート絶縁膜を積層する。続いてゲート絶縁膜の上部に半導体層を形成し、その上部にクロムの下部膜とアルミニウム系列の上部膜とからなる導電膜を積層しパターニングして、ゲート線と交差するデータ線、データ線と連結されておりゲート電極に隣接するソース電極及びゲート電極に対してソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する。その後、保護膜を積層しパターニングしてドレーン電極の上部に第１接触孔を形成し、保護膜の上部にドレーン電極と電気的に連結される画素電極を形成する。この時、データ配線の下部膜は乾式エッチングでパターニングする。
【００１０】
ここで、画素電極は透明な導電物質であるＩＺＯで形成することが好ましく、下部膜は３００Å以下の厚さで形成することが良い。また、下部膜をエッチングするための乾式エッチング用気体としてはＣｌ2またはＨＣｌを含むことが好ましい。
【００１１】
ゲート配線は外部から走査信号の伝達を受けてゲート線に伝達するゲートパッドをさらに含み、データ配線は外部から映像信号の伝達を受けてデータ線に伝達するデータパッドをさらに含み、保護膜はデータパッド及びゲート絶縁膜とともにゲートパッドを露出する第２及び第３接触孔を有し、画素電極と同一の層に第２及び第３接触孔を通じてゲートパッド及びデータパッドと電気的に連結される補助ゲートパッドと補助データパッドをさらに形成することができる。
【００１２】
データ配線及び半導体層は部分的に厚さの異なる感光膜パターンを利用した写真エッチング工程で同時に形成することができ、感光膜パターンは第１厚さを有する第１部分、第１厚さより厚い第２部分、第１及び第２部分を除いた厚さのない第３部分を含むことが好ましい。
【００１３】
写真エッチング工程で感光膜パターンは、第１領域、前記第１領域より低い透過率を有する第２領域及び前記第１領域より高い透過率を有する第３領域を含む光マスクを用いて形成することができ、写真エッチング工程で第１部分はソース電極とドレーン電極との間、第２部分はデータ配線の上部に位置するように形成することが好ましい。
【００１４】
第１乃至第３領域の透過率を異なるように調節するために、光マスクには半透明膜または露光器の分解能より小さいスリットパターンが形成されることができ、第１部分の厚さは第２部分の厚さに対して１/２以下に形成することが好ましい。
【００１５】
なお、半導体層とデータ配線との間に抵抗性接触層を形成する段階をさらに含むことができ、データ配線と接触層及び半導体層を一つのマスクを使用して形成することができる。この時、下部膜と接触層と半導体層とを連続して乾式エッチングでパターニングする。
【００１６】
【発明の実施の形態】
以下、添付した図面を参考として本発明の実施例による薄膜トランジスタ基板の製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施することができるように詳細に説明する。
【００１７】
まず、図１及び図２を参照して本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００１８】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を示しており、図２は図１に示した薄膜トランジスタ基板をII−II´線に沿って切断して示した断面図である。
【００１９】
絶縁基板１０の上に低抵抗を有するアルミニウム系列の金属物質からなるゲート配線が形成されている。ゲート配線は横方向に延びているゲート線２２、ゲート線２２の端部に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
【００２０】
基板１０の上には窒化ケイ素ＳｉＮxなどからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っており、ゲート絶縁膜３０は以後に形成される保護膜７０とともにゲートパッド２４を露出する接触孔７４を有する。
【００２１】
ゲート電極２６のゲート絶縁膜３０の上部には非晶質ケイ素などの半導体からなる半導体層４０が島模様で形成されており、半導体層４０の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質ケイ素などの物質で作られた抵抗性接触層５４、５６が各々形成されている。
【００２２】
抵抗性接触層５４、５６及びゲート絶縁膜３０の上には、アルミニウム（Al）またはアルミニウム合金（Al alloy）、モリブデン（Mo）またはモリブデン−タングステン（MoW）合金、クロム（Cr）、タンタル（Ta）などの金属または導電体からなるデータ配線６２、６５、６６、６８が形成されている。データ配線は、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり抵抗性接触層５５の上部まで延びているソース電極６５、データ線６２の一端部に連結されていて外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されておりゲート電極２６に対してソース電極６５の反対側の抵抗性接触層５６の上部に形成されているドレーン電極６６を含む。
【００２３】
データ配線６２、６５、６６、６８はアルミニウム系列の単一膜で形成することが好ましいが、二重層以上に形成されることもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し他の層は他物質との接触特性の良い物質で作ることが好ましい。その例としてはＣｒ/Ａｌ（またはＡｌ合金）またはＡｌ/Ｍｏなどを挙げることができ、本発明の実施例においてデータ配線６２、６５、６６、６８は、Ｃｒの下部膜６０１とアルミニウム合金の上部膜６０２で形成されている。この時のＣｒ膜６０１は上部膜６０２のアルミニウム系列の金属がケイ素層である半導体層４０、抵抗性接触層５５、５６に拡散するのを防止する役割を果たす。
【００２４】
データ配線６２、６５、６６、６８及びこれらで遮られない半導体層４０の上部には保護膜７０が形成されている。保護膜７０にはドレーン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が各々形成されており、ゲート絶縁膜３０とともにゲートパッド２４を露出する接触孔７４が形成されている。
【００２５】
保護膜７０の上には接触孔７６を通じてドレーン電極６６と連結されており画素に位置する画素電極８２と接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８４及び補助データパッド８８を含み、ＩＺＯからなる画素配線が形成されている。
【００２６】
ここで、画素電極８２は図１及び図２のように、ゲート線２２と重なって維持蓄電器を構成し、維持容量が不足した場合にはゲート配線２２、２４、２６と同一の層に維持容量用配線を追加することもできる。
【００２７】
このような本発明の実施例による構造は低抵抗なアルミニウム系列の金属からなるゲート配線２２、２４、２６及びデータ配線６２、６５、６６、６８を含んでいるため、大画面高精細の液晶表示装置に適用することができる。また、接触孔７４、７６、７８でアルミニウム系列のゲートパッド２４、データパッド６８及びドレーン電極６６は、ＩＺＯからなる補助ゲートパッド８４、補助データパッド８８及び画素電極８２と各々連結されていてパッド部で腐食されないので、パッド部を含む接触部の信頼性を確保することができる。
【００２８】
次に、このような本発明の第１実施例による構造の液晶表示装置用薄膜トランジスタ基板の製造方法について、図１及び図２と図３乃至図１０を参照して詳細に説明する。
【００２９】
まず、図３及び図４に示したように基板１０の上に低抵抗を有するアルミニウム系列の導電膜を２５００Å程度の厚さで積層しパターニングして、ゲート線２２、ゲート電極２６及びゲートパッド２４を含む横方向のゲート配線を形成する。
【００３０】
その後、図５及び図６に示したようにゲート絶縁膜３０、非晶質ケイ素からなる半導体層４０、ドーピングされた非晶質ケイ素層５０の３層膜を連続して積層し、マスクを用いたパターニング工程で半導体層４０とドーピングされた非晶質ケイ素層５０をパターニングすることによってゲート電極２４と対向するゲート絶縁膜３０の上部に半導体層４０と抵抗性接触層（ドーピングされた非晶質ケイ素に同じ）５０を形成する。
【００３１】
次に、図７乃至図８に示したようにクロムからなる下部膜６０１を３００Å程度の厚さで、低抵抗を有するアルミニウム系列の金属からなる上部膜６０２を２５００Å程度の厚さで各々順次に積層した後、マスクを利用した写真工程でパターニングして、ゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６の上部まで延びているソース電極６５、データ線６２と一端部で連結されているデータパッド６８及びソース電極６５と分離されておりゲート電極２６を中心としてソース電極６５と対向するドレーン電極６６を含むデータ配線を形成する。ここで、上部膜６０２は湿式または乾式エッチングでエッチングすることができ、クロムの下部膜６０１は乾式エッチングでエッチングし、このためにクロムの下部膜６０１は３００Å以下に形成することが好ましい。
【００３２】
続いて、データ配線６２、６５、６６、６８で遮られないドーピングされた非晶質ケイ素層パターン５０をエッチングしてゲート電極２６を中心で両側で分離させる一方、両側のドーピングされた非晶質ケイ素層５５、５６の間の半導体層４０を露出させる。続いて、露出された半導体層４０の表面を安定化させるために酸素プラズマ処理を実施することが好ましい。
【００３３】
次に、図９及び図１０に示したように、窒化ケイ素または有機絶縁膜からなる保護膜７０を積層した後マスクを利用した写真エッチング工程でゲート絶縁膜３０とともに乾式エッチングでパターニングして、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を露出させる接触孔７４、７６、７８を形成する。続いて接触孔７４、７６、７８を通じて露出されたゲートパッド２４及びドレーン電極６６とデータパッド６８の上部膜６０２の表面を乾式洗浄する。この時に使用する気体としてはＳＦ6/Ｏ2などを挙げることができる。続いて、以後に形成されるＩＺＯ膜である画素電極８２、補助ゲートパッド８４、補助データパッド８８とアルミニウム膜であるドレーン電極６６、ゲートパッド２４、データパッド６８との接触抵抗を最少化するためにアニーリング工程を通じてアルミニウム系列の金属膜６６、２４、６８の上部に残留する物質を除去することができ、アルミニウム系列の金属膜６６、２４、６８の上部にＡｌXＳｉXを含む低抵抗の反応層を形成することができ、アルミニウム系列のゲート配線２２、２４、２６及びデータ配線６２、６５、６６、６８の上部膜を形成する時にケイ素を含むように形成することもできる。ここでアニーリング工程は保護膜７０を積層した後に別途に形成することもでき、ゲート絶縁膜３０または保護膜７０を形成する時にアニーリング工程が含まれるように形成することもできる。
【００３４】
最後に、図１及び図２に示したようにＩＺＯを積層しマスクを利用してパターニングを実施して、接触孔７６を通じてドレーン電極６６と連結される画素電極８２と、接触孔７４、７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８４及び補助データパッド８８を各々形成する。
【００３５】
このような本発明の第１実施例による製造方法では、アルミニウム系列の金属膜６０１、２４と連結される透明導電膜パターン８２、８４、８８をＩＺＯで形成しても接触部で腐食が発生しないため、透明導電膜パターン８２、８４、８８を形成する前に接触孔を通じて露出されたアルミニウム金属膜を除去する必要がないので、製造工程を単純化することができる。
【００３６】
このような第１実施例では、前に説明したように５枚のマスクを用いる製造方法を適用することができるが、４枚のマスクを用いる液晶表示装置用薄膜トランジスタ基板の製造方法でも同様に適用することができる。これについては図面を参考として詳細に説明することにする。
【００３７】
まず、図１１乃至図１３を参考として、本発明の実施例による４枚のマスクを用いて完成された液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。
【００３８】
図１１は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図１２及び図１３は各々図１１に示した薄膜トランジスタ基板をXII−XII'線及びXIII−XIII'線に沿って切断して示した断面図である。
【００３９】
まず、絶縁基板１０の上に第１実施例と同様にアルミニウム系列の金属からなるゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線が形成されている。そして、ゲート配線は基板１０の上部にゲート線２２と平行しており上板の共通電極に入力される共通電極電圧などの電圧を外部から印加される維持電極２８を含む。維持電極２８は後述する画素電極８２と連結された維持蓄電器用導電体パターン６４と重なって画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極８２とゲート線２２との重複で発生する維持容量が十分である場合には形成しないこともある。
【００４０】
ゲート配線２２、２４、２６、２８の上には、窒化ケイ素ＳｉＮxなどからなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２６、２８を覆っている。
【００４１】
ゲート絶縁膜３０の上には水素化非晶質ケイ素（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８の上にはリン（P）などのｎ型不純物で高濃度にドーピングされている非晶質ケイ素などからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン５５、５６、５８が形成されている。
【００４２】
抵抗性接触層パターン５５、５６、５８の上には低抵抗を有するアルミニウム系列の導電物質からなるデータ配線が形成されている。データ配線は縦方向に形成されているデータ線６２、データ線６２の一端部に連結されて外部からの画像信号の印加を受けるデータパッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部を含み、また、データ線部６２、６８、６５と分離されておりゲート電極２６または薄膜トランジスタのチャンネル部Ｃに対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６と維持電極２８の上に位置している維持蓄電器用導電体パターン６４も含む。維持電極２８を形成しない場合には維持蓄電器用導電体パターン６４もまた形成しない。第２実施例においてデータ配線６２、６４、６５、６６、６８は、第１実施例と同様にクロムの下部膜６０１とアルミニウム系列の上部膜６０２とからなる。
【００４３】
抵抗性接触層パターン５５、５６、５８は、その下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を下げる役割を果たし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６８、６５と同一であり、ドレーン電極用中間層パターン５６はドレーン電極６６と同一であり、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン６４と同一である。
【００４４】
一方、半導体パターン４２、４８は薄膜トランジスタのチャンネル部Ｃを除けばデータ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一な模様をしている。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６４及び維持蓄電器用接触層パターン５８は同一な模様をしているが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分と多少異なる。
【００４５】
つまり、薄膜トランジスタのチャンネル部Ｃにおいてデータ線部６２、６８、６５、特にソース電極６５とドレーン電極６６とが分離されておりデータ線部中間層パターン５５とドレーン電極用接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン４２はここで切れずに連結されて薄膜トランジスタのチャンネルを生成する。
【００４６】
データ配線６２、６４、６５、６６、６８の上には保護膜７０が形成されており、保護膜７０はドレーン電極６６、データパッド６８及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７８、７２を有しており、またゲート絶縁膜３０とともにゲートパッド２４を露出する接触孔７４を有している。保護膜７０は窒化ケイ素やアクリル系などの有機絶縁物質からなり得る。
【００４７】
保護膜７０の上には、薄膜トランジスタから画像信号を受けて上板の電極とともに電場を生成する画素電極８２が形成されている。画素電極８２はＩＺＯ（indium zinc oxide）などの透明な導電物質で作られ、接触孔７６を通じてドレーン電極６６と電気的に連結されて画像信号の伝達を受ける。画素電極８２はまた隣接するゲート線２２及びデータ線６２と重なって開口率を高めているが、重ならないこともある。また、画素電極８２は接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結されて導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８の上には接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完しパッドを保護する役割を果たすものとして必須なものではなく、これらを適用するか否かは選択的である。
【００４８】
ここでは画素電極８２の材料の例として透明なＩＺＯを挙げたが、反射型液晶表示装置の場合には不透明な導電物質を使用しても差支えない。
【００４９】
次に、図１１乃至図１３の構造を有する液晶表示装置用薄膜トランジスタ基板を４枚のマスクを用いて製造する方法について、図１２と図１４乃至図３０を参照して詳細に説明する。
【００５０】
まず、図１４乃至図１６に示したように第１実施例と同様にアルミニウム系列の金属を積層し、第１マスクを利用した写真エッチング工程で基板１０の上にゲート線２２、ゲートパッド２４、ゲート電極２６及び維持電極２８を含むゲート配線を形成する。
【００５１】
次に、図１７及び図１８に示したように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を用いて各々１５００Å乃至５０００Å、５００Å乃至２０００Å、３００Å乃至６００Åの厚さで連続蒸着し、クロムの下部膜６０１と低抵抗を有するアルミニウム系列の上部膜６０２とからなる導電層６０をスパッタリングなどの方法で１５００Å乃至３０００Åの厚さで蒸着した後、その上に感光膜１１０を１μｍ乃至２μｍの厚さで塗布する。この時、下部膜６０１は乾式エッチングが可能になるように薄く形成し、３００Å以下であることが好ましい。
【００５２】
その後、第２マスクを通じて感光膜１１０に光を照射した後に現像して、図２０及び図２１に示したように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４の中の薄膜トランジスタのチャンネル部Ｃ、つまりソース電極６５とドレーン電極６６との間に位置した第１部分１１４はデータ配線部Ａ、つまりデータ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より厚さが小さくなるようにし、その他の部分Ｂの感光膜は全て除去する。この時、チャンネル部Ｃに残っている感光膜１１４の厚さとデータ配線部Ａに残っている感光膜１１２の厚さの比は後述するエッチング工程での工程条件によって異なるようにしなければならないが、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下とすることが好ましく、例えば４０００Å以下であるのが良い。
【００５３】
このように位置によって感光膜の厚さを異にする方法は多様なものがありうるし、Ａ領域の光透過量を調節するために主にスリット（slit）や格子形態のパターンを形成したり半透明膜を使用する。
【００５４】
この時、スリットの間に位置したパターンの線幅やパターンの間の間隔、つまりスリットの幅は露光時に使用する露光器の分解能より小さいことが好ましく、半透明膜を用いる場合にはマスクを製作する時の透過率を調節するために他の透過率を有する薄膜を用いたり厚さが異なる薄膜を用いることができる。
【００５５】
このようなマスクを通じて感光膜に光を照射すれば光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため高分子は完全に分解されていない状態であり、遮光膜で遮られた部分では高分子がほとんど分解されない。続いて感光膜を現像すれば高分子の分子が分解されない部分のみが残り、光が少なく照射された中央部分には光に全く照射されていない部分より薄い厚さの感光膜が残り得る。この時、露光時間を長くすると全ての分子が分解されてしまうので注意しなければならない。
【００５６】
このような薄い厚さの感光膜１１４は、リフロー可能な物質からなる感光膜を用いて光が完全に透過できる部分と完全に透過できない部分とで分けられた通常のマスクで露光した後に現像し、リフローさせて感光膜が残留していない部分で感光膜の一部を流れるようにすることによって形成することもできる。
【００５７】
続いて、感光膜パターン１１４及びその下部の膜、つまり導電層６０、中間層５０及び半導体層４０に対するエッチングを行う。この時、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っておりチャンネル部Ｃには半導体層だけが残っていなければならず、残りの部分Ｂには上の３つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
【００５８】
まず、図２２及び図２３に示したように、その他の部分Ｂの露出されているアルミニウム系列の上部膜６０２を乾式エッチングまたは湿式エッチングで除去する。
【００５９】
続いて、図２４及び図２５のようにその他の部分Ｂに露出されているクロムの下部膜６０１とその下部の中間層５０と半導体層４０とを乾式エッチング方法で連続してエッチングする。クロムの下部膜６０１と中間層５０及び半導体層４０を乾式エッチング工程を用いてインシチュー（in-situ）で行うことができ、そうでないこともある。クロムの下部膜６０１をエッチングするエッチング用気体としてはＣｌ2またはＨＣｌとＯ2の混合気体を使用することが好ましく、これに対する詳細な結果は後で説明する。
【００６０】
中間層５０と半導体層４０のエッチングは感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層と中間層はエッチング選択性がほとんど無い）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行わなければならず、特に感光膜パターン１１２、１１４と半導体層４０に対するエッチング比がほとんど同一な条件でエッチングすることが好ましく、エッチング用気体としてはＳＦ6またはＨＣｌの混合気体を用いる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一である場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せたものと同一であるかそれより小さくなければならない。このように下部膜６０１を薄く形成し、中間層５０及び半導体層４０とともに乾式エッチングで処理することによって製造工程を単純化することができる。ここで下部膜６０１はクロムだけでなく他の金属も用いることができ、中間層５０及び半導体層４０と一緒にパターニングが可能であればよい。
【００６１】
このようにすると、図２４及び図２５に示したようにチャンネル部Ｃ及びデータ配線部Ｂの導電層、つまり、ソース/ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６４だけが残りその他の部分Ｂの導電体層６０は全て除去される。この時、残った導電体パターン６７、６４はソース及びドレーン電極６４、６６が分離されずに連結されている点を除けばデータ配線６２、６４、６５、６６、６８の形態と同一である。また、チャンネル部Ｃの第１部分１１４が除去されてソース/ドレーン用導電体パターン６７が露出し、その他の部分Ｂの中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出する。一方、データ配線部Ａの第２部分１１２もまたエッチングされるので厚さが薄くなる。なお、この段階で半導体パターン４２、４８が完成されるようになる。図面の符号５７、５８は各々ソース/ドレーン用導電体パターン６７下部の中間層パターンと維持蓄電器用導電体パターン６４下部の中間層パターンを指す。
【００６２】
ここで、チャンネル部Ｃのソース/ドレーン用導電体パターン６７は別途のＰＲエッチバック（etch back）工程を通じて露出させることもでき、感光膜を十分にエッチングし得る条件ではＰＲエッチバック工程を省略することもできる。これはアッシング（ashing）を通じてチャンネル部Ｃのソース/ドレーン用導電体パターン６７の表面に残っている感光膜クズを除去する工程で行われる。
【００６３】
次に、図２６及び図２７に示したようにチャンネル部Ｃのソース/ドレーン用導電体パターン６７及びその下部のソース/ドレーン用中間層パターン５７をエッチングして除去する。この時、エッチングはソース/ドレーン用導電体パターン６７と中間層パターン５７の全てに対して乾式エッチングだけで処理することもでき、ソース/ドレーン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５７に対しては乾式エッチングで行うこともできる。本発明の実施例ではアルミニウム系列の上部膜６０２は乾式エッチングまたは湿式エッチングでエッチングし、クロムの下部膜６０１と中間層パターン５７は連続して乾式エッチングする。この時、クロムの下部膜６０１を薄く形成し中間層パターン５７とともに乾式エッチングでパターニングすることによってパターニング工程を単純化することができる。ここで、クロムの下部膜６０１は乾式エッチングも可能であるが、厚い場合には湿式エッチングを行うことができる。この時、図２７に示したように半導体パターン４２の一部が除去されて厚さが薄くなくこともあり、感光膜パターンの第２部分１１２もこの時にある程度の厚さにエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６、６８が露出されないように感光膜パターンが厚いことが好ましいのはもちろんである。
【００６４】
このようにすると、ソース電極６５とドレーン電極６６とが分離されるとともにデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８が完成される。
【００６５】
最後に、データ配線部Ａに残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部Ｃソース/ドレーン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に行われることもありうる。
【００６６】
このようにしてデータ配線６２、６４、６５、６６、６８を形成した後、図２８乃至図３０に示したように窒化ケイ素をＣＶＤ方法で蒸着したり有機絶縁物質をスピンコーティングして３０００Å以上の厚さを有する保護膜７０を形成する。続いて第３マスクを用いて保護膜７０をゲート絶縁膜３０とともにエッチングしてドレーン電極６６、ゲートパッド２４、データパッド６８及び維持蓄電器用導電体パターン６４を各々露出する接触孔７６、７４、７８、７２を形成する。ここでも、以後に形成されるＩＺＯ膜８２、８４、８８とアルミニウム膜６６、２４、６８との接触抵抗を最少化するために、アニーリング工程を通じてアルミニウム系列の金属膜６６、２４、６８の上部に残留する物質を除去することができ、アルミニウム系列の金属膜６６、２４、６８の上部にＡｌXＳｉXを含む低抵抗の反応層を形成することができ、アルミニウム系列のゲート配線２２、２４、２６、２８及びデータ配線６２、６４、６５、６６、６８の上部膜を形成する時にケイ素を含むように形成することもできる。ここで、保護膜７０をエッチングする前にアニーリング工程は別途に実施することができ、ゲート絶縁膜３０または保護膜７０を形成する時にアニーリング工程が含まれるように形成することもできる。この時、アニーリング工程は２８０〜４００℃の温度の範囲で実施することが好ましい。
【００６７】
最後に、図１１乃至図１３に示したように４００Å乃至５００Å厚さのＩＺＯ層を蒸着し、第４マスクを使用してエッチングしてドレーン電極６６及び維持蓄電器用導電体パターン６４と連結された画素電極８２、ゲートパッド２４と連結された補助ゲートパッド８４及びデータパッド６８と連結された補助データパッド８８を形成する。
【００６８】
このような本発明の第２実施例では、第１実施例による効果だけでなくデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を一つのマスクを用いて形成し、この過程でソース電極６５ドレーン電極６６とが分離されて製造工程を単純化することができる。また、製造工程中にクロムの下部膜６０１と中間層５０と半導体層４０とを連続して乾式エッチング条件でパターニングすることによって製造工程を単純化することができる。
【００６９】
次いで、前に説明したように、乾式エッチング用気体であるＣｌ2またはＨＣｌとＯ2の混合気体を用いてクロム膜をエッチングした実験結果について具体的に説明することにする。
【００７０】
図３１及び図３２は本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造方法で、乾式エッチング用気体としてＣｌ2/Ｏ2とＨＣｌ/Ｏ2を使用した場合のクロム膜のエッチング特性をグラフで各々示したものである。
【００７１】
実験例においてクロム膜６０１は半導体層４０及び中間層５０をエッチングするためのプラズマエッチング方式の乾式エッチング装置を用いており、乾式エッチング条件において圧力は３００ｍＴであり、電力は１８００Ｗであり、乾式エッチング用チャンバの電極間隔は６０ｍｍに設定して実験を行った。図３１はＣｌ2を４００ｓｃｃｍ使用した実験結果であり、図３２はＨＣｌを４００ｓｃｃｍ使用した実験結果である。
【００７２】
図３１及び図３２で左側の縦軸はエッチング比を示したものであり、右側の縦軸はエッチングに対する均一度（uniformity）であり、横軸はＯ2の変化量を示したものである。
【００７３】
図３１のように、乾式エッチング用気体としてＣｌ2を用いる場合のクロム膜のエッチング比は３５０〜５４０Å程度が得られ、エッチング均一度は大部分１０％程度に良好に測定された。この時、感光膜のエッチング量は１６００〜２８００Å程度に測定されており、グラフには示していないがクロム膜と非晶質ケイ素層とのエッチング選択比は８〜１６:１程度であった。
【００７４】
図３２のように、乾式エッチング用気体としてＨＣｌを用いる場合のクロム膜のエッチング比は２００Å程度が得られ、エッチング均一度は大部分１４〜２５％程度であった。この時、感光膜のエッチング量は１６００Å程度であった。
【００７５】
図３３乃至図３６は、本発明の実施例による薄膜トランジスタ基板の製造方法におけるクロム金属膜の表面をＳＥＭ（scanning electron microscope）を通じて示した写真である。図３３乃至図３６は、３００ｍＴ/１８００Ｗ/４００ｓｃｃｍ Ｃｌ2/６ｍｍの条件で８０"の間乾式エッチングを行った実験結果を示したものである。
【００７６】
図３３乃至図３６のように、クロム膜とドーピングされた非晶質ケイ素層（Ｎ+ ａ−Ｓｉ）の表面は良好であり、クロム膜のテーパー角度は２５〜３０゜であって良好なプロファイル（profile）を得ることができた。
【００７７】
【発明の効果】
このように本発明によれば、金属層を薄く形成し半導体層と一緒にパターニングすることによって製造工程を単純化することができ、低抵抗のアルミニウムまたはアルミニウム合金で配線を形成することによって大画面高精細の製品の特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を示した図である。
【図２】図１に示した薄膜トランジスタ基板をII−II線に沿って切断して示した断面図である。
【図３】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程における薄膜トランジスタ基板の配置図である。
【図４】図３ａのIV−IV'線に沿って切断した断面図である。
【図５】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程における薄膜トランジスタ基板の配置図である。
【図６】図５のVI−VI'線に沿って切断して示した図面として図４の次の段階を示した断面図である。
【図７】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程における薄膜トランジスタ基板の配置図である。
【図８】図７のVIII−VIII'線に沿って切断して示した図面として図６の次の段階を示した断面図である。
【図９】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程における薄膜トランジスタ基板の配置図である。
【図１０】図９のX−X'線に沿って切断して示した図面として図８の次の段階を示した断面図である。
【図１１】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図１２】図１１に示した薄膜トランジスタ基板をXII−XII'線に沿って切断して示した断面図である。
【図１３】図１１に示した薄膜トランジスタ基板をXIII−XIII'線に沿って切断して示した断面図である。
【図１４】本発明の第２実施例によって製造する初めての段階における薄膜トランジスタ基板の配置図である。
【図１５】図１４のXV−XV'線に沿って切断して示した断面図である。
【図１６】図１４のXVI−XVI'線に沿って切断して示した断面図である。
【図１７】図１４のXV−XV'線に沿って切断して示した断面図として図１５の次の段階を示した断面図である。
【図１８】図１４のXVI−XVI'線に沿って切断して示した断面図として図１６の次の段階を示した断面図である。
【図１９】図１７及び１８の次の段階での薄膜トランジスタ基板の配置図である。
【図２０】図１９のXX−XX'線に沿って切断して示した断面図である。
【図２１】図１９のXXI−XXI'線に沿って切断して示した断面図である。
【図２２】図１９のXX−XX'線に沿って切断して示した断面図として図２０の次の段階を図２０の次の段階を工程順序によって示した図である。
【図２３】図１９のXXI−XXI'線に沿って切断して示した断面図として図２１の次の段階を工程順序によって示した図である。
【図２４】図１９のXX−XX'線に沿って切断して示した断面図として図２０の次の段階を工程順序によって示した図である。
【図２５】図１９のXXI−XXI'線に沿って切断して示した断面図として図２１の次の段階を工程順序によって示した図である。
【図２６】図１９のXX−XX'線に沿って切断して示した断面図として図２０の次の段階を工程順序によって示した図である。
【図２７】図１９のXXI−XXI'線に沿って切断して示した断面図として図２１の次の段階を工程順序によって示した図である。
【図２８】図２６及び図２７の次の段階での薄膜トランジスタ基板の配置図である。
【図２９】図２８のXXIX−XXIX'線に沿って切断して示した断面図である。
【図３０】図２８のXXX−XXX'線に沿って切断して示した断面図である。
【図３１】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造方法において、乾式エッチング用気体としてＣｌ2/Ｏ2を使用した場合のクロム膜のエッチング特性を示したグラフである。
【図３２】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造方法において、乾式エッチング用気体としてＨＣｌ/Ｏ2を使用した場合のクロム膜のエッチング特性を示したグラフである。
【図３３】本発明の実施例による薄膜トランジスタ基板の製造方法におけるクロム金属膜の表面をＳＥＭ（scanning electron microscope）を通じて示した写真である。
【図３４】本発明の実施例による薄膜トランジスタ基板の製造方法におけるクロム金属膜の表面をＳＥＭ（scanning electron microscope）を通じて示した写真である。
【図３５】本発明の実施例による薄膜トランジスタ基板の製造方法におけるクロム金属膜の表面をＳＥＭ（scanning electron microscope）を通じて示した写真である。
【図３６】本発明の実施例による薄膜トランジスタ基板の製造方法におけるクロム金属膜の表面をＳＥＭ（scanning electron microscope）を通じて示した写真である。
【符号の説明】
１０ 絶縁基板
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
２８ 維持電極
３０ ゲート絶縁膜
４０ 半導体層
４８ 維持蓄電器用半導体パターン
５０ 非晶質ケイ素層
５４ 抵抗接触層
５５ データ線部中間層パターン
５６ ドレーン電極用接触層パターン
５７ 中間体パターン
５８ 維持蓄電器用接触層パターン
６０ 導電体層
６２ データ線
６４ 維持蓄電器用導電体パターン
６５ ソース電極
６６ ドレーン電極
６７ ソース/ドレーン用導電体パターン
６８ データパッド
７０ 保護膜
７２、７４、７６、７８ 接触孔
８２ 画素電極
８４ 補助ゲートパッド
８８ 補助データパッド
１１０ 感光膜
１１２ 第２部分
１１４ 第１部分
６０１ 下部膜
６０２ 上部膜

Claims (14)

  1. 絶縁基板の上にアルミニウム系列の導電物質を積層しパターニングして、ゲート線、前記ゲート線と連結されているゲート電極を含むゲート配線を形成する段階、
    ゲート絶縁膜を積層する段階、
    半導体層を形成する段階、
    下部膜と上部膜からなる導電層を積層しパターニングして、前記ゲート線と交差するデータ線、前記データ線と連結されており前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階、
    保護膜を積層しパターニングして、前記ドレーン電極の上部に第１接触孔を形成する段階、
    前記保護膜の上部に前記第１接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階を含む液晶表示装置用薄膜トランジスタ基板の製造方法において、
    前記下部膜及び前記半導体層は全て乾式エッチングでパターニングする液晶表示装置用薄膜トランジスタ基板の製造方法。
  2. 前記画素電極はＩＺＯで形成する請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  3. 前記ゲート配線は、外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドをさらに含み、
    前記データ配線は、外部から映像信号の伝達を受ける前記データ線に伝達するデータパッドをさらに含み、
    前記保護膜は、前記データパッド及び前記ゲート絶縁膜とともに前記ゲートパッドを露出する第２及び第３接触孔を有し、
    前記画素電極と同一の層に、前記第２及び第３接触孔を通じて前記ゲートパッド及び前記データパッドと電気的に連結される補助ゲートパッドと補助データパッドをさらに形成する請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  4. 前記データ配線及び前記半導体層は、部分的に厚さの異なる感光膜パターンを利用した写真エッチング工程で同時に形成する請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  5. 前記感光膜パターンは、第１厚さを有する第１部分、前記第１厚さより厚い第２部分、前記第１及び第２部分を除いた厚さのない第３部分を含む請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  6. 前記写真エッチング工程において、前記感光膜パターンは第１領域、前記第１領域より低い透過率を有する第２領域及び前記第１領域より高い透過率を有する第３領域を含む請求項５に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  7. 前記写真エッチング工程において、前記第１部分は前記ソース電極と前記ドレーン電極との間、前記第２部分は前記データ配線の上部に位置するように形成する請求項６に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  8. 前記第１乃至第３領域の透過率を異なるように調節するために、光マスクには半透明膜または露光器の分解能より小さいスリットパターンが形成されている請求項７に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  9. 前記半導体層と前記データ配線との間に抵抗性接触層を形成する段階をさらに含む請求項８に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  10. 前記データ配線と前記抵抗性接触層及び前記半導体層を一つのマスクを使用して形成する請求項９に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  11. 前記下部膜と前記抵抗性接触層及び前記半導体層は連続的に乾式エッチング方法でパターニングする請求項１０に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  12. 前記下部膜をパターニングするための乾式エッチング用気体はＣｌ２またはＨＣｌを含む請求項１１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  13. 前記下部膜を３００Å以下に形成する請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  14. 前記下部膜及び上部膜はクロム及びアルミニウム系列で形成する請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
JP2001046234A 2000-07-27 2001-02-22 液晶表示装置用薄膜トランジスタ基板の製造方法 Expired - Fee Related JP4790134B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000043505A KR100646792B1 (ko) 2000-07-27 2000-07-27 박막 트랜지스터 기판 및 그 제조 방법
KR2000-43505 2000-07-27

Publications (2)

Publication Number Publication Date
JP2002055362A JP2002055362A (ja) 2002-02-20
JP4790134B2 true JP4790134B2 (ja) 2011-10-12

Family

ID=19680403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001046234A Expired - Fee Related JP4790134B2 (ja) 2000-07-27 2001-02-22 液晶表示装置用薄膜トランジスタ基板の製造方法

Country Status (4)

Country Link
US (3) US6555409B2 (ja)
JP (1) JP4790134B2 (ja)
KR (1) KR100646792B1 (ja)
TW (1) TW486825B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100777596B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TWI291072B (en) * 2001-09-28 2007-12-11 Sanyo Electric Co Liquid crystal display unit
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100997964B1 (ko) * 2003-06-16 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100980015B1 (ko) * 2003-08-19 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100980021B1 (ko) * 2003-09-04 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
KR100587370B1 (ko) * 2003-10-29 2006-06-08 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
US7098091B2 (en) * 2004-02-20 2006-08-29 Au Optronics Corporation Method for fabricating thin film transistors
US7071045B2 (en) * 2004-05-06 2006-07-04 Chunghwa Picture Tubes, Ltd. Process of manufacturing thin film transistor
KR101160823B1 (ko) * 2004-08-24 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
KR20060042425A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
KR101258082B1 (ko) * 2005-12-30 2013-04-25 엘지디스플레이 주식회사 액정표시소자 및 제조방법
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
US8048473B2 (en) 2006-07-04 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2008034832A (ja) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR20110081694A (ko) * 2010-01-08 2011-07-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법
WO2011096387A1 (ja) * 2010-02-02 2011-08-11 シャープ株式会社 半導体装置およびその製造方法
KR101748842B1 (ko) * 2010-08-24 2017-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103365014B (zh) * 2013-07-11 2015-12-02 京东方科技集团股份有限公司 显示面板制作方法、显示面板及显示装置
KR20150069386A (ko) * 2013-12-13 2015-06-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
TWI553379B (zh) * 2014-06-25 2016-10-11 群創光電股份有限公司 顯示面板和應用其之顯示裝置
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253342A (ja) * 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JPH05265024A (ja) * 1992-03-18 1993-10-15 Hitachi Ltd テープキャリアパッケージ
JPH0713180A (ja) * 1993-06-28 1995-01-17 Toshiba Corp 液晶表示装置
JPH0818058A (ja) * 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
JPH09197435A (ja) * 1996-01-17 1997-07-31 Toshiba Corp 液晶表示装置、及びその製造方法
KR100471769B1 (ko) * 1996-07-19 2005-06-08 삼성전자주식회사 테이퍼식각방법및액정표시장치용표시판의제조방법
KR980012626A (ko) * 1996-07-31 1998-04-30 김광호 박막 트랜지스터 및 그 제조 방법
KR100477141B1 (ko) * 1997-09-19 2005-07-04 삼성전자주식회사 금속막과그위에절연층을포함하는반도체장치의제조방법
KR100261974B1 (ko) * 1997-08-28 2000-07-15 구본준 액정표시 장치의 기판의 구조 및 그 제조방법
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
KR100495807B1 (ko) * 1998-05-15 2005-10-12 삼성전자주식회사 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
JPH11352515A (ja) * 1998-06-09 1999-12-24 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
US20040002180A1 (en) 2004-01-01
US20050236624A1 (en) 2005-10-27
KR100646792B1 (ko) 2006-11-17
US20020013020A1 (en) 2002-01-31
US6943367B2 (en) 2005-09-13
TW486825B (en) 2002-05-11
KR20020010212A (ko) 2002-02-04
JP2002055362A (ja) 2002-02-20
US6555409B2 (en) 2003-04-29
US7005670B2 (en) 2006-02-28

Similar Documents

Publication Publication Date Title
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4928665B2 (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
JP4373789B2 (ja) 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4544860B2 (ja) 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
JP5215543B2 (ja) 薄膜トランジスタ基板
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP4308023B2 (ja) 表示装置用薄膜トランジスタアレイ基板の製造方法
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
KR100372306B1 (ko) 박막트랜지스터의제조방법
US20080044963A1 (en) Tft substrate for liquid crystal display apparatus and method of manufacturing the same
JP2009182343A (ja) 配線の接触構造及びその製造方法
JP2001358343A (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスター基板及びその製造方法
JP2002246607A (ja) 薄膜トランジスタ基板及びその製造方法
JP2007053363A5 (ja)
JP2005515497A (ja) 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100601177B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070903

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees