JPH0713180A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0713180A
JPH0713180A JP5157599A JP15759993A JPH0713180A JP H0713180 A JPH0713180 A JP H0713180A JP 5157599 A JP5157599 A JP 5157599A JP 15759993 A JP15759993 A JP 15759993A JP H0713180 A JPH0713180 A JP H0713180A
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
crystal display
display device
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5157599A
Other languages
English (en)
Inventor
Michiya Kobayashi
道哉 小林
Hideo Yoshihashi
英生 吉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5157599A priority Critical patent/JPH0713180A/ja
Publication of JPH0713180A publication Critical patent/JPH0713180A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 電極(配線)の電気的接続の信頼性が高く、
しかも製造工程を煩雑化させることなく高歩留まりで製
造することができ、線欠陥や点欠陥がない。 【構成】 ソース電極119などの各電極を 2層構造と
することで、エッチング耐性の高い上層133によりA
lやAl合金からなるエッチング耐性の低い下層129
の表面を後工程で用いるエッチャントによる腐食から保
護する。またAlやAl合金からなるエッチング耐性の
低い下層129の側端面137は酸化処理を施して酸化
Alを形成することでエッチャントによる腐食から保護
する。しかも下層129はAlから形成されているので
導電性が極めて良好なためTFTの動作特性を良好なも
のとすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置に係り、
特に薄膜トランジスタ素子を備えたアクティブマトリッ
クス型液晶表示装置に関する。
【0002】
【従来の技術】液晶表示装置は、薄型、低消費電力等の
特徴を生かして、テレビあるいはグラフィックディスプ
レイなどの表示素子として盛んに利用されている。
【0003】なかでも、薄膜トランジスタ(Thin Film
Transistor;以下、TFTと略称)をスイッチング素子
として用いたアクティブマトリックス型液晶表示装置
は、高速応答性に優れ、高精細化に適しており、ディス
プレイ画面の高画質化、大型化、カラー画像化を実現す
るものとして注目されている。
【0004】このようなアクティブマトリックス型液晶
表示装置は、一般にTFTのようなスイッチング用アク
ティブ素子とこれに接続された画素電極が配設されたT
FTアレイ基板と、これに対向して配置される対向電極
が形成された対向基板と、これら基板間に挟持される液
晶組成物と、さらに各基板の外表面側に貼設される偏光
板とからその表示パネル部分の主要部が構成されてい
る。また、表示パネル部分の周囲には液晶駆動回路がT
FTで形成されている場合もある。特に近年では液晶駆
動回路を含めた装置の小型化や多画素化が要求されてい
ることからこのようないわゆる駆動回路一体型の液晶表
示装置も注目されている。
【0005】ところで、従来の液晶表示装置において
は、例えば活性層がアモルファスシリコン(非晶質シリ
コン)のゲート下置き型(逆スタガ型)TFTを用いる
場合ではゲート電極(あるいはゲート配線)としてタン
タル(Ta)やモリブデン/タンタル(Mo/Ta )合金など
が用いられているが、液晶表示装置の多画素化や大画面
化、高精細化に伴って、それらの金属材料からなるゲー
ト電極の電気抵抗が無視できなくなりゲート電圧書き込
みが十分には行なわれなくなるため、さらに比抵抗が小
さいアルミニウム(Al)やその合金がゲート電極等の電
極材料として用いられるようになってきた。また、例え
ば活性層が多結晶シリコンから形成されたゲート上置き
型(コプラナ型)TFTを用いる場合では、従来から信
号電極(信号配線)などの電極(配線)用材料としてAl
あるいはAl合金が用いられている。
【0006】一方、液晶表示装置の高精細化が進むと、
画素ピッチが小さくなるため、TFTアレイ基板と対向
基板の合わせ精度を高精度にする必要がある。対向基板
の遮光層は、スイッチング用TFTを遮光するのみなら
ず、信号配線と画素電極との間隙、あるいはゲート配線
と画素電極との間隙をも覆い隠すのが一般的である。こ
のため、TFTアレイ基板と対向基板の合わせ精度を、
たとえば 3μm とすると遮光層の開口サイズを画素電極
の表示部分より 3μm ずつ小さくしなければならない。
遮光層の開口部分の画素のピッチサイズに対する比、す
なわち開口率は通常 30-50%であるが、画素ピッチを小
さくすると、TFTアレイ基板と対向基板の合わせ精度
が悪くなるにしたがい開口率は減少してしまう。しか
し、TFTアレイ基板と対向基板とを 3μm 以下の精度
で対向配置することは極めて困難である。
【0007】この問題を解決するために、遮光層をTF
Tアレイ基板上に絶縁層を介して直接形成することが考
えられている。この場合、TFTアレイ基板上において
各パターンを形成する際のマスクの合わせ精度は容易に
1μm 以下とすることもできるので、開口率の減少を抑
えることができる。
【0008】このようなアクティブマトリクス型液晶表
示装置の構成を図4により説明する。図4(a)は表示
画素領域の平面図であり、図4(b)はその断面構造を
示す図である。なお、図示の明解化のため、図4(b)
においては横方向の縮尺を変えている。
【0009】ガラスなどからなる絶縁基板400の上に
TFT401がある。TFT401は、第 1のp-Siによ
る活性層402とゲート絶縁層403、低抵抗の第 2の
p-Siによるゲート電極404とからなる。ゲート電極4
04の両側部分はTFT401のソース405、ドレイ
ン406であり、n型ドーパントである燐( P)が打ち
込まれて低抵抗となっている。ドレイン406は層間絶
縁層407の開口408を通じて、信号配線409に接
続されている。信号配線409は下層の材料がクロム
(Cr)、上層の材料がアルミニウム(Al)となった積層
構造となっている。ゲート電極404は第 2のp-Siによ
るゲート配線410と一体となっている。また、ソース
405は、層間絶縁層407を挟んで、TFT401の
ソース405上の開口411を通じ、ITOからなる画
素電極412と接続されている。さらに、ソース405
は、蓄積容量413に接続されている。蓄積容量413
はMOS容量であり、その下地414が第 1のp-Siによ
る活性層402と一体であり、ゲート絶縁層403と同
時に形成される絶縁層415を挟んで、上部には第 2の
p-Siによる蓄積容量配線416がある。さらに、TFT
401、蓄積容量413、画素電極412等の上層に第
2の層間絶縁層417があり、さらにその上層に遮光層
418が形成されている。この遮光層418はTFT4
01やゲート配線410および信号配線409と画素電
極412との間隙を覆う形状を持っている。このように
して表示画素がマトリクス状に配列されたアレイ基板を
得る。
【0010】一方、絶縁基板上に透明導電層からなる対
向電極が全面に形成された対向基板(図示を省略)を形
成して、前述の絶縁基板400とを対向させて得られる
間隙に液晶層を挟持してアクティブマトリクス型液晶表
示装置を得る。
【0011】
【発明が解決しようとする課題】しかしながら、上記の
ようなアルミニウム(Al)やアルミニウム(Al)合金からな
る電極(Al配線)は、例えばその上を覆うように層間絶
縁層を堆積する工程などの加熱を要する工程を経過する
際に、ヒロックを生じることが多い。このヒロックに起
因して、上部に堆積される層間絶縁層の被覆性が低下す
るという問題がある。
【0012】また、アルミニウム(Al)やアルミニウム(A
l)合金からなる電極の上を被覆するように層間絶縁層を
形成しさらにその上に別の電極(配線)を形成する場
合、層間絶縁層にピンホール欠陥があるとそのピンホー
ル欠陥から別の電極(配線)を形成するためのエッチャ
ントや化学処理液が浸入してくるため、そのようなエッ
チャントによりアルミニウム(Al)やアルミニウム(Al)合
金は化学的に活性であることから著しくダメージを受け
てしまい、著しい場合には断線不良が生じるという問題
がある。しかもこのような不良は上記ヒロックの存在に
よってさらに助長されてしまうという問題がある。
【0013】とくに、遮光層をTFTアレイ基板上に形
成したアクティブマトリクス型液晶表示装置は、信号線
と遮光層とが電気的に接触する不良が発生しやすくな
る。たとえば、前述の第 2の層間絶縁層にピンホールや
ヒロックが生じるとそこを通じて信号線と遮光層とが物
理的に接触してしまう。あるいは、ピンホールや異物や
カバレージなどの問題により第 2の層間絶縁層が部分的
に薄くなり、その部分での絶縁耐圧が低くなるなどであ
る。
【0014】遮光層は通常一定電位に保たれるようにす
るため、信号線と遮光層とが電気的に接触すると、その
信号線に接続しているTFTには表示用の信号が伝わら
ず線欠陥になるという問題がある。一方、表示画素電極
と遮光層とが前述の理由により電気的接触不良を起こす
場合がある。この場合、液晶層には電圧が印加されない
状態となり、たとえば、ノーマリホワイトモードでは常
時明るい画素欠陥(輝点欠陥)になるという問題があ
る。
【0015】このような問題を解決する従来の方策とし
て、第 2の層間絶縁層を複数回に分けて形成する方法が
提案されているが、第 2の層間絶縁層がアルミニウム(A
l)による信号線上に形成する場合もあり、高温の成膜方
法が適用できない。このため、 450℃程度の常圧CVD
法、 300℃程度のプラズマCVD法などで形成せざるを
得ない。このような層間絶縁層は、ピンホールや異物が
発生しやすく、またカバレージも悪いことから信号線と
遮光層との電気的接触不良を防ぐことができないという
問題がある。
【0016】本発明は、このような課題に対処するため
になされたもので、電極(配線)の電気的接続の信頼性
が高く、しかも製造工程を煩雑化させることなく高歩留
まりで製造することができる液晶表示装置ならびに、遮
光層をTFTアレイ基板上に形成した場合においても線
欠陥や点欠陥を改善することのできる液晶表示装置を提
供することを目的とする。
【0017】
【課題を解決するための手段】本発明の液晶表示装置
は、絶縁性基板上に形成されて液晶セルを駆動するTF
Tを備え、TFTに接続された電極であって、アルミニ
ウム(Al)またはアルミニウム(Al)合金から形成された下
層とこの下層とは異なる材料から形成された上層との 2
層構造に形成されかつ下層の側端の露出面が酸化されて
いる電極を具備することを特徴としている。
【0018】また、本発明の他の液晶表示装置は、TF
Tに接続された電極上に層間絶縁層を介して所定の位置
に遮光層を有し、かつ遮光層の下部に位置する電極のう
ち少なくとも信号線の表面が、信号線を形成する物質の
酸化物で形成されていることを特徴としている。
【0019】なお、本発明に係わるTFTは、コプラナ
型TFTあるいは逆スタガ型TFTのいずれの場合でも
適用が可能である。
【0020】また、前述の電極は、前述のTFTのゲー
ト、ソース、ドレインのいずれに接続される電極の場合
でも本発明は有効である。
【0021】本発明に係わる電極材料としてはアルミニ
ウム(Al)金属単体、アルミニウム−銅合金、アルミニウ
ム−シリコン合金、アルミニウム−銅−シリコン合金等
のアルミニウム合金、タンタル(Ta)、チタン(Ti)、クロ
ム(Cr)、タングステン( W)、ニオブ(Nb)、モリブデン(M
o)等の金属およびこれらを組み合わせた合金等がある。
【0022】また、積層構造とする場合はタンタル(T
a)、タングステン( W)、モリブデン(Mo)等とアルミニウ
ム(Al)またはアルミニウム(Al)合金等のエッチング選択
比の異なる金属材料を好適に用いることができる。
【0023】電極表面を酸化する手段としては、酸素プ
ラズマ処理法、酸素ラジカルによる処理法、酸素ガスを
含んだ雰囲気中で 300-400℃で熱処理する方法、陽極酸
化する方法等がある。さらに、上述の信号線形成過程に
おいて、レジストをアッシャにて剥離し、そのままアッ
シング工程の時間を延長することで信号線表面を酸化す
ることもできる。
【0024】
【作用】本発明の第 1の発明においては、電極を 2層構
造とすることで、エッチング耐性の高い上層の膜により
アルミニウム(Al)やアルミニウム(Al)合金からなるエッ
チング耐性の低い下層の表面を後工程で用いるエッチャ
ントによる腐食から保護する。またアルミニウム(Al)や
アルミニウム(Al)合金からなるエッチング耐性の低い下
層の側端の露出面は酸化処理を施して酸化アルミニウム
を形成してエッチング耐性を向上させて、その側端面を
エッチャントによる腐食から保護する。こうして上面も
側端面も後工程で用いるエッチャントによる腐食から保
護することができる。しかも下層はアルミニウムから形
成されているので導電性が極めて良好でTFTの動作特
性を良好なものとすることができる。また上層、下層と
もパターニングした後に下層の側端の露出面を酸化して
不活性化することができるので、フォトエッチング工程
を追加することなく 2層構造として電極を形成すること
ができる。
【0025】また、上層の材料は下層の材料とは独立に
別材料から形成することができるので、その別材料とし
てアルミニウム(Al)とはエッチング選択比の大きく異な
る材料を用いることにより上層にコンタクトホールなど
を穿設して下層のアルミニウム(Al)等をそのコンタクト
ホールで露出させる際などのエッチング制御を簡易に行
なうことができ、確実な電気的接続を実現することがで
きる。
【0026】本発明の第 2の発明においては、金属材料
で形成されている信号線表面を信号線形成材料の酸化物
層とすることによって絶縁性を向上させることができ
る。これは、金属層自体の表面に絶縁物質である酸化物
層が直接積層されること、信号線形成材料の酸化物層は
CVD法などによる堆積層に比較して、ピンホール、異
物、カバレージなどの点で優れていること等の理由によ
る。その結果、信号線表面の上層にある遮光層との絶縁
性がより向上し、液晶表示装置の表示品位が向上する。
【0027】
【実施例】以下、本発明の液晶表示装置の実施例を図面
に基づいて詳細に説明する。 実施例1 この第1の実施例は、活性層として多結晶シリコンを用
いたコプラナ型のTFTを有する液晶表示装置に本発明
を適用した場合の一例を示したものである。なお説明の
簡潔化のため、その特徴部分であるTFTの電極部分の
構造を中心として、その製造工程を追って以下に説明す
る。図1は本発明に係る第1の実施例の液晶表示装置の
構造を示す断面図である。
【0028】図1に示すように、例えば石英基板のよう
な絶縁性基板101上に多結晶シリコン(以下p-Siと略
称)を用いた活性層103が形成され、その上にゲート
絶縁層105を介してゲート電極107が形成され、そ
のゲート電極107および活性層103を被覆するよう
に層間絶縁層109が形成され、その層間絶縁層109
のゲート電極両脇部分にコンタクトホール111、11
3が穿設される。そのコンタクトホール111を通して
活性層103のソース領域115に接続される2層構造
のソース電極119が形成されている。そしてそれらを
覆うように第2の層間絶縁層123が形成され、さらに
ドレイン領域117にコンタクトホール125を通して
接続されるようにITOからなる画素電極127が形成
されて、この第1の実施例に係るTFTの主要部は形成
されている。
【0029】まず、石英基板のような絶縁性基板101
上にp-Si薄膜を減圧CVD装置を用いて2000オングスト
ロームの膜厚に成膜する。そしてこのp-Si薄膜をフォト
リソグラフィ法により活性層103として島状にパター
ニングした後、その表面を熱酸化法によって酸化して 5
00オングストロームの層厚のゲート絶縁層105を形成
する。
【0030】続いて、減圧CVD装置を用いて4000オン
グストロームのp-Si膜を成膜した後、これに燐(P )な
どの不純物を添加し活性化熱処理を施して低抵抗化した
後、不要部分をエッチング除去して(パターニングし
て)ゲート電極107を形成する。
【0031】続いて前述のゲート電極107をマスクと
して用いて自己整合的に不純物イオンを活性層103に
注入して、ソース領域115およびドレイン領域117
を形成する。
【0032】次にCVD装置を用いて SiOx (酸化シリ
コン)膜を成膜して層間絶縁層109を形成する。そし
てその層間絶縁層109にフォトリソグラフィ法により
ソース領域115およびドレイン領域117に各々到達
するコンタクトホール111、113をそれぞれ穿設す
る。
【0033】続いてアルゴンガスを用いたスパッタリン
グによってアルミニウム(Al)あるいはアルミニウム(Al)
合金を4000オングストローム堆積してソース電極119
の下層129とするべくアルミニウム膜あるいはアルミ
ニウム合金膜を形成する。そしてその上に連続してタン
タル(Ta)あるいはモリブデン(Mo)あるいはタングステン
(W )などの金属材料を2000オングストローム堆積して前
述の電極119の上層133とするべくその金属膜を成
膜する。そして不要部分のアルミニウム膜あるいはアル
ミニウム合金膜とタンタル(Ta)等の金属膜とをエッチン
グ除去して、ソース領域115に接続される 2層構造の
ソース電極119を形成する。そして酸素プラズマ中に
暴露することにより、アルミニウム(Al)あるいはアルミ
ニウム(Al)合金からなる下層129の露出している側端
面137を酸化させる。
【0034】そして窒素雰囲気中で30分間の 450℃の熱
処理を施すことにより電極119の電極や配線と活性層
103のような半導体材料からなる部位との界面におけ
る相互拡散を行なって、このTFTの電極および配線の
主要部をほぼ完成させる。
【0035】その後、常圧CVD法により SiNx 膜を60
00オングストロームの膜厚に成膜し第2の層間絶縁層1
23を形成する。そしてドレイン領域117上面に到達
するコンタクトホール125を前述の第2の層間絶縁層
123に穿設する。そしてこのコンタクトホール125
を通してドレイン領域117に接続するように、膜厚15
00オングストロームのITOをアルゴンガスを用いたス
パッタリングによって成膜しこれをフォトエッチングに
よりパターニングして画素電極127を形成する。そし
てこれらの上を被覆するように配向膜(図示省略)を形
成して、TFT基板の主要部が完成する。そして図示は
省略するがこのTFT基板を対向電極が形成された対向
基板と間隙を有して対向するように組み合わせ、周囲を
接着剤兼封止材で封止してその間隙に液晶組成物を注入
して、本発明に係る液晶表示装置の主要部が完成する。
【0036】このようにして得られた本発明に係る液晶
表示装置は、比抵抗が小さいアルミニウム(Al)あるいは
アルミニウム(Al)合金をその電極119、121の下層
129、131の材料として用いているので、高速な動
作が可能であり、しかもその電極119、121の下層
129、131を形成するアルミニウム(Al)部分の上面
はタンタル(Ta)のような金属膜からなる上層133、1
35で被覆されているとともにその側端面137はアル
ミニウム酸化膜で被覆されているので耐エッチャント性
も極めて高いものとなり、高歩留まりで製造することが
でき、また電気的接続等の信頼性も高いものとなってい
る。
【0037】実施例2 この第2の実施例は、活性層として非晶質シリコン(以
下a-Siと略称)を用いた逆スタガ型(ゲート下置き型)
のTFTを有する液晶表示装置に本発明を適用した場合
の一例を示したものである。図2は第2の実施例の液晶
表示装置の構造を示す断面図である。
【0038】まず石英基板のような透明絶縁性基板20
1上にアルゴンガスのスパッタリングによりアルミニウ
ム(Al)もしくはアルミニウム(Al)合金の下層203を20
00オングストロームの膜厚に形成し、その上に連続して
モリブデン/タンタル(Mo/Ta)合金の上層膜205を
1000オングストロームの膜厚に成膜する。そしてゲート
電極207となるべき部分を残して不要部分をフォトリ
ソグラフィにより除去して(パターニングして) 2層構
造のゲート電極207をパターン形成する。そしてアル
ミニウム(Al)もしくはアルミニウム(Al)合金からなる下
層203の側端面209を酸素プラズマ中に暴露して酸
化する。
【0039】次に常圧CVDを用いて SiOx 膜211を
4000オングストローム成膜し、その上に SiNx 膜213
を4000オングストローム成膜して 2層膜からなるゲート
絶縁層215を形成する。
【0040】そしてこのゲート絶縁層215の上に活性
層217とするべくa-Si膜を 500オングストロームの膜
厚に成膜する。続いてその上にプラズマCVD法を用い
て SiNx 膜を2000オングストロームの膜厚で成膜しエッ
チングによりパターニングしてエッチングストッパ21
9を形成する。続いてその上を被覆するようにソース領
域221およびドレイン領域223それぞれのオーミッ
クコンタクト層225、227となるn+ a-Si膜を 500
オングストロームの膜厚に成膜し、前述のゲート絶縁層
215の第2層である SiNx 膜213と活性層217と
なるa-Si膜とオーミックコンタクト層225、227と
なるn+ a-Si膜とを一度にエッチングして島状にパター
ン形成する。
【0041】続いて、ITO膜をスパッタリング法によ
り1500オングストロームの膜厚に成膜しこれをパターニ
ングして画素電極229を形成する。
【0042】そしてアルミニウム/クロム(Al/Cr)の
2層金属膜を合計4000オングストロームの膜厚に成膜
し、これをパターニングして、ソース領域221にオー
ミックコンタクト層225を介して接続するソース電極
231と、ドレイン領域223にオーミックコンタクト
層227を介して接続するとともに画素電極229に接
続するドレイン電極233をそれぞれ形成して、この液
晶表示装置のTFTおよびその電気的接続部分の主要部
がほぼ完成する。
【0043】このような逆スタガ型(ゲート下置き型)
のTFTに本発明を適用した第2の実施例の場合におい
ても、第1の実施例と同様に比抵抗が小さいアルミニウ
ム(Al)あるいはアルミニウム(Al)合金をそのゲート電極
207の材料として用いているので、高速な動作が可能
でありしかもそのゲート電極207の下層203を形成
するアルミニウム(Al)部分の上面はタンタル(Ta)のよう
な耐エッチング性の高い金属からなる上層膜205で被
覆されているとともにその側端面209はアルミニウム
酸化膜で被覆されているので、耐エッチャント性が極め
て高いものとなり高歩留まりで製造することができ、ま
た信頼性の高いものとなっている。
【0044】上記実施例の液晶表示装置においては、I
TO膜のパターニングの際などに用いるエッチング液の
ピンホール欠陥などを通してのしみ込みに起因した電極
の欠陥の発生は、約 0.5%程度に減少した。これは、従
来の液晶表示装置の場合の同様な欠陥の発生率が約10%
程度もあったことと比較して、電極欠陥の発生を著しく
低下させることが実現できたことを示している。
【0045】なお、上記実施例では電極の下層のアルミ
ニウム(Al)またはアルミニウム(Al)合金の膜を保護する
上層の膜の金属材料としてタンタル(Ta)、モリブデン(M
o)等を用いる場合を例示したが、本発明はこれらのみに
は限定させず、いわゆる高融点金属もしくは耐エッチャ
ント特性の良好な材料であれば、その他の材料も好適に
用いることができる。
【0046】また、アルミニウム(Al)からなる下層の側
端面の酸化処理の方法としては、上記実施例のような酸
素プラズマ処理のみには限定せず、この他にも濃硝酸を
用いた化学処理や、酸素雰囲気中での熱酸化や、陽極酸
化などを用いることもできる。そしてこのとき形成する
酸化部分の厚さ(側端面から内側への厚み)は、 500〜
1500オングストローム程度が望ましい。これは、 500オ
ングストローム未満では酸化部分にピンホール等の欠陥
が残存してエッチャントに対するアルミニウム下層の十
分な保護ができないおそれがあり、また1500オングスト
ローム程度以上にするとその分、残りのアルミニウム部
分が減少して電極(配線)としての有効断面積が小さく
なって電気抵抗が大きくなってしまうからである。また
そのように酸化部分を厚く形成するためには酸化時間を
長くとらなければならずスループットが悪化するからで
ある。
【0047】その他、本発明の要旨を逸脱しない範囲
で、本発明の液晶表示装置の各部位の形成材料やその成
膜方法などの変更が種々可能であることは言うまでもな
い。
【0048】実施例3 図3は、本実施例におけるp-SiTFTを用いた液晶表示
装置の表示画素領域の部分断面図である。絶縁基板30
0の上にTFT301がある。TFT301は、第 1の
p-Siによる活性層302とゲート絶縁層303、低抵抗
の第 2のp-Siによるゲート電極304とからなる。ゲー
ト電極304の両側部分はTFT301のソース30
5、ドレイン306であり、n型ドーパントである燐
( P)が打ち込まれて低抵抗となっている。ドレイン3
06は第 1の層間絶縁層307のスルーホール308を
通じて、信号配線309に接続されている。信号配線3
09は下層の材料がクロム(Cr)、上層の材料がアルミ
ニウム(Al)となった積層構造となっている。ゲート電
極304は第 2のp-Siによるゲート配線310と一体と
なっている。また、ソース305は、第 1の層間絶縁層
307を挟んで、TFT301のソース305上のスル
ーホール311を通じ、ITOからなる画素電極312
と接続されている。また、ソース305は、層間絶縁層
307を挟んで、TFT301のソース305上のスル
ーホール311を通じ、ITOからなる画素電極312
と接続されている。さらに、ソース305は、蓄積容量
313に接続されている。蓄積容量313はMOS容量
であり、その下地314が第 1のp-Siによる活性層30
2と一体であり、ゲート絶縁層303と同時に形成され
る絶縁層315を挟んで、上部には第 2のp-Siによる蓄
積容量配線316がある。信号配線309の表面には、
この信号配線材料であるクロム(Cr)およびアルミニウ
ム(Al)を酸化してなる酸化膜319が形成されてお
り、さらに上層に第 2の層間絶縁層317および遮光層
318が形成されている。この遮光層318はTFT3
01やゲート配線310および信号配線309と画素電
極312との間隙を覆う形状を持っている。このように
して表示画素がマトリクス状に配列されたアレイ基板と
なる。
【0049】このような構造を有するアレイ基板の製造
方法を以下に述べる。
【0050】石英基板上に減圧CVD法によりドープし
ていない第 1のp-Siを成膜後、パターニングしてTFT
の活性層および蓄積容量の下地とする。引続き、この活
性層を熱酸化してTFTのゲート絶縁層および蓄積容量
絶縁層とする。ゲート絶縁層の厚さは 600オングストロ
ームとした。引続き、燐( P)をドープした第 2のp-Si
を減圧CVD法により成膜後、パターニングしてTFT
のゲート電極およびゲート配線とする。引続き、イオン
注入法により、pMOS−TFTとすべき部分には硼素
( B)を、nMOS−TFTとすべき部分には燐( P)
を注入してTFTのソースおよびドレインとする。引続
き、減圧CVD法により SiO2 を 800℃にて全面に成膜
して第 1の層間絶縁層とする。このことは前述のソース
およびドレインに注入した不純物の活性化を兼ねる。第
1の層間絶縁層の厚さは5000オングストロームとした。
引続き、スパッタリング法によりITOを成膜後、パタ
ーニングして画素電極とする。このITO画素電極はT
FTのソースと接続されている。引続き、スパッタリン
グ法によりクロム(Cr)、アルミニウム(Al)の順に成
膜しパターニングして信号配線とする。この信号配線は
TFTのドレインと接続されている。
【0051】このようにして形成されたアレイ基板を 3
00℃程度の酸素プラズマ中で処理して信号配線の表面に
500オングストローム程度の酸化層を形成する。この上
に常圧CVD法により 450℃にて SiO2 を成膜して第 2
の層間絶縁層とする。第 2の層間絶縁層の厚さは5000オ
ングストロームとした。引続き、スパッタリング法によ
りクロム(Cr)を成膜しパターニングして遮光層とす
る。
【0052】本実施例において、信号線と遮光層との間
は信号線表面の酸化層と第 2の層間絶縁層の 2層構造と
なっている。しかも、信号線表面の酸化層である金属酸
化層は、常圧CVD法による堆積膜に比べてピンホール
が少なく、かつカバレージも良好である。
【0053】一方、絶縁基板上に透明導電層からなる対
向電極が全面に形成された対向基板(図示を省略)を形
成して、前述の絶縁基板300とを対向させて得られる
間隙に液晶層を挟持してアクティブマトリクス型液晶表
示装置を得る。
【0054】得られたアクティブマトリクス型液晶表示
装置の信号線と遮光層との接触による線欠陥発生率は 1
%以下であった。一方、比較例として信号線表面の酸化
層を有しない以外は実施例1と同一のアクティブマトリ
クス型液晶表示装置を作製した結果、その線欠陥発生率
は約 10-15%であった。
【0055】実施例4 第 2の層間絶縁層を常圧CVD法による SiO2 層および
プラズマCVD法による SiNx 層の積層構造とする以外
は実施例1と同一のアクティブマトリクス型液晶表示装
置を作製した結果、その線欠陥発生率は約 0.1%以下で
あった。一方、比較例として信号線表面の酸化層を有し
ない以外は実施例3と同一のアクティブマトリクス型液
晶表示装置を作製した結果、その線欠陥発生率は約 6-8
%であった。
【0056】
【発明の効果】本発明の液晶表示装置は、薄膜トランジ
スタに接続された 2層電極のアルミニウム乃至アルミニ
ウム合金から形成された層の側端の露出面が酸化されて
いるので、電極(配線)の電気的接続の信頼性が高く、
しかも製造工程を煩雑化させることなく高歩留まりで製
造することができる液晶表示装置が得られる。
【0057】また、薄膜トランジスタアレイ基板上に遮
光層を有する場合にも、遮光層の下部に位置する信号線
の表面が、これら信号線を形成する物質の酸化物で形成
されているので、信号線と遮光層とが電気的に接触する
不良の発生が著しく減少する。その結果、液晶表示装置
の線欠陥を大幅に抑制することができ、表示品位が向上
する。
【0058】さらに、信号線と遮光層との電気的な接触
が著しく減少するので、薄膜トランジスタアレイ基板上
に遮光層を容易に形成することができる。このため、遮
光層のパターンずれが非常に小さくなり、遮光層の開口
サイズを必要最小限の大きさまで大きくすることができ
る。その結果、液晶表示装置の開口率を向上させること
ができる。
【図面の簡単な説明】
【図1】本発明に係る第1の実施例の液晶表示装置の構
造を示す断面図である。
【図2】本発明に係る第2の実施例の液晶表示装置の構
造を示す断面図である。
【図3】本発明に係る第3の実施例の液晶表示装置の表
示画素領域の部分断面図である。
【図4】従来のアクティブマトリクス型液晶表示装置の
構成を示す図である。なお、図4(a)は表示画素領域
の平面図を、図4(b)は断面構造をそれぞれ示す。
【符号の説明】
101…絶縁性基板、103…活性層、105…ゲート
絶縁層、107…ゲート電極、109…層間絶縁層、1
11、113…コンタクトホール、115…ソース領
域、117…ドレイン領域、119…ソース電極、12
1…ドレイン電極、123…第2の層間絶縁層、125
…コンタクトホール、127…画素電極、129、13
1…下層、133、135…上層、137…側端面。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に形成されて液晶セルを駆
    動する薄膜トランジスタを備え、 前記薄膜トランジスタに接続された電極であって、アル
    ミニウムまたはアルミニウム合金から形成された下層と
    前記下層とは異なる材料から形成された上層との 2層構
    造に形成されかつ前記下層の側端の露出面が酸化されて
    いる電極を具備することを特徴とする液晶表示装置。
  2. 【請求項2】 請求項1記載の液晶表示装置において、
    前記薄膜トランジスタに接続された電極上に層間絶縁層
    を介して所定の位置に遮光層を有し、かつ前記遮光層の
    下部に位置する前記電極のうち少なくとも信号線の表面
    が、前記信号線を形成する物質の酸化物で形成されてい
    ることを特徴とする液晶表示装置。
JP5157599A 1993-06-28 1993-06-28 液晶表示装置 Withdrawn JPH0713180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5157599A JPH0713180A (ja) 1993-06-28 1993-06-28 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5157599A JPH0713180A (ja) 1993-06-28 1993-06-28 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0713180A true JPH0713180A (ja) 1995-01-17

Family

ID=15653242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5157599A Withdrawn JPH0713180A (ja) 1993-06-28 1993-06-28 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0713180A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
JPH11258633A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
JP2004177946A (ja) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd 液晶表示装置の製造方法
US6885027B2 (en) 1994-06-02 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
WO2007029756A1 (ja) * 2005-09-07 2007-03-15 Asahi Glass Company, Limited 補助配線付き基体およびその製造方法
US7517464B2 (en) 2002-11-15 2009-04-14 Nec Lcd Technologies, Ltd. Method for manufacturing an LCD device
US11573469B2 (en) 2018-03-02 2023-02-07 Japan Display Inc. Array substrate and liquid crystal display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885027B2 (en) 1994-06-02 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US7148506B2 (en) 1994-06-02 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US7459724B2 (en) 1994-06-02 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
JPH11258633A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2004177946A (ja) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd 液晶表示装置の製造方法
US7517464B2 (en) 2002-11-15 2009-04-14 Nec Lcd Technologies, Ltd. Method for manufacturing an LCD device
WO2007029756A1 (ja) * 2005-09-07 2007-03-15 Asahi Glass Company, Limited 補助配線付き基体およびその製造方法
US11573469B2 (en) 2018-03-02 2023-02-07 Japan Display Inc. Array substrate and liquid crystal display device

Similar Documents

Publication Publication Date Title
US4905066A (en) Thin-film transistor
US7450200B2 (en) Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US7511304B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate and display device
US7276732B2 (en) Thin film transistor array panel
US6678017B1 (en) Display panel and method of fabricating the same
US6259119B1 (en) Liquid crystal display and method of manufacturing the same
KR100258487B1 (ko) 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
JPH10319431A (ja) 薄膜トランジスタアレイ基板
KR20000022736A (ko) 박막 트랜지스터 및 액정 표시 장치
JP2005057240A (ja) 薄膜半導体素子、及び薄膜半導体素子の製造方法
JPH0926602A (ja) アクティブマトリクス表示装置
JPH0713180A (ja) 液晶表示装置
JP3573778B2 (ja) 液晶表示装置
JPH0772508A (ja) 薄膜トランジスタパネル
JP3231487B2 (ja) アクティブマトリクス型液晶表示装置
JP2004347779A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JPH0572561A (ja) アクテイブマトリクス基板
JPH0990406A (ja) 液晶表示装置
JP2574837B2 (ja) 薄膜トランジスタマトリクスとその製造方法
JP3424618B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JPH0933947A (ja) アクティブマトリクス基板およびその製造方法
JPH0713145A (ja) 薄膜トランジスタアレイ基板の製造方法
JPH11326949A (ja) アクティブマトリクス型液晶表示素子

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905