JPH0933947A - アクティブマトリクス基板およびその製造方法 - Google Patents
アクティブマトリクス基板およびその製造方法Info
- Publication number
- JPH0933947A JPH0933947A JP18312795A JP18312795A JPH0933947A JP H0933947 A JPH0933947 A JP H0933947A JP 18312795 A JP18312795 A JP 18312795A JP 18312795 A JP18312795 A JP 18312795A JP H0933947 A JPH0933947 A JP H0933947A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel electrode
- transparent conductive
- active matrix
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置の開口率を向上すると共に、絵
素電極とソース電極との間のリークを防いで良好な表示
品位を得る。 【解決手段】 走査線２および信号線３上に形成された
絶縁膜１０上に、透明導電膜からなる絵素電極１３と金
属薄膜からなる光遮蔽膜１２とが基板側からこの順に積
層されている。絶縁膜１０により走査線２および信号線
３と絵素電極１３とのリークを防ぎ、光遮蔽膜１２によ
りコントラストを向上させると共にＴＦＴの劣化を防い
で、さらに開口率を向上させている。この絶縁膜１０と
光遮蔽膜１２との間に絵素電極１３が形成されているの
で、金属薄膜をエッチングする際に透明導電膜がエッチ
ング阻止層として機能し、その結果、劣化のない良好な
絶縁膜１０が得られる。
素電極とソース電極との間のリークを防いで良好な表示
品位を得る。 【解決手段】 走査線２および信号線３上に形成された
絶縁膜１０上に、透明導電膜からなる絵素電極１３と金
属薄膜からなる光遮蔽膜１２とが基板側からこの順に積
層されている。絶縁膜１０により走査線２および信号線
３と絵素電極１３とのリークを防ぎ、光遮蔽膜１２によ
りコントラストを向上させると共にＴＦＴの劣化を防い
で、さらに開口率を向上させている。この絶縁膜１０と
光遮蔽膜１２との間に絵素電極１３が形成されているの
で、金属薄膜をエッチングする際に透明導電膜がエッチ
ング阻止層として機能し、その結果、劣化のない良好な
絶縁膜１０が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば液晶表示
装置などに使用され、スイッチング素子として薄膜トラ
ンジスタ等の非線形素子がマトリクス状に形成されたア
クティブマトリクス基板およびその製造方法に関する。
装置などに使用され、スイッチング素子として薄膜トラ
ンジスタ等の非線形素子がマトリクス状に形成されたア
クティブマトリクス基板およびその製造方法に関する。
【０００２】
【従来の技術】近年、ノート型パーソナルコンピュータ
等のＯＡ（オフィスオートメーション）機器やＡＶ（オ
ーディオビジュアル）装置には低消費電力であることが
求められている。それに伴い、それらに用いられている
液晶表示装置（ＬＣＤ）、特にアクティブマトリクス型
液晶表示装置（ＡＭ−ＬＣＤ）も低消費電力化が強く要
求されている。
等のＯＡ（オフィスオートメーション）機器やＡＶ（オ
ーディオビジュアル）装置には低消費電力であることが
求められている。それに伴い、それらに用いられている
液晶表示装置（ＬＣＤ）、特にアクティブマトリクス型
液晶表示装置（ＡＭ−ＬＣＤ）も低消費電力化が強く要
求されている。
【０００３】上記ＡＭ−ＬＣＤは、絵素電極とその絵素
電極を選択駆動するスイッチング素子とがマトリクス上
に形成されたアクティブマトリクス基板と、対向電極が
形成された対向基板との間に、液晶が狭持された構造を
有する。上記スイッチング素子としては、薄膜トランジ
スタ（ＴＦＴ）素子、ＭＩＭ（金属−絶縁層−金属）素
子、ＭＯＳ（金属−酸化物−シリコン）トランジスタ素
子、ダイオード、バリスタ等の非線形素子が一般に知ら
れている。
電極を選択駆動するスイッチング素子とがマトリクス上
に形成されたアクティブマトリクス基板と、対向電極が
形成された対向基板との間に、液晶が狭持された構造を
有する。上記スイッチング素子としては、薄膜トランジ
スタ（ＴＦＴ）素子、ＭＩＭ（金属−絶縁層−金属）素
子、ＭＯＳ（金属−酸化物−シリコン）トランジスタ素
子、ダイオード、バリスタ等の非線形素子が一般に知ら
れている。
【０００４】このＡＭ−ＬＣＤの低消費電力化のための
有効な手段としては、開口率を向上させることが挙げら
れる。ＡＭ−ＬＣＤの開口率を向上させる技術として、
Ｐｉｘｅｌ ｏｎ Ｐａｓｓ（絵素電極を層間絶縁膜を
介して配線やスイッチング素子の上方に形成した構成）
が有る。従来のＰｉｘｅｌ ｏｎ Ｐａｓｓ構造とし
て、図３に示すものが知られている（特開平５−１００
２５０号）。この液晶表示装置は、図面下側の絶縁基板
２６上に、ゲート配線１３、ソース配線１７および絵素
のスイッチング素子としてのプレーナ型ＴＦＴ１２が設
けられ、その上方に層間絶縁膜３７、更に絵素電極１１
が形成されている、アクティブマトリクス基板を備え
る。
有効な手段としては、開口率を向上させることが挙げら
れる。ＡＭ−ＬＣＤの開口率を向上させる技術として、
Ｐｉｘｅｌ ｏｎ Ｐａｓｓ（絵素電極を層間絶縁膜を
介して配線やスイッチング素子の上方に形成した構成）
が有る。従来のＰｉｘｅｌ ｏｎ Ｐａｓｓ構造とし
て、図３に示すものが知られている（特開平５−１００
２５０号）。この液晶表示装置は、図面下側の絶縁基板
２６上に、ゲート配線１３、ソース配線１７および絵素
のスイッチング素子としてのプレーナ型ＴＦＴ１２が設
けられ、その上方に層間絶縁膜３７、更に絵素電極１１
が形成されている、アクティブマトリクス基板を備え
る。
【０００５】上記プレーナ型ＴＦＴ１２は、最下層に半
導体層１４を有する。この半導体層１４は、平面的に、
ソース／チャネル／ドレインが形成され、ソース・ドレ
イン２２ａ、２２ｂに導電膜３４とソース配線１７とが
接続され、チャネルの上にゲート絶縁膜１５を介してゲ
ート電極１６が形成されている。また、ドレインと絵素
電極１１とのコンタクトは、前記導電膜３４およびその
上側の導電性光遮蔽膜２５を用いて行われている。そし
て、絵素電極１１の上に、ＴＦＴ１２を覆うように絶縁
性光遮蔽膜４２が形成されている。なお、図中の３３お
よび３５は、層間絶縁膜であり、２３は蓄積容量ライン
である。
導体層１４を有する。この半導体層１４は、平面的に、
ソース／チャネル／ドレインが形成され、ソース・ドレ
イン２２ａ、２２ｂに導電膜３４とソース配線１７とが
接続され、チャネルの上にゲート絶縁膜１５を介してゲ
ート電極１６が形成されている。また、ドレインと絵素
電極１１とのコンタクトは、前記導電膜３４およびその
上側の導電性光遮蔽膜２５を用いて行われている。そし
て、絵素電極１１の上に、ＴＦＴ１２を覆うように絶縁
性光遮蔽膜４２が形成されている。なお、図中の３３お
よび３５は、層間絶縁膜であり、２３は蓄積容量ライン
である。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来のアクティブマトリクス基板においては、光遮蔽膜２
５や４２をエッチングする際に、各々の下側に設けられ
ている保護膜としての前記層間絶縁膜３７、３３および
３５が劣化するという問題がある。この問題は、ウェッ
トエッチング法およびドライエッチング法のどちらを用
いた場合でも発生する。これは、プレーナ型、逆スタガ
型のＴＦＴやＭＩＭ素子等でも同様に発生する。
来のアクティブマトリクス基板においては、光遮蔽膜２
５や４２をエッチングする際に、各々の下側に設けられ
ている保護膜としての前記層間絶縁膜３７、３３および
３５が劣化するという問題がある。この問題は、ウェッ
トエッチング法およびドライエッチング法のどちらを用
いた場合でも発生する。これは、プレーナ型、逆スタガ
型のＴＦＴやＭＩＭ素子等でも同様に発生する。
【０００７】ウェットエッチング法を用いた場合、保護
膜を成膜する工程で、ゴミ等によってできる穴や膜の剥
離等により膜欠損が生じると、その膜欠損にエッチング
液が浸透して、更に膜欠損が拡大する。一方、ドライエ
ッチング法を用いた場合、光遮蔽膜２５の材料であるＴ
ｉ等と保護膜の材料であるＳｉＮx等とでは、ＳｉＮx等
のエッチングレートの方がＴｉ等のエッチングレートよ
りも大きく、両者の間にエッチングレート選択比がな
い。そのため、光遮蔽膜のエッチングが完了する前に保
護膜が大きくエッチングされてしまう。その結果、アク
ティブマトリクス基板の製造が困難になる。
膜を成膜する工程で、ゴミ等によってできる穴や膜の剥
離等により膜欠損が生じると、その膜欠損にエッチング
液が浸透して、更に膜欠損が拡大する。一方、ドライエ
ッチング法を用いた場合、光遮蔽膜２５の材料であるＴ
ｉ等と保護膜の材料であるＳｉＮx等とでは、ＳｉＮx等
のエッチングレートの方がＴｉ等のエッチングレートよ
りも大きく、両者の間にエッチングレート選択比がな
い。そのため、光遮蔽膜のエッチングが完了する前に保
護膜が大きくエッチングされてしまう。その結果、アク
ティブマトリクス基板の製造が困難になる。
【０００８】上述した問題は、光遮蔽膜の材料としてＴ
ｉの代わりにアルミニウム（Ａｌ）やモリブデン（Ｍ
ｏ）、Ｔａ等を用いても解決されない。例えば、フッ素
系のドライエッチングにおいて、Ｔｉ、Ａｌ、Ｍｏ、Ｔ
ａ等の金属膜の中で最もエッチングレートが早いのはＴ
ａ膜である。Ｔａ膜のエッチングレートを１とすると、
保護膜の材料となるＳｉＮxのエッチングレートは約３
倍であり、Ｔａ／ＳｉＮxのエッチングレートの選択比
は０．３となる。Ｔｉ、Ａｌ、Ｍｏ等、他の金属膜では
エッチングレートの選択比は更に小さくなる。その結
果、光遮蔽膜の材料としてＴｉの代わりにＡｌ、Ｍｏ、
Ｔａ等を用いても、光遮蔽膜のエッチングが完了する前
に保護膜が大きくエッチングされる。また、光遮蔽膜と
してＴａＮを用いた場合でも、ＴａＮ／ＳｉＮxのエッ
チングレートの選択比は０．３程度であるので同様の問
題が発生する。
ｉの代わりにアルミニウム（Ａｌ）やモリブデン（Ｍ
ｏ）、Ｔａ等を用いても解決されない。例えば、フッ素
系のドライエッチングにおいて、Ｔｉ、Ａｌ、Ｍｏ、Ｔ
ａ等の金属膜の中で最もエッチングレートが早いのはＴ
ａ膜である。Ｔａ膜のエッチングレートを１とすると、
保護膜の材料となるＳｉＮxのエッチングレートは約３
倍であり、Ｔａ／ＳｉＮxのエッチングレートの選択比
は０．３となる。Ｔｉ、Ａｌ、Ｍｏ等、他の金属膜では
エッチングレートの選択比は更に小さくなる。その結
果、光遮蔽膜の材料としてＴｉの代わりにＡｌ、Ｍｏ、
Ｔａ等を用いても、光遮蔽膜のエッチングが完了する前
に保護膜が大きくエッチングされる。また、光遮蔽膜と
してＴａＮを用いた場合でも、ＴａＮ／ＳｉＮxのエッ
チングレートの選択比は０．３程度であるので同様の問
題が発生する。
【０００９】このような保護膜の劣化したアクティブマ
トリクス基板を用いて液晶表示装置を作製すると、ソー
ス配線と絵素電極との間にリークが生じて点欠陥が発生
するので、重大な表示品位不良となる。また、特開平５
−１００２５０号では、コンタクト部の光遮蔽膜の他
に、絵素上にもう一層、光遮蔽膜を形成しているが、こ
れはプロセスが一つ増加するため好ましくない。
トリクス基板を用いて液晶表示装置を作製すると、ソー
ス配線と絵素電極との間にリークが生じて点欠陥が発生
するので、重大な表示品位不良となる。また、特開平５
−１００２５０号では、コンタクト部の光遮蔽膜の他
に、絵素上にもう一層、光遮蔽膜を形成しているが、こ
れはプロセスが一つ増加するため好ましくない。
【００１０】本発明は、このような従来技術の課題を解
決すべくなされたものであり、光遮蔽膜により開口率を
向上できる共に、絶縁保護膜を劣化することなく形成し
て絵素電極とソース電極との間のリークを防ぐことがで
き、かつプロセスの増加を伴わないアクティブマトリク
ス基板およびその製造方法を提供することを目的とす
る。
決すべくなされたものであり、光遮蔽膜により開口率を
向上できる共に、絶縁保護膜を劣化することなく形成し
て絵素電極とソース電極との間のリークを防ぐことがで
き、かつプロセスの増加を伴わないアクティブマトリク
ス基板およびその製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上に、複数の走査線及び複数
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板であって、該走査線、該信号線および該
非線形素子を覆って形成された透明絶縁膜の上に、該絵
素電極である透明導電膜が、該透明絶縁膜に設けたコン
タクトホールを介して該非線形素子の電極に電気的に接
続した状態に設けられ、更に該透明導電膜の上に該非線
形素子を覆って金属薄膜からなる光遮蔽膜が設けられ、
そのことにより上記目的が達成される。
リクス基板は、絶縁性基板上に、複数の走査線及び複数
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板であって、該走査線、該信号線および該
非線形素子を覆って形成された透明絶縁膜の上に、該絵
素電極である透明導電膜が、該透明絶縁膜に設けたコン
タクトホールを介して該非線形素子の電極に電気的に接
続した状態に設けられ、更に該透明導電膜の上に該非線
形素子を覆って金属薄膜からなる光遮蔽膜が設けられ、
そのことにより上記目的が達成される。
【００１２】本発明のアクティブマトリクス基板におい
て、前記絵素電極が、酸化スズ、酸化インジウムおよび
酸化インジウム・スズのうちのいずれか１つの材料から
なる単層膜または２つ以上の材料からなる多層膜であ
り、前記光遮蔽膜が、モリブデン、アルミニウム、チタ
ン、タンタルおよび窒化タンタルのうちのいずれか１つ
の材料からなる単層膜または２つ以上の材料からなる多
層膜である構成とすることができる。
て、前記絵素電極が、酸化スズ、酸化インジウムおよび
酸化インジウム・スズのうちのいずれか１つの材料から
なる単層膜または２つ以上の材料からなる多層膜であ
り、前記光遮蔽膜が、モリブデン、アルミニウム、チタ
ン、タンタルおよび窒化タンタルのうちのいずれか１つ
の材料からなる単層膜または２つ以上の材料からなる多
層膜である構成とすることができる。
【００１３】本発明のアクティブマトリクス基板の製造
方法は、絶縁性基板上に、複数の走査線及び複数の信号
線が交差して形成され、走査線と信号線とで囲まれた各
領域に絵素電極と、各絵素電極を駆動するための非線形
素子とがマトリックス状に配置されたアクティブマトリ
クス基板の製造方法であって、該走査線、該信号線およ
び該非線形素子を覆い、かつ、該非線形素子の電極上に
コンタクトホールを有する状態に透明絶縁膜を形成する
工程と、該透明絶縁膜の上に、絵素電極用の透明導電膜
および光遮蔽膜用の金属薄膜からなる２層膜を、該透明
導電膜を基板側にし、かつ、該コンタクトホールを介し
て該透明導電膜と該電極とが電気的に接続した状態に形
成する工程と、該２層膜の上側の該金属薄膜をエッチン
グして、該非線形素子を覆う光遮蔽膜を形成する工程
と、該２層膜の下側の該透明導電膜をエッチングして絵
素電極を形成する工程とを含み、そのことにより上記目
的が達成される。
方法は、絶縁性基板上に、複数の走査線及び複数の信号
線が交差して形成され、走査線と信号線とで囲まれた各
領域に絵素電極と、各絵素電極を駆動するための非線形
素子とがマトリックス状に配置されたアクティブマトリ
クス基板の製造方法であって、該走査線、該信号線およ
び該非線形素子を覆い、かつ、該非線形素子の電極上に
コンタクトホールを有する状態に透明絶縁膜を形成する
工程と、該透明絶縁膜の上に、絵素電極用の透明導電膜
および光遮蔽膜用の金属薄膜からなる２層膜を、該透明
導電膜を基板側にし、かつ、該コンタクトホールを介し
て該透明導電膜と該電極とが電気的に接続した状態に形
成する工程と、該２層膜の上側の該金属薄膜をエッチン
グして、該非線形素子を覆う光遮蔽膜を形成する工程
と、該２層膜の下側の該透明導電膜をエッチングして絵
素電極を形成する工程とを含み、そのことにより上記目
的が達成される。
【００１４】以下に、本発明の作用につき説明する。
【００１５】本発明にあっては、走査線および信号線上
に形成された絶縁膜上に、透明導電膜からなる絵素電極
と金属薄膜からなる光遮蔽膜とが基板側からこの順に積
層されている。
に形成された絶縁膜上に、透明導電膜からなる絵素電極
と金属薄膜からなる光遮蔽膜とが基板側からこの順に積
層されている。
【００１６】よって、絵素電極下に形成された絶縁膜に
より、走査線および信号線と絵素電極とのリークが防止
される。また、光遮蔽膜により、コントラストの向上と
ＴＦＴの劣化防止を図れ、さらに開口率が向上する。こ
の絶縁膜と光遮蔽膜との間に絵素電極が形成されている
ので、金属薄膜からなる光遮蔽膜をエッチングする際に
透明導電膜が絶縁膜のエッチング阻止層として機能し、
その結果、劣化のない良好な絶縁膜が得られる。また、
余分な光遮蔽膜を必要としないため、プロセスの増加を
伴わない。
より、走査線および信号線と絵素電極とのリークが防止
される。また、光遮蔽膜により、コントラストの向上と
ＴＦＴの劣化防止を図れ、さらに開口率が向上する。こ
の絶縁膜と光遮蔽膜との間に絵素電極が形成されている
ので、金属薄膜からなる光遮蔽膜をエッチングする際に
透明導電膜が絶縁膜のエッチング阻止層として機能し、
その結果、劣化のない良好な絶縁膜が得られる。また、
余分な光遮蔽膜を必要としないため、プロセスの増加を
伴わない。
【００１７】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１８】図１は本発明の一実施形態であるアクティ
ブマトリクス基板の２絵素分を示す平面図であり、図２
は図１のＡ−Ａ’線による断面図である。尚、図１の左
側の絵素は、光遮蔽膜の下のＴＦＴ構造が見えるように
示している。
ブマトリクス基板の２絵素分を示す平面図であり、図２
は図１のＡ−Ａ’線による断面図である。尚、図１の左
側の絵素は、光遮蔽膜の下のＴＦＴ構造が見えるように
示している。
【００１９】このアクティブマトリクス基板は、ガラス
基板１上に、Ｔａからなるゲート配線２とＴｉからなる
ソース配線３が交差して形成されている。ゲート配線２
およびソース配線３の交差部近傍には、絵素電極１３
と、ゲート配線２およびソース配線３に接続されたＴＦ
Ｔ２０とが、各絵素毎に形成されている。
基板１上に、Ｔａからなるゲート配線２とＴｉからなる
ソース配線３が交差して形成されている。ゲート配線２
およびソース配線３の交差部近傍には、絵素電極１３
と、ゲート配線２およびソース配線３に接続されたＴＦ
Ｔ２０とが、各絵素毎に形成されている。
【００２０】上記ＴＦＴ２０は、ガラス基板１上に配設
されたゲート配線２の一部であるゲート電極２ａを覆っ
て、Ｔａ2Ｏ5からなる第１のゲート絶縁膜４が形成さ
れ、その上に基板全面を覆うようにＳｉＮxからなる第
２のゲート絶縁膜５が形成されている。第２のゲート絶
縁膜５の上には、ゲート電極２ａと一部重なるようにａ
−Ｓｉ（ｉ）からなる半導体層６が形成され、その中央
部上には、ＳｉＮxからなるエッチングストッパ層７が
形成されている。
されたゲート配線２の一部であるゲート電極２ａを覆っ
て、Ｔａ2Ｏ5からなる第１のゲート絶縁膜４が形成さ
れ、その上に基板全面を覆うようにＳｉＮxからなる第
２のゲート絶縁膜５が形成されている。第２のゲート絶
縁膜５の上には、ゲート電極２ａと一部重なるようにａ
−Ｓｉ（ｉ）からなる半導体層６が形成され、その中央
部上には、ＳｉＮxからなるエッチングストッパ層７が
形成されている。
【００２１】上記半導体層６の上には、エッチングスト
ッパ層７の上で分断された状態で、ａ−Ｓｉ（ｎ+）か
らなるコンタクト層８が形成されている。このコンタク
ト層８の一方（図面右側）を覆ってソース配線３の一部
であるソース電極３ａが形成され、コンタクト層８の他
方（図面左側）を覆ってＴｉからなるドレイン電極９が
形成されている。
ッパ層７の上で分断された状態で、ａ−Ｓｉ（ｎ+）か
らなるコンタクト層８が形成されている。このコンタク
ト層８の一方（図面右側）を覆ってソース配線３の一部
であるソース電極３ａが形成され、コンタクト層８の他
方（図面左側）を覆ってＴｉからなるドレイン電極９が
形成されている。
【００２２】このＴＦＴ２０を含み、ドレイン電極９、
ソース配線３および絵素の開口部を覆ってＳｉＮx等の
透明絶縁膜からなる保護膜１０が形成されている。保護
膜１０には、ドレイン電極９に達するようにコンタクト
ホール１１が形成されている。その保護膜１０の上に
は、絵素の開口部を覆うようにＩＴＯからなる絵素電極
１３が形成されており、絵素電極１３はコンタクトホー
ル１１を介してドレイン電極９に接続されている。この
絵素電極１３の上には、ＴＦＴ２０を覆うように光遮蔽
膜１２が形成されている。
ソース配線３および絵素の開口部を覆ってＳｉＮx等の
透明絶縁膜からなる保護膜１０が形成されている。保護
膜１０には、ドレイン電極９に達するようにコンタクト
ホール１１が形成されている。その保護膜１０の上に
は、絵素の開口部を覆うようにＩＴＯからなる絵素電極
１３が形成されており、絵素電極１３はコンタクトホー
ル１１を介してドレイン電極９に接続されている。この
絵素電極１３の上には、ＴＦＴ２０を覆うように光遮蔽
膜１２が形成されている。
【００２３】このアクティブマトリクス基板は、以下の
ようにして作製される。
ようにして作製される。
【００２４】まず、ガラス基板１上に、膜厚が５００〜
５０００オングストロームのＴａ膜をスパッタリング法
により被着し、これをフォトリソグラフィー法によりパ
ターン形成してエッチングを行うことにより、ゲート電
極２ａを含むゲート配線２を形成する。Ｔａ膜のエッチ
ングには、ＣＦ4、Ｏ2の混合ガスをプラズマ化してドラ
イエッチングを行う方法と、フッ酸と硝酸との混合液を
エッチング液としてウェットエッチングを行う方法とが
ある。ウェットエッチングを行う場合には、ガラス基板
１とＴａ膜との間に膜厚が１０００〜１００００オング
ストロームのＴａ2Ｏ5膜を予め形成しておき、ガラス基
板１がエッチングされないようにする。次に、ゲート配
線２の表面を陽極酸化することにより膜厚が５００〜５
０００オングストロームのＴａ2Ｏ5膜を形成して第１の
ゲート絶縁膜４とする。
５０００オングストロームのＴａ膜をスパッタリング法
により被着し、これをフォトリソグラフィー法によりパ
ターン形成してエッチングを行うことにより、ゲート電
極２ａを含むゲート配線２を形成する。Ｔａ膜のエッチ
ングには、ＣＦ4、Ｏ2の混合ガスをプラズマ化してドラ
イエッチングを行う方法と、フッ酸と硝酸との混合液を
エッチング液としてウェットエッチングを行う方法とが
ある。ウェットエッチングを行う場合には、ガラス基板
１とＴａ膜との間に膜厚が１０００〜１００００オング
ストロームのＴａ2Ｏ5膜を予め形成しておき、ガラス基
板１がエッチングされないようにする。次に、ゲート配
線２の表面を陽極酸化することにより膜厚が５００〜５
０００オングストロームのＴａ2Ｏ5膜を形成して第１の
ゲート絶縁膜４とする。
【００２５】続いて、プラズマＣＶＤ法により、第２の
ゲート絶縁膜５となる膜厚が５００〜６０００オングス
トロームのＳｉＮx層と、半導体層６となる膜厚が５０
０〜１０００オングストロームのａ−Ｓｉ（ｉ）層と、
エッチングストッパ層７となるＳｉＮx層とをこの順に
連続的に被着する。その後、フォトリソグラフィー法に
よりパターニングを行って、最上のＳｉＮx層をＢＨＦ
（フッ酸＋フッ化アンモニウム）でエッチングすること
によりエッチングストッパ層７のみを形成する。
ゲート絶縁膜５となる膜厚が５００〜６０００オングス
トロームのＳｉＮx層と、半導体層６となる膜厚が５０
０〜１０００オングストロームのａ−Ｓｉ（ｉ）層と、
エッチングストッパ層７となるＳｉＮx層とをこの順に
連続的に被着する。その後、フォトリソグラフィー法に
よりパターニングを行って、最上のＳｉＮx層をＢＨＦ
（フッ酸＋フッ化アンモニウム）でエッチングすること
によりエッチングストッパ層７のみを形成する。
【００２６】次に、この状態の基板上に、コンタクト層
８となる膜厚が２００〜２０００オングストロームのａ
−Ｓｉ（ｎ+）層を被着し、フォトリソグラフィー法お
よびエッチングにより、このａ−Ｓｉ（ｎ+）層と上記
ａ−Ｓｉ（ｉ）層とを同時に島状にパターニングして、
コンタクト層８および半導体層６とする。
８となる膜厚が２００〜２０００オングストロームのａ
−Ｓｉ（ｎ+）層を被着し、フォトリソグラフィー法お
よびエッチングにより、このａ−Ｓｉ（ｎ+）層と上記
ａ−Ｓｉ（ｉ）層とを同時に島状にパターニングして、
コンタクト層８および半導体層６とする。
【００２７】その後、その基板上に膜厚が５００〜５０
００オングストロームのＴｉをスパッタリング法により
被着して金属薄膜を形成し、これをフォトリソグラフィ
ー法によりパターン形成した後、エッチングすることに
より、ソース電極３ａを含むソース配線３およびドレイ
ン電極９を形成する。
００オングストロームのＴｉをスパッタリング法により
被着して金属薄膜を形成し、これをフォトリソグラフィ
ー法によりパターン形成した後、エッチングすることに
より、ソース電極３ａを含むソース配線３およびドレイ
ン電極９を形成する。
【００２８】次に、かかる基板の上に、保護膜１０とし
て、膜厚が５００〜６０００オングストロームのＳｉＮ
x膜、つまり透明絶縁膜を被着する。その後、フォトリ
ソグラフィー法によりパターニングを行って、ＢＨＦで
エッチングすることにより、保護膜１０にコンタクトホ
ール１１を形成する。
て、膜厚が５００〜６０００オングストロームのＳｉＮ
x膜、つまり透明絶縁膜を被着する。その後、フォトリ
ソグラフィー法によりパターニングを行って、ＢＨＦで
エッチングすることにより、保護膜１０にコンタクトホ
ール１１を形成する。
【００２９】次に、ＩＴＯ、ＳｎＯ2およびＩｎＯ3のう
ちのいずれか１つの材料からなる単層膜または２つ以上
の材料からなる多層膜を、たとえば膜厚３００〜３００
０オングストロームとなるようにスパッタリング法によ
り被着して、絵素電極１３となる透明導電膜を形成す
る。
ちのいずれか１つの材料からなる単層膜または２つ以上
の材料からなる多層膜を、たとえば膜厚３００〜３００
０オングストロームとなるようにスパッタリング法によ
り被着して、絵素電極１３となる透明導電膜を形成す
る。
【００３０】次に、その透明導電膜の上に、Ｔｉ、Ｔ
ａ、ＴａＮ、ＭｏおよびＡｌのうちのいずれか１つの材
料からなる単層膜または２つ以上の材料からなる多層膜
を膜厚５００〜５０００オングストロームとなるように
スパッタリング法により被着して、光遮蔽膜１２となる
金属薄膜を形成する。続いて、この金属薄膜をフォトリ
ソグラフィー法によりパターン形成した後、エッチング
して光遮蔽膜１２を形成する。このエッチング方法に
は、ウェットエッチング法とドライエッチング方法との
２種類がある。
ａ、ＴａＮ、ＭｏおよびＡｌのうちのいずれか１つの材
料からなる単層膜または２つ以上の材料からなる多層膜
を膜厚５００〜５０００オングストロームとなるように
スパッタリング法により被着して、光遮蔽膜１２となる
金属薄膜を形成する。続いて、この金属薄膜をフォトリ
ソグラフィー法によりパターン形成した後、エッチング
して光遮蔽膜１２を形成する。このエッチング方法に
は、ウェットエッチング法とドライエッチング方法との
２種類がある。
【００３１】ドライエッチング法では、電極が対向配置
された平行平板式のドライエッチング装置を用いて、フ
ッ素系混合ガス、たとえばＣＦ4とＯ2ガスとの混合ガ
ス、あるいは塩素系混合ガス、たとえばＣＣｌ4とＯ2ガ
スとの混合ガスをプラズマ化して、金属薄膜のエッチン
グを行う。例えば、金属薄膜の材料であるＴａ膜のエッ
チングレートを１とすると、透明導電膜であるＩＴＯの
エッチングレートは０．１倍以下であり、Ｔａ／ＩＴＯ
のエッチングレートの選択比は１０以上となる。従っ
て、金属薄膜のエッチングが完了する前に透明導電膜が
エッチングされることはなく、透明導電膜の下に形成さ
れている保護膜１０がエッチングされることはない。Ｔ
ａ以外の金属薄膜材料、Ｔｉ、ＴａＮ、ＭｏおよびＡｌ
等についても同様であり、また、ＩＴＯ以外の透明導電
膜材料、ＳｎＯ2およびＩｎＯ3等についても同様であ
る。
された平行平板式のドライエッチング装置を用いて、フ
ッ素系混合ガス、たとえばＣＦ4とＯ2ガスとの混合ガ
ス、あるいは塩素系混合ガス、たとえばＣＣｌ4とＯ2ガ
スとの混合ガスをプラズマ化して、金属薄膜のエッチン
グを行う。例えば、金属薄膜の材料であるＴａ膜のエッ
チングレートを１とすると、透明導電膜であるＩＴＯの
エッチングレートは０．１倍以下であり、Ｔａ／ＩＴＯ
のエッチングレートの選択比は１０以上となる。従っ
て、金属薄膜のエッチングが完了する前に透明導電膜が
エッチングされることはなく、透明導電膜の下に形成さ
れている保護膜１０がエッチングされることはない。Ｔ
ａ以外の金属薄膜材料、Ｔｉ、ＴａＮ、ＭｏおよびＡｌ
等についても同様であり、また、ＩＴＯ以外の透明導電
膜材料、ＳｎＯ2およびＩｎＯ3等についても同様であ
る。
【００３２】ウェットエッチング法では、ＨＦとＨＮＯ
3との混合したもの等のフッ硝酸系混合エッチング液に
より、金属薄膜のエッチングを行う。金属薄膜やＳｉ系
材料がエッチングされるフッ硝酸系エッチング液では、
ＩＴＯは殆どエッチングされない。従って、金属薄膜の
エッチングが完了する前に透明導電膜がエッチングされ
ることはなく、透明導電膜の下に形成されている保護膜
１０がエッチングされることはない。ＩＴＯ以外の透明
導電膜材料、ＳｎＯ2およびＩｎＯ3等についても同様で
ある。
3との混合したもの等のフッ硝酸系混合エッチング液に
より、金属薄膜のエッチングを行う。金属薄膜やＳｉ系
材料がエッチングされるフッ硝酸系エッチング液では、
ＩＴＯは殆どエッチングされない。従って、金属薄膜の
エッチングが完了する前に透明導電膜がエッチングされ
ることはなく、透明導電膜の下に形成されている保護膜
１０がエッチングされることはない。ＩＴＯ以外の透明
導電膜材料、ＳｎＯ2およびＩｎＯ3等についても同様で
ある。
【００３３】最後に、前記透明導電膜をフォトリソグラ
フィー法によりパターン形成してエッチングすることに
より、絵素電極１３を形成する。このエッチングには、
ＨＣｌとＦｅＣｌ3との混合液等の塩化第２鉄系エッチ
ング液、ＨＢｒ等の臭化水素系エッチング液、ＨＣｌと
Ｚｎ等との混合エッチング液を用いることにより、透明
導電膜のみをエッチングする。これらのエッチング液に
よれば、保護膜１０の材料であるＳｉＮxはエッチング
されずに、透明導電膜のみをエッチングすることができ
る。
フィー法によりパターン形成してエッチングすることに
より、絵素電極１３を形成する。このエッチングには、
ＨＣｌとＦｅＣｌ3との混合液等の塩化第２鉄系エッチ
ング液、ＨＢｒ等の臭化水素系エッチング液、ＨＣｌと
Ｚｎ等との混合エッチング液を用いることにより、透明
導電膜のみをエッチングする。これらのエッチング液に
よれば、保護膜１０の材料であるＳｉＮxはエッチング
されずに、透明導電膜のみをエッチングすることができ
る。
【００３４】本実施形態のアクティブマトリクス基板に
おいては、光遮蔽膜１２をエッチングするときに、透明
導電膜が保護膜１０を被っているので、その保護膜１０
が損なわれることがない。その結果、ソース配線３とエ
ッチング１３との間の絶縁性を向上させることができ
る。
おいては、光遮蔽膜１２をエッチングするときに、透明
導電膜が保護膜１０を被っているので、その保護膜１０
が損なわれることがない。その結果、ソース配線３とエ
ッチング１３との間の絶縁性を向上させることができ
る。
【００３５】このアクティブマトリクス基板に、表面に
対向電極を形成した対向基板を対向配設し、両基板の間
に液晶を封入することにより形成される液晶表示装置
は、保護膜１０の劣化に起因する点欠陥の発生確率を低
下させることができ、表示品位を大幅に向上させること
ができる。
対向電極を形成した対向基板を対向配設し、両基板の間
に液晶を封入することにより形成される液晶表示装置
は、保護膜１０の劣化に起因する点欠陥の発生確率を低
下させることができ、表示品位を大幅に向上させること
ができる。
【００３６】上記実施形態では保護膜としてＳｉＮx膜
を形成したが、他の材料を使用できる。たとえば、Ｓｉ
Ｏ2等の透明な絶縁材料を使用できる。また、保護膜１
０は、透明である必要は必ずしもなく、透明ではない絶
縁膜を使用することができる。 上記実施形態ではスイ
ッチング素子としてＴＦＴが形成されたアクティブマト
リクス基板について説明しているが、本発明はこれに限
らず、ＭＩＭ素子、ＭＯＳトランジスタ素子、ダイオー
ド、バリスタ等の非線形素子をスイッチング素子とした
アクティブマトリクス基板にも適用できる。
を形成したが、他の材料を使用できる。たとえば、Ｓｉ
Ｏ2等の透明な絶縁材料を使用できる。また、保護膜１
０は、透明である必要は必ずしもなく、透明ではない絶
縁膜を使用することができる。 上記実施形態ではスイ
ッチング素子としてＴＦＴが形成されたアクティブマト
リクス基板について説明しているが、本発明はこれに限
らず、ＭＩＭ素子、ＭＯＳトランジスタ素子、ダイオー
ド、バリスタ等の非線形素子をスイッチング素子とした
アクティブマトリクス基板にも適用できる。
【００３７】
【発明の効果】以上の説明から明らかなように、本発明
によれば、走査線および信号線と絵素電極とのリークを
防ぐと共に開口率を向上させるために、絶縁保護膜上に
絵素電極と光遮蔽膜とが形成されており、その絶縁保護
膜の劣化を防いで絶縁性を向上させることができる。従
って、液晶表示装置に用いた場合に、保護膜の劣化に起
因する点欠陥の発生確率を低下させることができる。そ
の結果、液晶表示装置の表示品位を格段に向上させるこ
とができ、製造歩留りを大幅に向上させることができ
る。また、余分な光遮蔽膜を必要としないため、プロセ
スの増加を伴わない。
によれば、走査線および信号線と絵素電極とのリークを
防ぐと共に開口率を向上させるために、絶縁保護膜上に
絵素電極と光遮蔽膜とが形成されており、その絶縁保護
膜の劣化を防いで絶縁性を向上させることができる。従
って、液晶表示装置に用いた場合に、保護膜の劣化に起
因する点欠陥の発生確率を低下させることができる。そ
の結果、液晶表示装置の表示品位を格段に向上させるこ
とができ、製造歩留りを大幅に向上させることができ
る。また、余分な光遮蔽膜を必要としないため、プロセ
スの増加を伴わない。
【図１】本発明の一実施形態であるアクティブマトリク
ス基板の２絵素分を示す平面図である。
ス基板の２絵素分を示す平面図である。
【図２】図１のＡ−Ａ’線断面図である。
【図３】従来のアクティブマトリクス基板を示す断面図
である。
である。
１ ガラス基板 ２ ゲート配線 ３ ソース配線 ４ 第１のゲート絶縁膜 ５ 第２のゲート絶縁膜 ６ 半導体層 ７ エッチングストッパ層 ８ コンタクト層 ９ ドレイン配線 １０ 保護膜 １１ コンタクトホール １２ 光遮蔽膜 １３ 絵素電極
Claims (3)
- 【請求項１】 絶縁性基板上に、複数の走査線及び複数
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板であって、 該走査線、該信号線および該非線形素子を覆って形成さ
れた絶縁膜の上に、該絵素電極である透明導電膜が、該
絶縁膜に設けたコンタクトホールを介して該非線形素子
の電極に電気的に接続した状態に設けられ、更に該透明
導電膜の上に該非線形素子を覆って金属薄膜からなる光
遮蔽膜が設けられたアクティブマトリクス基板。 - 【請求項２】 前記絵素電極が、酸化スズ、酸化インジ
ウムおよび酸化インジウム・スズのうちのいずれか１つ
の材料からなる単層膜または２つ以上の材料からなる多
層膜であり、前記光遮蔽膜が、モリブデン、アルミニウ
ム、チタン、タンタルおよび窒化タンタルのうちのいず
れか１つの材料からなる単層膜または２つ以上の材料か
らなる多層膜である請求項１に記載のアクティブマトリ
クス基板。 - 【請求項３】 絶縁性基板上に、複数の走査線及び複数
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板の製造方法であって、 該走査線、該信号線および該非線形素子を覆い、かつ、
該非線形素子の電極上にコンタクトホールを有する状態
に絶縁膜を形成する工程と、 該絶縁膜の上に、絵素電極用の透明導電膜および光遮蔽
膜用の金属薄膜からなる２層膜を、該透明導電膜を基板
側にし、かつ、該コンタクトホールを介して該透明導電
膜と該電極とが電気的に接続した状態に形成する工程
と、 該２層膜の上側の該金属薄膜をエッチングして、該非線
形素子を覆う光遮蔽膜を形成する工程と、 該２層膜の下側の該透明導電膜をエッチングして絵素電
極を形成する工程とを含むアクティブマトリクス基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18312795A JP3169322B2 (ja) | 1995-07-19 | 1995-07-19 | アクティブマトリクス基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18312795A JP3169322B2 (ja) | 1995-07-19 | 1995-07-19 | アクティブマトリクス基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0933947A true JPH0933947A (ja) | 1997-02-07 |
| JP3169322B2 JP3169322B2 (ja) | 2001-05-21 |
Family
ID=16130276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18312795A Expired - Lifetime JP3169322B2 (ja) | 1995-07-19 | 1995-07-19 | アクティブマトリクス基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169322B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495793B1 (ko) * | 1997-10-07 | 2005-09-02 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 |
| JP2006267158A (ja) * | 2005-03-22 | 2006-10-05 | Seiko Epson Corp | マイクロレンズ基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
| KR100848084B1 (ko) * | 2001-03-12 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6055124B1 (ja) * | 2016-01-22 | 2016-12-27 | 森 敏明 | 気体充填物 |
-
1995
- 1995-07-19 JP JP18312795A patent/JP3169322B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495793B1 (ko) * | 1997-10-07 | 2005-09-02 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 |
| KR100848084B1 (ko) * | 2001-03-12 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치 |
| JP2006267158A (ja) * | 2005-03-22 | 2006-10-05 | Seiko Epson Corp | マイクロレンズ基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3169322B2 (ja) | 2001-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982776B2 (en) | In-plane-switching mode active matrix liquid crystal display device and method of manufacturing the same | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
| US7477350B2 (en) | Thin film array panel | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH09269509A (ja) | 液晶表示素子及びその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP3152193B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP2000196104A (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US20010040663A1 (en) | Thin film transistor array substrate for a liquid crystal display and method for fabricating the same | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| US20040155992A1 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4115761B2 (ja) | アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置 | |
| US20070231974A1 (en) | Thin film transistor having copper line and fabricating method thereof | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2004004558A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |