JPH11352515A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH11352515A JPH11352515A JP10160634A JP16063498A JPH11352515A JP H11352515 A JPH11352515 A JP H11352515A JP 10160634 A JP10160634 A JP 10160634A JP 16063498 A JP16063498 A JP 16063498A JP H11352515 A JPH11352515 A JP H11352515A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- insulating film
- interlayer insulating
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 画素最上層構造を有する液晶表示装置におい
て、層間絶縁膜に設けられたコンタクトホールを介して
の画素電極とドレイン電極との接続抵抗を低くかつ安定
化でき、かつ製造工程数や用いるマスク枚数の削減によ
り製造コストの低減を図ることのできる液晶表示装置お
よびその製造方法を提供する。 【解決手段】 ドレイン電極８を低抵抗金属膜／ＩＴＯ
膜の二層構造とし、層間絶縁膜１０のコンタクトホール
１１により露出したドレイン電極８の上層膜８ｂ（低抵
抗金属膜）を層間絶縁膜１０をマスクとしてエッチング
除去し、画素電極１２を構成するＩＴＯ膜とドレイン電
極８の下層膜（ＩＴＯ膜）をコンタクトホール１１を介
して接続する。
て、層間絶縁膜に設けられたコンタクトホールを介して
の画素電極とドレイン電極との接続抵抗を低くかつ安定
化でき、かつ製造工程数や用いるマスク枚数の削減によ
り製造コストの低減を図ることのできる液晶表示装置お
よびその製造方法を提供する。 【解決手段】 ドレイン電極８を低抵抗金属膜／ＩＴＯ
膜の二層構造とし、層間絶縁膜１０のコンタクトホール
１１により露出したドレイン電極８の上層膜８ｂ（低抵
抗金属膜）を層間絶縁膜１０をマスクとしてエッチング
除去し、画素電極１２を構成するＩＴＯ膜とドレイン電
極８の下層膜（ＩＴＯ膜）をコンタクトホール１１を介
して接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴと称する）を搭載した透過型液晶表示
装置およびその製造方法に関するものである。
タ（以下、ＴＦＴと称する）を搭載した透過型液晶表示
装置およびその製造方法に関するものである。
【０００２】
【従来の技術】液晶表示装置は、ＣＲＴに代わるフラッ
トパネルディスプレイの一つとして活発に研究開発が進
められており、特に低消費電力および薄型であるという
特徴を生かして、電池駆動の小型ＴＶ、ノートブック型
コンピュータ、カーナビゲーション等に実用化されてい
る。液晶表示装置の駆動方法として、高品質表示の観点
からＴＦＴをスイッチング素子として用いたアクティブ
マトリクス型のＴＦＴアレイが主として用いられてい
る。また、液晶表示装置の低消費電力化のためには、液
晶表示パネルの画素部の有効表示面積を大きくするこ
と、すなわち画素の開口率を向上させることが有効であ
る。
トパネルディスプレイの一つとして活発に研究開発が進
められており、特に低消費電力および薄型であるという
特徴を生かして、電池駆動の小型ＴＶ、ノートブック型
コンピュータ、カーナビゲーション等に実用化されてい
る。液晶表示装置の駆動方法として、高品質表示の観点
からＴＦＴをスイッチング素子として用いたアクティブ
マトリクス型のＴＦＴアレイが主として用いられてい
る。また、液晶表示装置の低消費電力化のためには、液
晶表示パネルの画素部の有効表示面積を大きくするこ
と、すなわち画素の開口率を向上させることが有効であ
る。
【０００３】従来の液晶表示装置では、マトリクス状に
配列形成された電極およびＴＦＴによる段差のため、配
向膜のラビング処理時にラビング不良が生じて液晶分子
の配向が乱れ、光漏れ等の表示不良が発生しており、こ
の現象を防止するために、ブラックマトリクスの形成領
域を広くすることが必要となり、開口率を低下させる原
因となっていた。高開口率の液晶表示装置を得るために
は、ＴＦＴアレイとして、走査電極、信号電極および半
導体層からなるＴＦＴを形成した後に、これらを覆うよ
うに透明樹脂からなる層間絶縁膜を設けて平坦化し、層
間絶縁膜の下層にある走査電極等とオーバーラップさせ
て層間絶縁膜上（最上層）に広い面積を有する画素電極
を形成する構造が有効である。透明樹脂からなる層間絶
縁膜を用いた高開口率ＴＦＴアレイを実現するための構
造およびプロセスとしては、例えば、特開平９−１２７
５５３号公報に開示されており、透明樹脂からなる層間
絶縁膜上に形成された画素電極は、層間絶縁膜に形成さ
れたコンタクトホールを介してＴＦＴのドレイン電極と
電気的に接続されている。
配列形成された電極およびＴＦＴによる段差のため、配
向膜のラビング処理時にラビング不良が生じて液晶分子
の配向が乱れ、光漏れ等の表示不良が発生しており、こ
の現象を防止するために、ブラックマトリクスの形成領
域を広くすることが必要となり、開口率を低下させる原
因となっていた。高開口率の液晶表示装置を得るために
は、ＴＦＴアレイとして、走査電極、信号電極および半
導体層からなるＴＦＴを形成した後に、これらを覆うよ
うに透明樹脂からなる層間絶縁膜を設けて平坦化し、層
間絶縁膜の下層にある走査電極等とオーバーラップさせ
て層間絶縁膜上（最上層）に広い面積を有する画素電極
を形成する構造が有効である。透明樹脂からなる層間絶
縁膜を用いた高開口率ＴＦＴアレイを実現するための構
造およびプロセスとしては、例えば、特開平９−１２７
５５３号公報に開示されており、透明樹脂からなる層間
絶縁膜上に形成された画素電極は、層間絶縁膜に形成さ
れたコンタクトホールを介してＴＦＴのドレイン電極と
電気的に接続されている。
【０００４】
【発明が解決しようとする課題】従来の高開口率ＴＦＴ
アレイを実現するための液晶表示装置は以上のように構
成されており、層間絶縁膜上に形成された画素電極とＴ
ＦＴのドレイン電極との電気的接続において、コンタク
トホールを介しての接続では低抵抗かつ安定した接続を
得ることは難しく、接続不良による表示不良を発生させ
て歩留りを低下させるという問題があった。また、液晶
表示装置の製造においては、工程数や用いるマスク枚数
を削減し、製造コストを下げることが重要な課題となっ
ている。
アレイを実現するための液晶表示装置は以上のように構
成されており、層間絶縁膜上に形成された画素電極とＴ
ＦＴのドレイン電極との電気的接続において、コンタク
トホールを介しての接続では低抵抗かつ安定した接続を
得ることは難しく、接続不良による表示不良を発生させ
て歩留りを低下させるという問題があった。また、液晶
表示装置の製造においては、工程数や用いるマスク枚数
を削減し、製造コストを下げることが重要な課題となっ
ている。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、電極配線やＴＦＴ上に透明樹
脂からなる層間絶縁膜を形成して平坦化し、平坦化され
た層間絶縁膜上（最上層）に画素電極を形成することに
より液晶分子の配向異常による表示不良を抑制し、開口
率の向上を目的とした液晶表示装置において、層間絶縁
膜に設けられたコンタクトホールを介しての画素電極と
ドレイン電極との接続抵抗を低くかつ安定化でき、かつ
製造工程数や用いるマスク枚数の削減により製造コスト
の低減を図ることのできる液晶表示装置およびその製造
方法を提供することを目的とする。
るためになされたもので、電極配線やＴＦＴ上に透明樹
脂からなる層間絶縁膜を形成して平坦化し、平坦化され
た層間絶縁膜上（最上層）に画素電極を形成することに
より液晶分子の配向異常による表示不良を抑制し、開口
率の向上を目的とした液晶表示装置において、層間絶縁
膜に設けられたコンタクトホールを介しての画素電極と
ドレイン電極との接続抵抗を低くかつ安定化でき、かつ
製造工程数や用いるマスク枚数の削減により製造コスト
の低減を図ることのできる液晶表示装置およびその製造
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係わる液晶表
示装置は、透明絶縁性基板と、透明絶縁性基板上に形成
された制御電極、制御電極配線および保持容量共通配線
と、制御電極、制御電極配線および保持容量共通配線上
に形成された絶縁膜と、絶縁膜を介して制御電極上に形
成された半導体層と、半導体層上に形成され、ＩＴＯ膜
と低抵抗金属膜からなる二層構造を有し、半導体層と共
に半導体素子を構成する第一の電極、第一の電極配線お
よび第二の電極と、第一の電極、第一の電極配線および
第二の電極上に形成され、表面が平坦化された透明樹脂
からなる層間絶縁膜と、層間絶縁膜上に形成され、層間
絶縁膜に設けられたコンタクトホールを介して第二の電
極のＩＴＯ膜と電気的に接続された透明導電膜からなる
画素電極を有する第一の基板、第一の基板と共に液晶材
料を挟持する第二の基板と、保持容量配線および第二の
電極の層間絶縁膜に設けられたコンタクトホールを介し
て画素電極と接続されている部分が絶縁膜を挟んで対向
することにより構成された保持容量を備えたものであ
る。
示装置は、透明絶縁性基板と、透明絶縁性基板上に形成
された制御電極、制御電極配線および保持容量共通配線
と、制御電極、制御電極配線および保持容量共通配線上
に形成された絶縁膜と、絶縁膜を介して制御電極上に形
成された半導体層と、半導体層上に形成され、ＩＴＯ膜
と低抵抗金属膜からなる二層構造を有し、半導体層と共
に半導体素子を構成する第一の電極、第一の電極配線お
よび第二の電極と、第一の電極、第一の電極配線および
第二の電極上に形成され、表面が平坦化された透明樹脂
からなる層間絶縁膜と、層間絶縁膜上に形成され、層間
絶縁膜に設けられたコンタクトホールを介して第二の電
極のＩＴＯ膜と電気的に接続された透明導電膜からなる
画素電極を有する第一の基板、第一の基板と共に液晶材
料を挟持する第二の基板と、保持容量配線および第二の
電極の層間絶縁膜に設けられたコンタクトホールを介し
て画素電極と接続されている部分が絶縁膜を挟んで対向
することにより構成された保持容量を備えたものであ
る。
【０００７】また、第一の電極、第一の電極配線および
第二の電極は、下層がＩＴＯ膜、上層が低抵抗金属膜か
らなる二層構造である。また、第一の電極、第一の電極
配線および第二の電極は、下層が低抵抗金属膜、上層が
ＩＴＯ膜からなる二層構造である。
第二の電極は、下層がＩＴＯ膜、上層が低抵抗金属膜か
らなる二層構造である。また、第一の電極、第一の電極
配線および第二の電極は、下層が低抵抗金属膜、上層が
ＩＴＯ膜からなる二層構造である。
【０００８】また、この発明に係わる液晶表示装置の製
造方法は、少なくともいずれか一方には電極が形成され
ている二枚の透明絶縁性基板を対向させて接着すると共
に、二枚の透明絶縁性基板の間には液晶材料が注入され
ている透過型の液晶表示装置の製造方法において、二枚
の透明絶縁性基板の一方に制御電極、制御電極配線およ
び保持容量共通配線を形成する工程と、制御電極、制御
電極配線および保持容量共通配線上に絶縁膜を形成する
工程と、制御電極上に絶縁膜を介して半導体層を形成す
る工程と、半導体層上に下層膜としてＩＴＯ膜、上層膜
として低抵抗金属膜を順次成膜する工程と、レジストを
形成し、上層膜および下層膜を連続してエッチングして
第一の電極、第一の電極配線および第二の電極を形成す
る工程と、第一の電極、第一の電極配線および第二の電
極上に感光性を有する透明樹脂を塗布し、マスクを用い
ての露光、現像により第二の電極の保持容量共通配線と
対向し保持容量を形成する部分上にコンタクトホールを
有する層間絶縁膜を形成する工程と、層間絶縁膜をマス
クとしてコンタクトホールにより露出した第二の電極の
上層膜をエッチングし、コンタクトホール部に第二の電
極の下層膜を露出させる工程と、層間絶縁膜上およびコ
ンタクトホール内に透明導電膜を成膜し、エッチングに
より第二の電極の下層膜（ＩＴＯ膜）とコンタクトホー
ルを介して電気的に接続された画素電極を形成する工程
を含むものである。
造方法は、少なくともいずれか一方には電極が形成され
ている二枚の透明絶縁性基板を対向させて接着すると共
に、二枚の透明絶縁性基板の間には液晶材料が注入され
ている透過型の液晶表示装置の製造方法において、二枚
の透明絶縁性基板の一方に制御電極、制御電極配線およ
び保持容量共通配線を形成する工程と、制御電極、制御
電極配線および保持容量共通配線上に絶縁膜を形成する
工程と、制御電極上に絶縁膜を介して半導体層を形成す
る工程と、半導体層上に下層膜としてＩＴＯ膜、上層膜
として低抵抗金属膜を順次成膜する工程と、レジストを
形成し、上層膜および下層膜を連続してエッチングして
第一の電極、第一の電極配線および第二の電極を形成す
る工程と、第一の電極、第一の電極配線および第二の電
極上に感光性を有する透明樹脂を塗布し、マスクを用い
ての露光、現像により第二の電極の保持容量共通配線と
対向し保持容量を形成する部分上にコンタクトホールを
有する層間絶縁膜を形成する工程と、層間絶縁膜をマス
クとしてコンタクトホールにより露出した第二の電極の
上層膜をエッチングし、コンタクトホール部に第二の電
極の下層膜を露出させる工程と、層間絶縁膜上およびコ
ンタクトホール内に透明導電膜を成膜し、エッチングに
より第二の電極の下層膜（ＩＴＯ膜）とコンタクトホー
ルを介して電気的に接続された画素電極を形成する工程
を含むものである。
【０００９】また、第一の電極、第一の電極配線および
第二の電極上に半導体素子保護用のパッシベーション膜
が形成されており、層間絶縁膜のコンタクトホール部に
露出したパッシベーション膜は、層間絶縁膜をマスクと
してエッチングされるものである。また、層間絶縁膜は
感光性を有しない透明樹脂により構成され、フォトレジ
スト形成後エッチング法によりコンタクトホールを形成
するものである。
第二の電極上に半導体素子保護用のパッシベーション膜
が形成されており、層間絶縁膜のコンタクトホール部に
露出したパッシベーション膜は、層間絶縁膜をマスクと
してエッチングされるものである。また、層間絶縁膜は
感光性を有しない透明樹脂により構成され、フォトレジ
スト形成後エッチング法によりコンタクトホールを形成
するものである。
【００１０】また、第一の電極、第一の電極配線および
第二の電極の上層膜としてＣｒ膜を用い、層間絶縁膜の
コンタクトホール部に露出したＣｒ膜は、層間絶縁膜の
コンタクトホール内の残さ物（スカム）除去の目的で施
されるＯ2 アッシング処理時に同時にエッチングされる
ものである。また、第一の電極、第一の電極配線および
第二の電極の上層膜としてＣｒ膜を用い、層間絶縁膜の
コンタクトホール部に露出したＣｒ膜は、感光性を有し
ない層間絶縁膜パターニング用フォトレジストのレジス
ト除去を目的として施されるＯ2 アッシング処理時に同
時にエッチングされるものである。
第二の電極の上層膜としてＣｒ膜を用い、層間絶縁膜の
コンタクトホール部に露出したＣｒ膜は、層間絶縁膜の
コンタクトホール内の残さ物（スカム）除去の目的で施
されるＯ2 アッシング処理時に同時にエッチングされる
ものである。また、第一の電極、第一の電極配線および
第二の電極の上層膜としてＣｒ膜を用い、層間絶縁膜の
コンタクトホール部に露出したＣｒ膜は、感光性を有し
ない層間絶縁膜パターニング用フォトレジストのレジス
ト除去を目的として施されるＯ2 アッシング処理時に同
時にエッチングされるものである。
【００１１】また、層間絶縁膜をマスクとしてコンタク
トホールにより露出した第二の電極の上層膜、あるいは
パッシベーション膜と第二の電極の上層膜をエッチング
してコンタクトホール部に第二の電極の下層膜を露出さ
せた後、層間絶縁膜、あるいは層間絶縁膜とパッシベー
ション膜に物理的処理を施すことにより少なくとも第二
の電極の上層膜のエッチング端面までコンタクトホール
径、あるいはコンタクトホール径とパッシベーション膜
のエッチング端面を広げる工程を含むものである。
トホールにより露出した第二の電極の上層膜、あるいは
パッシベーション膜と第二の電極の上層膜をエッチング
してコンタクトホール部に第二の電極の下層膜を露出さ
せた後、層間絶縁膜、あるいは層間絶縁膜とパッシベー
ション膜に物理的処理を施すことにより少なくとも第二
の電極の上層膜のエッチング端面までコンタクトホール
径、あるいはコンタクトホール径とパッシベーション膜
のエッチング端面を広げる工程を含むものである。
【００１２】また、少なくともいずれか一方には電極が
形成されている二枚の透明絶縁性基板を対向させて接着
すると共に、二枚の透明絶縁性基板の間には液晶材料が
注入されている透過型の液晶表示装置の製造方法におい
て、二枚の透明絶縁性基板の一方に制御電極、制御電極
配線および保持容量共通配線を形成する工程と、制御電
極、制御電極配線および保持容量共通配線上に絶縁膜を
形成する工程と、制御電極上に絶縁膜を介して半導体層
を形成する工程と、半導体層上に下層膜として低抵抗金
属膜、上層膜としてＩＴＯ膜を順次成膜する工程と、レ
ジストを形成し、上層膜、下層膜を連続してエッチング
した後、再度上層膜をエッチングすることにより、少な
くとも下層膜のエッチング端面まで上層膜をエッチング
して、上層膜が庇構造とならない第一の電極、第一の電
極配線および第二の電極を形成する工程と、第一の電
極、第一の電極配線および第二の電極上に感光性を有す
る透明樹脂を塗布し、マスクを用いての露光、現像によ
り第二の電極の保持容量共通配線と対向し保持容量を形
成する部分上にコンタクトホールを有する層間絶縁膜を
形成する工程と、層間絶縁膜上およびコンタクトホール
内に透明導電膜を成膜し、エッチングにより第二の電極
の上層膜（ＩＴＯ膜）とコンタクトホールを介して電気
的に接続された画素電極を形成する工程を含むものであ
る。
形成されている二枚の透明絶縁性基板を対向させて接着
すると共に、二枚の透明絶縁性基板の間には液晶材料が
注入されている透過型の液晶表示装置の製造方法におい
て、二枚の透明絶縁性基板の一方に制御電極、制御電極
配線および保持容量共通配線を形成する工程と、制御電
極、制御電極配線および保持容量共通配線上に絶縁膜を
形成する工程と、制御電極上に絶縁膜を介して半導体層
を形成する工程と、半導体層上に下層膜として低抵抗金
属膜、上層膜としてＩＴＯ膜を順次成膜する工程と、レ
ジストを形成し、上層膜、下層膜を連続してエッチング
した後、再度上層膜をエッチングすることにより、少な
くとも下層膜のエッチング端面まで上層膜をエッチング
して、上層膜が庇構造とならない第一の電極、第一の電
極配線および第二の電極を形成する工程と、第一の電
極、第一の電極配線および第二の電極上に感光性を有す
る透明樹脂を塗布し、マスクを用いての露光、現像によ
り第二の電極の保持容量共通配線と対向し保持容量を形
成する部分上にコンタクトホールを有する層間絶縁膜を
形成する工程と、層間絶縁膜上およびコンタクトホール
内に透明導電膜を成膜し、エッチングにより第二の電極
の上層膜（ＩＴＯ膜）とコンタクトホールを介して電気
的に接続された画素電極を形成する工程を含むものであ
る。
【００１３】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態である液晶表示装置およびその製造方法を
図について説明する。図１は本発明の実施の形態１によ
るスイッチング素子としてＴＦＴを搭載した液晶表示装
置のＴＦＴアレイ基板の製造工程の一部を示す断面図で
ある。図において、１はガラス基板等の透明絶縁性基
板、２は透明絶縁性基板１上に形成された制御電極とし
てのゲート電極、３は透明絶縁性基板１上にゲート電極
２と同時に形成された共通配線、４はゲート電極２およ
び共通配線３上に形成されたゲート絶縁膜、５はゲート
絶縁膜４を介してゲート電極２上に形成された半導体
層、６は半導体層５上に形成されたオーミックコンタク
ト層、７、８はコンタクト層６上に形成された第一の電
極と第二の電極（本実施の形態ではソース電極とドレイ
ン電極）で、下層膜７ａ、８ａおよび上層膜７ｂ、８ｂ
の二層構造を有している。９はチャネル部、１０はソー
ス電極７、ドレイン電極８上に形成された層間絶縁膜、
１１は層間絶縁膜１０に形成されたコンタクトホール、
１２は層間絶縁膜１０上に形成された画素電極、１３は
マスクである。
一実施の形態である液晶表示装置およびその製造方法を
図について説明する。図１は本発明の実施の形態１によ
るスイッチング素子としてＴＦＴを搭載した液晶表示装
置のＴＦＴアレイ基板の製造工程の一部を示す断面図で
ある。図において、１はガラス基板等の透明絶縁性基
板、２は透明絶縁性基板１上に形成された制御電極とし
てのゲート電極、３は透明絶縁性基板１上にゲート電極
２と同時に形成された共通配線、４はゲート電極２およ
び共通配線３上に形成されたゲート絶縁膜、５はゲート
絶縁膜４を介してゲート電極２上に形成された半導体
層、６は半導体層５上に形成されたオーミックコンタク
ト層、７、８はコンタクト層６上に形成された第一の電
極と第二の電極（本実施の形態ではソース電極とドレイ
ン電極）で、下層膜７ａ、８ａおよび上層膜７ｂ、８ｂ
の二層構造を有している。９はチャネル部、１０はソー
ス電極７、ドレイン電極８上に形成された層間絶縁膜、
１１は層間絶縁膜１０に形成されたコンタクトホール、
１２は層間絶縁膜１０上に形成された画素電極、１３は
マスクである。
【００１４】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
透明絶縁性基板１の表面にスパッタ法等を用いてＣｒ膜
を形成し、フォトリソグラフィ法により形成したレジス
トを用いてパターニングし、ゲート電極２、ゲート配線
（図示せず）および共通配線３を同時に形成する。次
に、プラズマＣＶＤ法等を用いてゲート絶縁膜４となる
シリコン窒化膜、アモルファスシリコン膜、不純物がド
ープされたｎ+ 型アモルファスシリコン膜を順次成膜し
た後、フォトリソグラフィ法により形成したレジストを
用いてアモルファスシリコン膜およびｎ+ 型アモルファ
スシリコン膜をパターニングし、ゲート絶縁膜の上方の
位置に半導体層５およびコンタクト層６を形成する。
ＴＦＴアレイ基板の製造工程について説明する。まず、
透明絶縁性基板１の表面にスパッタ法等を用いてＣｒ膜
を形成し、フォトリソグラフィ法により形成したレジス
トを用いてパターニングし、ゲート電極２、ゲート配線
（図示せず）および共通配線３を同時に形成する。次
に、プラズマＣＶＤ法等を用いてゲート絶縁膜４となる
シリコン窒化膜、アモルファスシリコン膜、不純物がド
ープされたｎ+ 型アモルファスシリコン膜を順次成膜し
た後、フォトリソグラフィ法により形成したレジストを
用いてアモルファスシリコン膜およびｎ+ 型アモルファ
スシリコン膜をパターニングし、ゲート絶縁膜の上方の
位置に半導体層５およびコンタクト層６を形成する。
【００１５】次に、ソース電極７およびドレイン電極８
を形成するために、まず下層膜７ａ、８ａとしてＩＴＯ
膜、上層膜７ｂ、８ｂとして低抵抗金属（Ｃｒ、Ｔｉ、
Ｔａ、Ｗ、Ｍｏ、Ａｌ等）膜を連続して成膜する。次に
フォトリソグラフィ法により形成したレジストを用いて
パターニングして二層構造を有したソース電極７、ソー
ス配線（図示せず）およびドレイン電極８を形成する。
さらに続けてソース電極７とドレイン電極８に覆われて
いない部分のｎ+ 型アモルファスシリコン膜（オーミッ
クコンタクト層６）をエッチングしてＴＦＴのチャネル
部９を形成する。なお、ドレイン電極８の一端は、無機
絶縁膜からなるゲート絶縁膜４を挟み低抵抗金属からな
る共通配線３と対向して画素電極１２の形成領域内で容
量（コンデンサ）を形成している。
を形成するために、まず下層膜７ａ、８ａとしてＩＴＯ
膜、上層膜７ｂ、８ｂとして低抵抗金属（Ｃｒ、Ｔｉ、
Ｔａ、Ｗ、Ｍｏ、Ａｌ等）膜を連続して成膜する。次に
フォトリソグラフィ法により形成したレジストを用いて
パターニングして二層構造を有したソース電極７、ソー
ス配線（図示せず）およびドレイン電極８を形成する。
さらに続けてソース電極７とドレイン電極８に覆われて
いない部分のｎ+ 型アモルファスシリコン膜（オーミッ
クコンタクト層６）をエッチングしてＴＦＴのチャネル
部９を形成する。なお、ドレイン電極８の一端は、無機
絶縁膜からなるゲート絶縁膜４を挟み低抵抗金属からな
る共通配線３と対向して画素電極１２の形成領域内で容
量（コンデンサ）を形成している。
【００１６】次に、上記の工程により形成された電極や
電極配線による段差を吸収して表面を平坦化するため
に、感光性を有するアクリル系透明樹脂を塗布し、マス
ク１３を介して露光処理を施し（図１（ａ））、ドレイ
ン電極８の共通配線３と対向して容量を形成している部
分上にコンタクトホール１１および電極引き出し用端子
部（図示せず）を形成した後、焼成して層間絶縁膜１０
を形成する。次に、図１（ｂ）に示すように、層間絶縁
膜１０をマスクとして、コンタクトホール１１により露
出しているドレイン電極８の上層膜８ｂをエッチングし
てＩＴＯ膜からなる下層膜８ａを露出させる。最後に、
図１（ｃ）に示すように、スパッタ法等を用いてＩＴＯ
を約１００ｎｍ成膜した後、フォトリソグラフィ法によ
り形成したレジストを用いてパターニングし、画素電極
１２を形成する。このとき、画素電極１２はコンタクト
ホール１１を介してドレイン電極８のＩＴＯ膜からなる
下層膜８ａと電気的に接続される。このようにして形成
されたＴＦＴアレイ基板の画素電極１２とドレイン電極
８の接続抵抗は１０Ｅ4 Ω以下で安定して得られた。
電極配線による段差を吸収して表面を平坦化するため
に、感光性を有するアクリル系透明樹脂を塗布し、マス
ク１３を介して露光処理を施し（図１（ａ））、ドレイ
ン電極８の共通配線３と対向して容量を形成している部
分上にコンタクトホール１１および電極引き出し用端子
部（図示せず）を形成した後、焼成して層間絶縁膜１０
を形成する。次に、図１（ｂ）に示すように、層間絶縁
膜１０をマスクとして、コンタクトホール１１により露
出しているドレイン電極８の上層膜８ｂをエッチングし
てＩＴＯ膜からなる下層膜８ａを露出させる。最後に、
図１（ｃ）に示すように、スパッタ法等を用いてＩＴＯ
を約１００ｎｍ成膜した後、フォトリソグラフィ法によ
り形成したレジストを用いてパターニングし、画素電極
１２を形成する。このとき、画素電極１２はコンタクト
ホール１１を介してドレイン電極８のＩＴＯ膜からなる
下層膜８ａと電気的に接続される。このようにして形成
されたＴＦＴアレイ基板の画素電極１２とドレイン電極
８の接続抵抗は１０Ｅ4 Ω以下で安定して得られた。
【００１７】以上の工程により形成されたＴＦＴアレイ
基板と、他の透明絶縁性基板上にブラックマトリクス、
オーバーコート層および対向電極等が形成された対向基
板の表面に配向膜を形成後対向させ、この間に液晶材料
を注入することにより液晶表示素子を形成する。なお、
画素電極１２としてＩＴＯ膜を用いたが、酸化インジウ
ム膜、酸化スズ等の他の透明導電膜を用いて形成しても
よい。、
基板と、他の透明絶縁性基板上にブラックマトリクス、
オーバーコート層および対向電極等が形成された対向基
板の表面に配向膜を形成後対向させ、この間に液晶材料
を注入することにより液晶表示素子を形成する。なお、
画素電極１２としてＩＴＯ膜を用いたが、酸化インジウ
ム膜、酸化スズ等の他の透明導電膜を用いて形成しても
よい。、
【００１８】この発明によれば、電極配線およびＴＦＴ
上に透明樹脂からなる層間絶縁膜１０を形成することに
よりその表面を平坦化すると共に最上層に画素電極１２
が形成された構造を有することにより液晶分子の配向異
常による表示不良の抑制して開口率の向上を実現する液
晶表示装置において、ＩＴＯ膜からなる画素電極１２を
ドレイン電極８のＩＴＯ膜からなる下層膜８ａと接続す
ることにより、接続抵抗が低くかつ安定したコンタクト
を得ることができる。なお、ＩＴＯ膜自体の抵抗値は高
いが、ドレイン電極８は、画素電極１２との接続部以外
の部分では低抵抗金属からなる上層膜８ｂが形成された
二層構造を有しているため、画素電極１２との接続部以
外でのドレイン電極８の抵抗値は低く問題は生じない。
また、画素電極１２との接続部におけるドレイン電極８
の上層膜８ｂを除去する際には、層間絶縁膜１０をマス
クとしてエッチング除去するため、特別にエッチング用
のマスクを形成する工程が不要となり、工程の削減およ
び歩留りの向上により製造コストを削減できる。
上に透明樹脂からなる層間絶縁膜１０を形成することに
よりその表面を平坦化すると共に最上層に画素電極１２
が形成された構造を有することにより液晶分子の配向異
常による表示不良の抑制して開口率の向上を実現する液
晶表示装置において、ＩＴＯ膜からなる画素電極１２を
ドレイン電極８のＩＴＯ膜からなる下層膜８ａと接続す
ることにより、接続抵抗が低くかつ安定したコンタクト
を得ることができる。なお、ＩＴＯ膜自体の抵抗値は高
いが、ドレイン電極８は、画素電極１２との接続部以外
の部分では低抵抗金属からなる上層膜８ｂが形成された
二層構造を有しているため、画素電極１２との接続部以
外でのドレイン電極８の抵抗値は低く問題は生じない。
また、画素電極１２との接続部におけるドレイン電極８
の上層膜８ｂを除去する際には、層間絶縁膜１０をマス
クとしてエッチング除去するため、特別にエッチング用
のマスクを形成する工程が不要となり、工程の削減およ
び歩留りの向上により製造コストを削減できる。
【００１９】実施の形態２．実施の形態１ではドレイン
電極８の上層膜８ｂをＣｒ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ａ
ｌ等の低抵抗金属により形成したが、ドレイン電極８の
上層膜８ｂを構成する金属をＣｒに限定することによ
り、実施の形態１において層間絶縁膜１０にコンタクト
ホール１１を形成する際、一般的に行われるコンタクト
ホール１１に残るスカム（層間絶縁膜１０の残さ物）除
去のためのＯ2 アッシング処理により、コンタクトホー
ル１１により露出したドレイン電極８のＣｒからなる上
層膜８ｂを同時に除去することができる。本実施の形態
によれば、ドレイン電極８の上層膜８ｂをＣｒ膜を用い
て形成することにより、実施の形態１では必要であった
層間絶縁膜１０をマスクとした第二層膜８ｂのエッチン
グ処理工程を省略することができる。
電極８の上層膜８ｂをＣｒ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ａ
ｌ等の低抵抗金属により形成したが、ドレイン電極８の
上層膜８ｂを構成する金属をＣｒに限定することによ
り、実施の形態１において層間絶縁膜１０にコンタクト
ホール１１を形成する際、一般的に行われるコンタクト
ホール１１に残るスカム（層間絶縁膜１０の残さ物）除
去のためのＯ2 アッシング処理により、コンタクトホー
ル１１により露出したドレイン電極８のＣｒからなる上
層膜８ｂを同時に除去することができる。本実施の形態
によれば、ドレイン電極８の上層膜８ｂをＣｒ膜を用い
て形成することにより、実施の形態１では必要であった
層間絶縁膜１０をマスクとした第二層膜８ｂのエッチン
グ処理工程を省略することができる。
【００２０】実施の形態３．図２はこの発明の実施の形
態３による液晶表示装置のＴＦＴアレイ基板の製造工程
途中の状態を示す断面図である。図において、１４は層
間絶縁膜１０に形成されたコンタクトホール１１を介し
てエッチング処理されたドレイン電極８の上層膜８ｂの
エッチング領域である。なお、図１と同一部分について
は同符号を付し説明を省略する。
態３による液晶表示装置のＴＦＴアレイ基板の製造工程
途中の状態を示す断面図である。図において、１４は層
間絶縁膜１０に形成されたコンタクトホール１１を介し
てエッチング処理されたドレイン電極８の上層膜８ｂの
エッチング領域である。なお、図１と同一部分について
は同符号を付し説明を省略する。
【００２１】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極、共通配線３、ゲート絶縁膜４、半導体層、コン
タクト層、ソース電極、ドレイン電極８、チャネル部お
よびコンタクトホール１１を有する層間絶縁膜１０を順
次形成する。次に、層間絶縁膜１０をマスクとして、コ
ンタクトホール１１により露出しているドレイン電極８
の上層膜８ｂをエッチングしてＩＴＯ膜からなる下層膜
８ａを露出させる。このとき、図２（ａ）に示すよう
に、ドレイン電極８の上層膜８ｂのエッチング領域１４
は、プロセス上オーバーエッチングされてコンタクトホ
ール１１の径より大きく形成され、コンタクトホール１
１底部において層間絶縁膜１０が庇構造となっている。
次に、層間絶縁膜１０の表面からドライエッチングある
いはＯ2 アッシング等の物理的処理を施し、層間絶縁膜
１０に形成されたコンタクトホール１１の端面がドレイ
ン電極８の上層膜８ｂのエッチング領域１４と同じかそ
れ以上になるまでコンタクトホール１１の径を広げる
（図２（ｂ））。その後、実施の形態１と同様の方法に
より画素電極を形成し、ＴＦＴアレイ基板を形成する。
ＴＦＴアレイ基板の製造工程について説明する。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極、共通配線３、ゲート絶縁膜４、半導体層、コン
タクト層、ソース電極、ドレイン電極８、チャネル部お
よびコンタクトホール１１を有する層間絶縁膜１０を順
次形成する。次に、層間絶縁膜１０をマスクとして、コ
ンタクトホール１１により露出しているドレイン電極８
の上層膜８ｂをエッチングしてＩＴＯ膜からなる下層膜
８ａを露出させる。このとき、図２（ａ）に示すよう
に、ドレイン電極８の上層膜８ｂのエッチング領域１４
は、プロセス上オーバーエッチングされてコンタクトホ
ール１１の径より大きく形成され、コンタクトホール１
１底部において層間絶縁膜１０が庇構造となっている。
次に、層間絶縁膜１０の表面からドライエッチングある
いはＯ2 アッシング等の物理的処理を施し、層間絶縁膜
１０に形成されたコンタクトホール１１の端面がドレイ
ン電極８の上層膜８ｂのエッチング領域１４と同じかそ
れ以上になるまでコンタクトホール１１の径を広げる
（図２（ｂ））。その後、実施の形態１と同様の方法に
より画素電極を形成し、ＴＦＴアレイ基板を形成する。
【００２２】本実施の形態によれば、ドレイン電極８の
上層膜８ｂのオーバーエッチングに起因するコンタクト
ホール１１底部の層間絶縁膜１０の庇構造をマスク等を
用いない物理的処理で除去することにより、層間絶縁膜
１０の庇構造部において画素電極を構成するＩＴＯ膜が
切断されることによる画素電極とドレイン電極８の接続
不良の発生を防止できる。
上層膜８ｂのオーバーエッチングに起因するコンタクト
ホール１１底部の層間絶縁膜１０の庇構造をマスク等を
用いない物理的処理で除去することにより、層間絶縁膜
１０の庇構造部において画素電極を構成するＩＴＯ膜が
切断されることによる画素電極とドレイン電極８の接続
不良の発生を防止できる。
【００２３】実施の形態４．図３はこの発明の実施の形
態４による液晶表示装置のＴＦＴアレイ基板の製造工程
途中の状態を示す断面図である。図において、１５はソ
ース電極７およびドレイン電極８上に半導体素子保護の
目的で形成されたパッシベーション膜である。なお、図
１および図２と同一部分については同符号を付し説明を
省略する。
態４による液晶表示装置のＴＦＴアレイ基板の製造工程
途中の状態を示す断面図である。図において、１５はソ
ース電極７およびドレイン電極８上に半導体素子保護の
目的で形成されたパッシベーション膜である。なお、図
１および図２と同一部分については同符号を付し説明を
省略する。
【００２４】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極、共通配線３、ゲート絶縁膜４、半導体層、コン
タクト層、ソース電極、ドレイン電極８、チャネル部を
順次形成する。次に、パッシベーション膜１５を形成す
る。次に、感光性を有するアクリル系透明樹脂を塗布
し、マスクを介して露光処理を施し、ドレイン電極８の
共通配線３と対向して容量を形成している部分上にコン
タクトホール１１を形成した後、焼成して層間絶縁膜１
０を形成する。次に、層間絶縁膜１０をマスクとして、
コンタクトホール１１により露出しているパッシベーシ
ョン膜１５およびドレイン電極８の上層膜８ｂをエッチ
ングしてＩＴＯ膜からなる下層膜８ａを露出させる。
ＴＦＴアレイ基板の製造工程について説明する。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極、共通配線３、ゲート絶縁膜４、半導体層、コン
タクト層、ソース電極、ドレイン電極８、チャネル部を
順次形成する。次に、パッシベーション膜１５を形成す
る。次に、感光性を有するアクリル系透明樹脂を塗布
し、マスクを介して露光処理を施し、ドレイン電極８の
共通配線３と対向して容量を形成している部分上にコン
タクトホール１１を形成した後、焼成して層間絶縁膜１
０を形成する。次に、層間絶縁膜１０をマスクとして、
コンタクトホール１１により露出しているパッシベーシ
ョン膜１５およびドレイン電極８の上層膜８ｂをエッチ
ングしてＩＴＯ膜からなる下層膜８ａを露出させる。
【００２５】このとき、ドライエッチング法によりパッ
シベーション膜１５をエッチングし、次にウェットエッ
チング法によりドレイン電極８の上層膜８ｂをエッチン
グした場合、図３（ａ）に示すように、ドレイン電極８
の上層膜８ｂのエッチング領域１４は、プロセス上オー
バーエッチングされてパッシベーション膜１５のエッチ
ング部分およびコンタクトホール１１の径より大きく形
成され、コンタクトホール１１底部においてパッシベー
ション膜１５および層間絶縁膜１０が庇構造となってい
る。次に、層間絶縁膜１０の表面からドライエッチング
あるいはＯ2 アッシング等の物理的処理を施し、層間絶
縁膜１０に形成されたコンタクトホール１１の端面およ
びパッシベーション膜１５の開口部がドレイン電極８の
上層膜８ｂのエッチング領域１４と同じかそれ以上にな
るまでコンタクトホール１１およびパッシベーション膜
１５の径を広げる（図３（ｂ））。その後、実施の形態
１と同様の方法により画素電極を形成し、ＴＦＴアレイ
基板を形成する。
シベーション膜１５をエッチングし、次にウェットエッ
チング法によりドレイン電極８の上層膜８ｂをエッチン
グした場合、図３（ａ）に示すように、ドレイン電極８
の上層膜８ｂのエッチング領域１４は、プロセス上オー
バーエッチングされてパッシベーション膜１５のエッチ
ング部分およびコンタクトホール１１の径より大きく形
成され、コンタクトホール１１底部においてパッシベー
ション膜１５および層間絶縁膜１０が庇構造となってい
る。次に、層間絶縁膜１０の表面からドライエッチング
あるいはＯ2 アッシング等の物理的処理を施し、層間絶
縁膜１０に形成されたコンタクトホール１１の端面およ
びパッシベーション膜１５の開口部がドレイン電極８の
上層膜８ｂのエッチング領域１４と同じかそれ以上にな
るまでコンタクトホール１１およびパッシベーション膜
１５の径を広げる（図３（ｂ））。その後、実施の形態
１と同様の方法により画素電極を形成し、ＴＦＴアレイ
基板を形成する。
【００２６】本実施の形態によれば、パッシベーション
膜１５を有する構造のＴＦＴアレイ基板においても、工
程を煩雑にすることなく実施の形態２と同様の効果を得
ることができる。
膜１５を有する構造のＴＦＴアレイ基板においても、工
程を煩雑にすることなく実施の形態２と同様の効果を得
ることができる。
【００２７】実施の形態５．図４はこの発明の実施の形
態５による液晶表示装置のＴＦＴアレイ基板の製造工程
途中の状態を示す断面図である。図において、１６はソ
ース電極７、ドレイン電極８上に形成された感光性を有
しない層間絶縁膜、１７はレジストである。なお、図１
と同一部分については同符号を付し説明を省略する。
態５による液晶表示装置のＴＦＴアレイ基板の製造工程
途中の状態を示す断面図である。図において、１６はソ
ース電極７、ドレイン電極８上に形成された感光性を有
しない層間絶縁膜、１７はレジストである。なお、図１
と同一部分については同符号を付し説明を省略する。
【００２８】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極、共通配線３、ゲート絶縁膜４、半導体層、コン
タクト層、ソース電極、ドレイン電極８およびチャネル
部を順次形成する。なお、ドレイン電極８の上層膜８ｂ
はＣｒ膜を用いて形成する。次に、上記の工程により形
成された電極や電極配線による段差を吸収して表面を平
坦化するための透明性樹脂を塗布し、フォトリソグラフ
ィ法により形成したレジスト１７を用いてパターニング
し、コンタクトホール１１を形成する（図４（ａ））。
次に、Ｏ2 アッシング処理を行いレジスト１７を除去す
る。このとき、層間絶縁膜１０に形成されたコンタクト
ホール１１により露出しているＣｒ膜からなるドレイン
電極８の上層膜８ｂも同時に除去することができる（図
４（ｂ））。その後、実施の形態１と同様の方法により
画素電極を形成し、ＴＦＴアレイ基板を形成する。
ＴＦＴアレイ基板の製造工程について説明する。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極、共通配線３、ゲート絶縁膜４、半導体層、コン
タクト層、ソース電極、ドレイン電極８およびチャネル
部を順次形成する。なお、ドレイン電極８の上層膜８ｂ
はＣｒ膜を用いて形成する。次に、上記の工程により形
成された電極や電極配線による段差を吸収して表面を平
坦化するための透明性樹脂を塗布し、フォトリソグラフ
ィ法により形成したレジスト１７を用いてパターニング
し、コンタクトホール１１を形成する（図４（ａ））。
次に、Ｏ2 アッシング処理を行いレジスト１７を除去す
る。このとき、層間絶縁膜１０に形成されたコンタクト
ホール１１により露出しているＣｒ膜からなるドレイン
電極８の上層膜８ｂも同時に除去することができる（図
４（ｂ））。その後、実施の形態１と同様の方法により
画素電極を形成し、ＴＦＴアレイ基板を形成する。
【００２９】本実施の形態によれば、層間絶縁膜１０を
非感光性透明樹脂により形成する場合において、ドレイ
ン電極８の上層膜８ｂをＣｒ膜を用いて形成することに
より、実施の形態２と同様の効果を得ることができる。
非感光性透明樹脂により形成する場合において、ドレイ
ン電極８の上層膜８ｂをＣｒ膜を用いて形成することに
より、実施の形態２と同様の効果を得ることができる。
【００３０】実施の形態６．図５はこの発明の実施の形
態６による液晶表示装置のＴＦＴアレイ基板の製造工程
の一部を示す断面図である。図において、１８はソース
電極７およびドレイン電極８パターニングのために形成
されたレジストである。なお、図１と同一部分について
は同符号を付し説明を省略する。
態６による液晶表示装置のＴＦＴアレイ基板の製造工程
の一部を示す断面図である。図において、１８はソース
電極７およびドレイン電極８パターニングのために形成
されたレジストである。なお、図１と同一部分について
は同符号を付し説明を省略する。
【００３１】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極、共通配線、ゲート絶縁膜４、半導体層およびコ
ンタクト層を順次形成する。次に、ソース電極７および
ドレイン電極８を形成するために、まず下層膜７ａ、８
ａとして低抵抗金属（Ｃｒ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ａ
ｌ等）膜、上層膜７ｂ、８ｂとしてＩＴＯ膜を連続して
成膜する。次にフォトリソグラフィ法によりレジスト１
８を形成する（図５（ａ））。次にレジスト１８を用い
てＩＴＯ膜からなる上層膜７ｂ、８ｂをエッチングする
（図５（ｂ））。続いて低抵抗金属膜からなる下層膜７
ａ、８ａをエッチングする。このとき、下層膜７ａ、８
ａは上層膜７ｂ、８ｂよりオーバーエッチングされ、二
層構造を有するソース電極７およびドレイン電極８のパ
ターンが庇構造を有する形状となる（図５（ｃ））。さ
らに続いて再度ＩＴＯ膜からなる上層膜７ｂ、８ｂをエ
ッチングし、庇構造をなくした後レジスト１８を除去す
る（図５（ｄ））。
ＴＦＴアレイ基板の製造工程について説明する。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極、共通配線、ゲート絶縁膜４、半導体層およびコ
ンタクト層を順次形成する。次に、ソース電極７および
ドレイン電極８を形成するために、まず下層膜７ａ、８
ａとして低抵抗金属（Ｃｒ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ａ
ｌ等）膜、上層膜７ｂ、８ｂとしてＩＴＯ膜を連続して
成膜する。次にフォトリソグラフィ法によりレジスト１
８を形成する（図５（ａ））。次にレジスト１８を用い
てＩＴＯ膜からなる上層膜７ｂ、８ｂをエッチングする
（図５（ｂ））。続いて低抵抗金属膜からなる下層膜７
ａ、８ａをエッチングする。このとき、下層膜７ａ、８
ａは上層膜７ｂ、８ｂよりオーバーエッチングされ、二
層構造を有するソース電極７およびドレイン電極８のパ
ターンが庇構造を有する形状となる（図５（ｃ））。さ
らに続いて再度ＩＴＯ膜からなる上層膜７ｂ、８ｂをエ
ッチングし、庇構造をなくした後レジスト１８を除去す
る（図５（ｄ））。
【００３２】次に、実施の形態１と同様の方法によりコ
ンタクトホールを有する層間絶縁膜を形成する。最後
に、実施の形態１と同様の方法により画素電極を形成す
る。このとき、画素電極はコンタクトホールを介してド
レイン電極８のＩＴＯ膜からなる上層膜８ａと電気的に
接続される。以上の工程によりＴＦＴアレイ基板を形成
する。
ンタクトホールを有する層間絶縁膜を形成する。最後
に、実施の形態１と同様の方法により画素電極を形成す
る。このとき、画素電極はコンタクトホールを介してド
レイン電極８のＩＴＯ膜からなる上層膜８ａと電気的に
接続される。以上の工程によりＴＦＴアレイ基板を形成
する。
【００３３】本実施の形態によれば、二層構造を有する
ソース電極７およびドレイン電極８のエッチングによる
パターン形成において、一枚のマスクで庇構造のないパ
ターンを形成できるため、後工程におけるカバーリング
性を向上でき、パターン段差部における膜欠損による歩
留り低下を防止することができる。
ソース電極７およびドレイン電極８のエッチングによる
パターン形成において、一枚のマスクで庇構造のないパ
ターンを形成できるため、後工程におけるカバーリング
性を向上でき、パターン段差部における膜欠損による歩
留り低下を防止することができる。
【００３４】
【発明の効果】以上のように、この発明によれば、電極
配線およびＴＦＴ上に透明樹脂からなる層間絶縁膜を形
成することによりその表面を平坦化すると共に最上層に
画素電極が形成された構造を有することにより液晶分子
の配向異常による表示不良の抑制して開口率の向上を実
現する液晶表示装置において、ＩＴＯ膜からなる画素電
極をＩＴＯ膜と低抵抗金属膜からなる二層構造を有する
ドレイン電極のＩＴＯ膜と接続することにより、層間絶
縁膜のコンタクトホールを介した画素電極とドレイン電
極の電気的接続を低抵抗かつ安定化することができる。
また、低抵抗金属膜／ＩＴＯ膜の二層構造を有するドレ
イン電極において、画素電極とドレイン電極のＩＴＯ膜
を接続するために上層膜（低抵抗金属膜）をエッチング
する際に、層間絶縁膜をマスクとして用いることによ
り、製造に用いるマスク枚数を削減して製造コストを低
減することができる。また、ドレイン電極の上層膜をＣ
ｒを用いて構成することにより、層間絶縁膜のコンタク
トホール形成時の残さ物除去や、パターニングに用いる
レジスト除去のためのＯ2 アッシング処理時に、コンタ
クトホールにより露出したドレイン電極の上層膜である
Ｃｒ膜を同時にエッチングすることができるため、プロ
セスを簡素化できる。また、層間絶縁膜に設けられたコ
ンタクトホール内や二層構造を有するソース電極とドレ
イン電極のパターン端部において、製造に用いるマスク
枚数を増やすことなく庇構造をなくし歩留りを向上させ
ることができる。ＴＦＴ特性向上のためにソース・ドレ
イン電極上にパッシベーション膜が形成されたＴＦＴア
レイ基板にも適用して、マスク工程を増やすことなく同
様の効果が得られる。
配線およびＴＦＴ上に透明樹脂からなる層間絶縁膜を形
成することによりその表面を平坦化すると共に最上層に
画素電極が形成された構造を有することにより液晶分子
の配向異常による表示不良の抑制して開口率の向上を実
現する液晶表示装置において、ＩＴＯ膜からなる画素電
極をＩＴＯ膜と低抵抗金属膜からなる二層構造を有する
ドレイン電極のＩＴＯ膜と接続することにより、層間絶
縁膜のコンタクトホールを介した画素電極とドレイン電
極の電気的接続を低抵抗かつ安定化することができる。
また、低抵抗金属膜／ＩＴＯ膜の二層構造を有するドレ
イン電極において、画素電極とドレイン電極のＩＴＯ膜
を接続するために上層膜（低抵抗金属膜）をエッチング
する際に、層間絶縁膜をマスクとして用いることによ
り、製造に用いるマスク枚数を削減して製造コストを低
減することができる。また、ドレイン電極の上層膜をＣ
ｒを用いて構成することにより、層間絶縁膜のコンタク
トホール形成時の残さ物除去や、パターニングに用いる
レジスト除去のためのＯ2 アッシング処理時に、コンタ
クトホールにより露出したドレイン電極の上層膜である
Ｃｒ膜を同時にエッチングすることができるため、プロ
セスを簡素化できる。また、層間絶縁膜に設けられたコ
ンタクトホール内や二層構造を有するソース電極とドレ
イン電極のパターン端部において、製造に用いるマスク
枚数を増やすことなく庇構造をなくし歩留りを向上させ
ることができる。ＴＦＴ特性向上のためにソース・ドレ
イン電極上にパッシベーション膜が形成されたＴＦＴア
レイ基板にも適用して、マスク工程を増やすことなく同
様の効果が得られる。
【図１】 この発明の実施の形態１による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。
のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２】 この発明の実施の形態３による液晶表示装置
のＴＦＴアレイ基板の製造工程途中の状態を示す断面図
である。
のＴＦＴアレイ基板の製造工程途中の状態を示す断面図
である。
【図３】 この発明の実施の形態４による液晶表示装置
のＴＦＴアレイ基板の製造工程途中の状態を示す断面図
である。
のＴＦＴアレイ基板の製造工程途中の状態を示す断面図
である。
【図４】 この発明の実施の形態５による液晶表示装置
のＴＦＴアレイ基板の製造工程途中の状態を示す断面図
である。
のＴＦＴアレイ基板の製造工程途中の状態を示す断面図
である。
【図５】 この発明の実施の形態６による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。
のＴＦＴアレイ基板の製造工程を示す断面図である。
１ 透明絶縁性基板、２ ゲート電極、３ 共通配線、
４ ゲート絶縁膜、５ 半導体層、６ コンタクト層、
７ ソース電極、８ ドレイン電極、７ａ、８ａ 下層
膜、７ｂ、８ｂ 上層膜、９ チャネル部、１０ 層間
絶縁膜、１１ コンタクトホール、１２ 画素電極、１
３ マスク、１４ エッチング領域、１５ パッシベー
ション膜、１６ 層間絶縁膜、１７、１８ レジスト。
４ ゲート絶縁膜、５ 半導体層、６ コンタクト層、
７ ソース電極、８ ドレイン電極、７ａ、８ａ 下層
膜、７ｂ、８ｂ 上層膜、９ チャネル部、１０ 層間
絶縁膜、１１ コンタクトホール、１２ 画素電極、１
３ マスク、１４ エッチング領域、１５ パッシベー
ション膜、１６ 層間絶縁膜、１７、１８ レジスト。
Claims (10)
- 【請求項１】 透明絶縁性基板と、 上記透明絶縁性基板上に形成された制御電極、制御電極
配線および保持容量共通配線と、 上記制御電極、制御電極配線および保持容量共通配線上
に形成された絶縁膜と、 上記絶縁膜を介して制御電極上に形成された半導体層
と、 上記半導体層上に形成され、ＩＴＯ膜と低抵抗金属膜か
らなる二層構造を有し、上記半導体層と共に半導体素子
を構成する第一の電極、第一の電極配線および第二の電
極と、 上記第一の電極、第一の電極配線および第二の電極上に
形成され、表面が平坦化された透明樹脂からなる層間絶
縁膜と、 上記層間絶縁膜上に形成され、層間絶縁膜に設けられた
コンタクトホールを介して上記第二の電極のＩＴＯ膜と
電気的に接続された透明導電膜からなる画素電極を有す
る第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板、 上記保持容量配線と、上記第二の電極の上記層間絶縁膜
に設けられたコンタクトホールを介して上記画素電極と
接続されている部分が上記絶縁膜を挟んで対向すること
により構成された保持容量を備えたことを特徴とする液
晶表示装置。 - 【請求項２】 第一の電極、第一の電極配線および第二
の電極は、下層がＩＴＯ膜、上層が低抵抗金属膜からな
る二層構造であることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項３】 第一の電極、第一の電極配線および第二
の電極は、下層が低抵抗金属膜、上層がＩＴＯ膜からな
る二層構造であることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項４】 少なくともいずれか一方には電極が形成
されている二枚の透明絶縁性基板を対向させて接着する
と共に、上記二枚の透明絶縁性基板の間には液晶材料が
注入されている透過型の液晶表示装置の製造方法におい
て、 上記二枚の透明絶縁性基板の一方に制御電極、制御電極
配線および保持容量共通配線を形成する工程と、 上記制御電極、制御電極配線および保持容量共通配線上
に絶縁膜を形成する工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層上に下層膜としてＩＴＯ膜、上層膜として
低抵抗金属膜を順次成膜する工程と、 レジストを形成し、上記上層膜（低抵抗金属膜）および
下層膜（ＩＴＯ膜）を連続してエッチングして第一の電
極、第一の電極配線および第二の電極を形成する工程
と、 上記第一の電極、第一の電極配線および第二の電極上に
感光性を有する透明樹脂を塗布し、マスクを用いての露
光、現像により上記第二の電極の上記保持容量共通配線
と対向し保持容量を形成する部分上にコンタクトホール
を有する層間絶縁膜を形成する工程と、 上記層間絶縁膜をマスクとして上記コンタクトホールに
より露出した第二の電極の上層膜をエッチングし、上記
コンタクトホール部に第二の電極の下層膜を露出させる
工程と、 上記層間絶縁膜上およびコンタクトホール内に透明導電
膜を成膜し、エッチングにより上記第二の電極の下層膜
（ＩＴＯ膜）と上記コンタクトホールを介して電気的に
接続された画素電極を形成する工程を含むことを特徴と
する液晶表示装置の製造方法。 - 【請求項５】 第一の電極、第一の電極配線および第二
の電極上に半導体素子保護用のパッシベーション膜が形
成されており、層間絶縁膜のコンタクトホール部に露出
した上記パッシベーション膜は、層間絶縁膜をマスクと
してエッチングされることを特徴とする請求項４記載の
液晶表示装置の製造方法。 - 【請求項６】 層間絶縁膜は感光性を有しない透明樹脂
により構成され、フォトレジスト形成後エッチング法に
よりコンタクトホールを形成することを特徴とする請求
項４または請求項５記載の液晶表示装置の製造方法。 - 【請求項７】 第一の電極、第一の電極配線および第二
の電極の上層膜としてＣｒ膜を用い、層間絶縁膜のコン
タクトホール部に露出した上記Ｃｒ膜は、上記層間絶縁
膜のコンタクトホール内の残さ物（スカム）除去の目的
で施されるＯ2 アッシング処理時に同時にエッチングさ
れることを特徴とする請求項４〜請求項６のいずれか一
項記載の液晶表示装置の製造方法。 - 【請求項８】 第一の電極、第一の電極配線および第二
の電極の上層膜としてＣｒ膜を用い、層間絶縁膜のコン
タクトホール部に露出した上記Ｃｒ膜は、感光性を有し
ない層間絶縁膜パターニング用フォトレジストのレジス
ト除去を目的として施されるＯ2 アッシング処理時に同
時にエッチングされることを特徴とする請求項６記載の
液晶表示装置の製造方法。 - 【請求項９】 層間絶縁膜をマスクとしてコンタクトホ
ールにより露出した第二の電極の上層膜、あるいはパッ
シベーション膜と第二の電極の上層膜をエッチングして
上記コンタクトホール部に第二の電極の下層膜を露出さ
せた後、上記層間絶縁膜、あるいは上記層間絶縁膜とパ
ッシベーション膜に物理的処理を施すことにより少なく
とも上記第二の電極の上層膜のエッチング端面まで上記
コンタクトホール径、あるいは上記コンタクトホール径
と上記パッシベーション膜のエッチング端面を広げる工
程を含むことを特徴とする請求項４〜請求項８のいずれ
か一項記載の液晶表示装置の製造方法。 - 【請求項１０】 少なくともいずれか一方には電極が形
成されている二枚の透明絶縁性基板を対向させて接着す
ると共に、上記二枚の透明絶縁性基板の間には液晶材料
が注入されている透過型の液晶表示装置の製造方法にお
いて、 上記二枚の透明絶縁性基板の一方に制御電極、制御電極
配線および保持容量共通配線を形成する工程と、 上記制御電極、制御電極配線および保持容量共通配線上
に絶縁膜を形成する工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層上に下層膜として低抵抗金属膜、上層膜と
してＩＴＯ膜を順次成膜する工程と、 レジストを形成し、上記上層膜および下層膜を連続して
エッチングした後、再度上層膜をエッチングすることに
より、少なくとも上記下層膜のエッチング端面まで上記
上層膜をエッチングして、上記上層膜が庇構造とならな
い第一の電極、第一の電極配線および第二の電極を形成
する工程と、 上記第一の電極、第一の電極配線および第二の電極上に
感光性を有する透明樹脂を塗布し、マスクを用いての露
光、現像により上記第二の電極の上記保持容量共通配線
と対向し保持容量を形成する部分上にコンタクトホール
を有する層間絶縁膜を形成する工程と、 上記層間絶縁膜上およびコンタクトホール内に透明導電
膜を成膜し、エッチングにより上記第二の電極の上層膜
（ＩＴＯ膜）と上記コンタクトホールを介して電気的に
接続された画素電極を形成する工程を含むことを特徴と
する液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160634A JPH11352515A (ja) | 1998-06-09 | 1998-06-09 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160634A JPH11352515A (ja) | 1998-06-09 | 1998-06-09 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11352515A true JPH11352515A (ja) | 1999-12-24 |
Family
ID=15719178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10160634A Pending JPH11352515A (ja) | 1998-06-09 | 1998-06-09 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11352515A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055362A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| JP2002110631A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 多層薄膜パターンの製造方法 |
| JP2007183623A (ja) * | 2005-12-30 | 2007-07-19 | Au Optronics Corp | 液晶ディスプレイ用ボトム基板の製作方法 |
| CN100378902C (zh) * | 2002-07-19 | 2008-04-02 | 三星电子株式会社 | 薄膜晶体管阵列板及其制造方法 |
| JP2008165137A (ja) * | 2007-01-05 | 2008-07-17 | Seiko Epson Corp | 電気光学装置の製造方法 |
| US7470571B2 (en) | 2004-07-27 | 2008-12-30 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor array substrate and method of producing the same |
| US8053083B2 (en) | 2007-06-26 | 2011-11-08 | Kobe Steel, Ltd. | Layered structure and its manufacturing method |
| KR101404425B1 (ko) * | 2008-03-07 | 2014-06-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 그 제작 방법, 및 표시 장치 및 그 제작 방법 |
| GB2574266A (en) * | 2018-06-01 | 2019-12-04 | Flexnable Ltd | Transistor Arrays |
| CN111077709A (zh) * | 2014-07-25 | 2020-04-28 | 乐金显示有限公司 | 显示设备及其制造方法 |
| US11664477B2 (en) | 2019-02-26 | 2023-05-30 | Rohm Co., Ltd. | Electrode structure and semiconductor light-emitting device having a high region part and a low region part |
-
1998
- 1998-06-09 JP JP10160634A patent/JPH11352515A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055362A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| JP2002110631A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 多層薄膜パターンの製造方法 |
| CN100378902C (zh) * | 2002-07-19 | 2008-04-02 | 三星电子株式会社 | 薄膜晶体管阵列板及其制造方法 |
| US7470571B2 (en) | 2004-07-27 | 2008-12-30 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor array substrate and method of producing the same |
| JP4553392B2 (ja) * | 2005-12-30 | 2010-09-29 | 友達光電股▲ふん▼有限公司 | 液晶ディスプレイ用ボトム基板の製作方法 |
| JP2007183623A (ja) * | 2005-12-30 | 2007-07-19 | Au Optronics Corp | 液晶ディスプレイ用ボトム基板の製作方法 |
| JP2008165137A (ja) * | 2007-01-05 | 2008-07-17 | Seiko Epson Corp | 電気光学装置の製造方法 |
| US8053083B2 (en) | 2007-06-26 | 2011-11-08 | Kobe Steel, Ltd. | Layered structure and its manufacturing method |
| KR101404425B1 (ko) * | 2008-03-07 | 2014-06-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 그 제작 방법, 및 표시 장치 및 그 제작 방법 |
| CN111077709A (zh) * | 2014-07-25 | 2020-04-28 | 乐金显示有限公司 | 显示设备及其制造方法 |
| CN111077709B (zh) * | 2014-07-25 | 2023-01-20 | 乐金显示有限公司 | 显示设备及其制造方法 |
| GB2574266A (en) * | 2018-06-01 | 2019-12-04 | Flexnable Ltd | Transistor Arrays |
| US11664477B2 (en) | 2019-02-26 | 2023-05-30 | Rohm Co., Ltd. | Electrode structure and semiconductor light-emitting device having a high region part and a low region part |
| US11901489B2 (en) | 2019-02-26 | 2024-02-13 | Rohm Co., Ltd. | Electrode structure and semiconductor light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4180575B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6414730B1 (en) | Liquid crystal display device and method for manufacturing the same | |
| US6818923B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP4658514B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| US20040036070A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US20100001278A1 (en) | Thin film transistor (tft) array substrate and fabricating method thereof that protect the tft and a pixel electrode without a protective film | |
| US7907228B2 (en) | TFT LCD structure and the manufacturing method thereof | |
| US20060023138A1 (en) | Array substrate for LCD and fabrication method thereof | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JP3053848B2 (ja) | アクティブマトリクス基板 | |
| US6972434B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| US8093595B2 (en) | Thin film array panel and manufacturing method thereof | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11109418A (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| US20020085135A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |