JPH0618922A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0618922A JPH0618922A JP17276692A JP17276692A JPH0618922A JP H0618922 A JPH0618922 A JP H0618922A JP 17276692 A JP17276692 A JP 17276692A JP 17276692 A JP17276692 A JP 17276692A JP H0618922 A JPH0618922 A JP H0618922A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- electrodes
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ドレイン電極パターニング時の現像液浸漬工
程での画素電極ＩＴＯの腐食による不良がない液晶表示
装置を得る。 【構成】 透明絶縁基板１４に複数のゲート電極線２を
並設し、このゲート電極２，４に複数のソース電極線１
を交差させ、このソース電極線１とゲート電極２，４の
交差部において薄膜トランジスタのドレイン電極８がコ
ンタクトホールを介して画素電極９のＩＴＯと直接コン
タクトせず、別の金属を介して接続し、画素電極９は、
完全にゲート絶縁膜４により保護される。 【効果】 ドレイン電極パターニングの際の現像液浸漬
時ドレイン電極のバリアメタルにピンホールがある場合
でも、画素電極ＩＴＯは現像液に接触しない。
程での画素電極ＩＴＯの腐食による不良がない液晶表示
装置を得る。 【構成】 透明絶縁基板１４に複数のゲート電極線２を
並設し、このゲート電極２，４に複数のソース電極線１
を交差させ、このソース電極線１とゲート電極２，４の
交差部において薄膜トランジスタのドレイン電極８がコ
ンタクトホールを介して画素電極９のＩＴＯと直接コン
タクトせず、別の金属を介して接続し、画素電極９は、
完全にゲート絶縁膜４により保護される。 【効果】 ドレイン電極パターニングの際の現像液浸漬
時ドレイン電極のバリアメタルにピンホールがある場合
でも、画素電極ＩＴＯは現像液に接触しない。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜トランジスタ
（以下、ＴＦＴという）アレイ基板を用いた液晶表示装
置において、ソース電極を写真製版する際の現像液浸漬
時に下層の画素電極インジュウム ティン オキサイド
（以下、ＩＴＯという）が腐食されることを抑えるＴＦ
Ｔ構造を備えた液晶表示装置に関するものである。
（以下、ＴＦＴという）アレイ基板を用いた液晶表示装
置において、ソース電極を写真製版する際の現像液浸漬
時に下層の画素電極インジュウム ティン オキサイド
（以下、ＩＴＯという）が腐食されることを抑えるＴＦ
Ｔ構造を備えた液晶表示装置に関するものである。
【０００２】
【従来の技術】液晶表示装置は、通常２枚の対向する基
板の間に液晶等の表示材料が挟持され、この表示材料に
電圧を印加する方法で構成される。この際、少なくとも
一方の基板にマトリクス状に配列した画素電極を設け、
これらの画素を選択的に動作するために、各画素ごとに
電界効果トランジスタ（ＦＥＴ）等の非線形特性を有す
る能動素子を設けている。さらに、画質を向上するため
に各画素ごとに電荷保持容量を設けている。
板の間に液晶等の表示材料が挟持され、この表示材料に
電圧を印加する方法で構成される。この際、少なくとも
一方の基板にマトリクス状に配列した画素電極を設け、
これらの画素を選択的に動作するために、各画素ごとに
電界効果トランジスタ（ＦＥＴ）等の非線形特性を有す
る能動素子を設けている。さらに、画質を向上するため
に各画素ごとに電荷保持容量を設けている。
【０００３】図３は、例えば、特願平２−２００７０４
号明細書に示された従来の液晶表示装置に用いられてい
たＴＦＴアレイ基板の一画素分を示す平面構成図、図４
は、図３のＡ−Ａ１線に沿って切断して示す断面図であ
る。
号明細書に示された従来の液晶表示装置に用いられてい
たＴＦＴアレイ基板の一画素分を示す平面構成図、図４
は、図３のＡ−Ａ１線に沿って切断して示す断面図であ
る。
【０００４】この図３、図４の両図においては、１はソ
ース電極線、２はゲート電極線、３は次段のゲート電極
線、４はゲート絶縁膜、５は水素化アモルファスシリコ
ンｉ層、６は上部絶縁膜、７は水素化アモルファスシリ
コンｎ+ 層、８はドレイン電極、９は画素電極、１０は
保護膜、１４は透明絶縁基板、１７は電荷保持容量電
極、１８は電荷保持容量、１９は第１のコンタクトホー
ル、２０は第２のコンタクトホール、２１は第３のコン
タクトホール、２２は第４のコンタクトホール、２３は
誘電体膜である。
ース電極線、２はゲート電極線、３は次段のゲート電極
線、４はゲート絶縁膜、５は水素化アモルファスシリコ
ンｉ層、６は上部絶縁膜、７は水素化アモルファスシリ
コンｎ+ 層、８はドレイン電極、９は画素電極、１０は
保護膜、１４は透明絶縁基板、１７は電荷保持容量電
極、１８は電荷保持容量、１９は第１のコンタクトホー
ル、２０は第２のコンタクトホール、２１は第３のコン
タクトホール、２２は第４のコンタクトホール、２３は
誘電体膜である。
【０００５】図３、図４に示す従来の液晶表示装置の構
成は、まず透明絶縁基板１４上にＩＴＯで電荷保持容量
電極１７を形成する。さらに、誘電体膜２３を形成し、
その上にＩＴＯにより画素電極９が形成されている。そ
して、ゲート電極線２と電荷保持容量電極１７が第１の
コンタクトホール１９を介して接続されている。
成は、まず透明絶縁基板１４上にＩＴＯで電荷保持容量
電極１７を形成する。さらに、誘電体膜２３を形成し、
その上にＩＴＯにより画素電極９が形成されている。そ
して、ゲート電極線２と電荷保持容量電極１７が第１の
コンタクトホール１９を介して接続されている。
【０００６】また、ゲート絶縁膜４、水素化アモルファ
スシリコンｉ層５、上部絶縁膜６は連続的に形成され、
上部絶縁膜６をパターニングして、第２のコンタクトホ
ール２０、第３のコンタクトホール２１を形成後、りん
等をドープした水素化アモルファスシリコンｎ+ 層７が
形成される。
スシリコンｉ層５、上部絶縁膜６は連続的に形成され、
上部絶縁膜６をパターニングして、第２のコンタクトホ
ール２０、第３のコンタクトホール２１を形成後、りん
等をドープした水素化アモルファスシリコンｎ+ 層７が
形成される。
【０００７】次いで、第４のコンタクトホール２２を形
成した後に、ソース電極線１とドレイン電極８を形成す
る。このとき、ドレイン電極８と画素電極９は、第４の
コンタクトホール２２を介して接続されている。
成した後に、ソース電極線１とドレイン電極８を形成す
る。このとき、ドレイン電極８と画素電極９は、第４の
コンタクトホール２２を介して接続されている。
【０００８】この後、不要な水素化アモルファスシリコ
ンｉ層５および水素化アモルファスシリコンｎ+ 層７を
エッチオフして、ＴＦＴが形成される。さらに、保護膜
を堆積し、パターニングして、ＴＦＴアレイ基板が完成
する。
ンｉ層５および水素化アモルファスシリコンｎ+ 層７を
エッチオフして、ＴＦＴが形成される。さらに、保護膜
を堆積し、パターニングして、ＴＦＴアレイ基板が完成
する。
【０００９】これらのＴＦＴアレイ基板に対して、カラ
ーフィルタや透明導電膜を有する対向電極基板の間に液
晶等が挟持されて液晶表示装置を構成する。
ーフィルタや透明導電膜を有する対向電極基板の間に液
晶等が挟持されて液晶表示装置を構成する。
【００１０】
【発明が解決しようとする課題】従来の液晶表示装置は
以上のように構成されており、ドレイン電極のＡｌある
いはＡｌ合金は画素電極ＩＴＯとがコンタクトホールに
より接続されている。
以上のように構成されており、ドレイン電極のＡｌある
いはＡｌ合金は画素電極ＩＴＯとがコンタクトホールに
より接続されている。
【００１１】この場合、ドレイン電極８のレジストパタ
ーンを形成するために、現像液に浸漬する際に局部電池
作用により、画素電極９が腐食されるので、ドレイン電
極８を下層にＣｒ等のバリアメタルとした積層構造とし
て電池作用による腐食を防止している。しかし、Ｃｒ等
のバリアメタルにピンホール等がある場合には、腐食が
起こっており、問題点があった。
ーンを形成するために、現像液に浸漬する際に局部電池
作用により、画素電極９が腐食されるので、ドレイン電
極８を下層にＣｒ等のバリアメタルとした積層構造とし
て電池作用による腐食を防止している。しかし、Ｃｒ等
のバリアメタルにピンホール等がある場合には、腐食が
起こっており、問題点があった。
【００１２】この発明は、上記のような従来の問題点を
解決するためになされたもので、ドレイン電極のパター
ニング時の画素電極ＩＴＯの腐食を防止することができ
る液晶表示装置を得ることを目的とする。
解決するためになされたもので、ドレイン電極のパター
ニング時の画素電極ＩＴＯの腐食を防止することができ
る液晶表示装置を得ることを目的とする。
【００１３】
【課題を解決するための手段】この発明に係る液晶表示
装置は、ドレイン電極を画素電極とオーバラップさせず
に形成し、その間に両者とそれぞれ別の位置で金属電極
とコンタクトする薄膜トランジスタを設けたものであ
る。
装置は、ドレイン電極を画素電極とオーバラップさせず
に形成し、その間に両者とそれぞれ別の位置で金属電極
とコンタクトする薄膜トランジスタを設けたものであ
る。
【００１４】
【作用】この発明における薄膜トランジスタのドレイン
電極と同一平面上になく画素電極は、完全に絶縁膜に保
護される構造となり、ドレイン電極のバリアメタルにピ
ンホール等があっても、ドレイン電極のパターニング時
に現像液とは接触しない。
電極と同一平面上になく画素電極は、完全に絶縁膜に保
護される構造となり、ドレイン電極のバリアメタルにピ
ンホール等があっても、ドレイン電極のパターニング時
に現像液とは接触しない。
【００１５】
【実施例】 実施例１．図１は、この発明の実施例１による液晶表示
装置のＴＦＴアレイ基板の１画素分を示す平面構成図、
図２は、図１のＡ−Ａ１線に沿って切断して示す断面図
である。この図１、図２の両図において、図３、図４の
同一番号は、同一または相当部分を示している。
装置のＴＦＴアレイ基板の１画素分を示す平面構成図、
図２は、図１のＡ−Ａ１線に沿って切断して示す断面図
である。この図１、図２の両図において、図３、図４の
同一番号は、同一または相当部分を示している。
【００１６】この図１、図２の両図における１はソース
電極線、２はゲート電極線、３は次段（あるいは前段）
のゲート電極線、４はゲート絶縁膜、５は半導体ｉ層
（水素化アモルファスシリコンｉ層）、６は上部絶縁
膜、７は水素化アモルファスシリコンｎ+ 層などの半導
体ｎ+ 層、８はドレイン電極、９は画素電極、１０は保
護膜、２３は誘電体膜、１４は透明絶縁基板、１７は電
荷保持容量電極、１８は電荷保持容量、１９は第１のコ
ンタクトホール、２０は第２のコンタクトホール、２１
は第３のコンタクトホール、２２は第４のコンタクトホ
ール、２３は誘電体膜、２４は接続電極である。
電極線、２はゲート電極線、３は次段（あるいは前段）
のゲート電極線、４はゲート絶縁膜、５は半導体ｉ層
（水素化アモルファスシリコンｉ層）、６は上部絶縁
膜、７は水素化アモルファスシリコンｎ+ 層などの半導
体ｎ+ 層、８はドレイン電極、９は画素電極、１０は保
護膜、２３は誘電体膜、１４は透明絶縁基板、１７は電
荷保持容量電極、１８は電荷保持容量、１９は第１のコ
ンタクトホール、２０は第２のコンタクトホール、２１
は第３のコンタクトホール、２２は第４のコンタクトホ
ール、２３は誘電体膜、２４は接続電極である。
【００１７】次に、この発明の液晶表示装置の製造手順
について述べる。まず、ガラス等の透明絶縁基板１４上
にＩＴＯ等で透明導電膜をスパッタ法等で堆積する。こ
の後、写真製版・エッチング等の方法で、アイランド上
に電荷保持容量電極１７を形成する。
について述べる。まず、ガラス等の透明絶縁基板１４上
にＩＴＯ等で透明導電膜をスパッタ法等で堆積する。こ
の後、写真製版・エッチング等の方法で、アイランド上
に電荷保持容量電極１７を形成する。
【００１８】次に、プラズマＣＶＤ法やスパッタ法等で
窒化シリコンあるいは酸化シリコンあるいは、酸化タン
タルあるいは、それらのいづれか２層以上の誘電体膜２
３を形成する。
窒化シリコンあるいは酸化シリコンあるいは、酸化タン
タルあるいは、それらのいづれか２層以上の誘電体膜２
３を形成する。
【００１９】この後、スパッタ法等により、ＩＴＯ等の
透明導電薄膜を形成する。その後、写真製版・エッチン
グ等で、画素電極９を形成する。
透明導電薄膜を形成する。その後、写真製版・エッチン
グ等で、画素電極９を形成する。
【００２０】次いで、誘電体膜２３に第１のコンタクト
ホール１９を形成した後に、クロム（Ｃｒ）等の金属を
堆積し、これのパターニングを行って、ゲート電極線２
と次段あるいは前段のゲート電極線３および接続電極２
４を形成する。
ホール１９を形成した後に、クロム（Ｃｒ）等の金属を
堆積し、これのパターニングを行って、ゲート電極線２
と次段あるいは前段のゲート電極線３および接続電極２
４を形成する。
【００２１】このとき、電荷保持容量電極１７と隣接す
るゲート電極線２、すなわち図１において、下方のゲー
ト電極線２とが第１のコンタクトホール１９を通して互
いに電気的につながるようにする。
るゲート電極線２、すなわち図１において、下方のゲー
ト電極線２とが第１のコンタクトホール１９を通して互
いに電気的につながるようにする。
【００２２】さらに、画素電極９と接続電極２４は、オ
ーバラップさせることで接続し、接続電極２４は、次に
形成される第４のコンタクトホール２２の下層をすべて
占め、第４のコンタクトホール２２よりも大きくし、第
４のコンタクトホール２２の下部には、画素電極９は配
しないようにする。
ーバラップさせることで接続し、接続電極２４は、次に
形成される第４のコンタクトホール２２の下層をすべて
占め、第４のコンタクトホール２２よりも大きくし、第
４のコンタクトホール２２の下部には、画素電極９は配
しないようにする。
【００２３】次に、窒化シリコン等のゲート絶縁膜４お
よび水素化アモルファスシリコンｉ層等の半導体ｉ層５
および上部絶縁膜６を連続してプラズマＣＶＤ法等によ
り堆積する。その後、上部絶縁膜６をパターニング加工
し、第２のコンタクトホール２０、第３のコンタクトホ
ール２１を形成する。
よび水素化アモルファスシリコンｉ層等の半導体ｉ層５
および上部絶縁膜６を連続してプラズマＣＶＤ法等によ
り堆積する。その後、上部絶縁膜６をパターニング加工
し、第２のコンタクトホール２０、第３のコンタクトホ
ール２１を形成する。
【００２４】次に、水素化アモルファスシリコンｎ+ 層
等の半導体ｎ+ 層７をプラズマＣＶＤ法等で形成した
後、パターン加工により、ドレイン電極８と接続電極２
４との第４のコンタクトホール２２を形成する。そし
て、Ｃｒ等のバリアメタルとＡｌ，Ｍｏ等の導電性薄膜
をスパッタ法等で堆積し、ソース電極１とドレイン電極
８にパターン加工する。
等の半導体ｎ+ 層７をプラズマＣＶＤ法等で形成した
後、パターン加工により、ドレイン電極８と接続電極２
４との第４のコンタクトホール２２を形成する。そし
て、Ｃｒ等のバリアメタルとＡｌ，Ｍｏ等の導電性薄膜
をスパッタ法等で堆積し、ソース電極１とドレイン電極
８にパターン加工する。
【００２５】さらに、不要な半導体ｎ+ 層７および、半
導体ｉ層５をドライエッチング等でエッチオフし、最後
に窒化シリコン膜あるいは、酸化シリコン膜あいは、５
酸化タンタル等をプラズマＣＶＤ法やスパッタ法等で堆
積し、パターン加工して保護膜１０とする。
導体ｉ層５をドライエッチング等でエッチオフし、最後
に窒化シリコン膜あるいは、酸化シリコン膜あいは、５
酸化タンタル等をプラズマＣＶＤ法やスパッタ法等で堆
積し、パターン加工して保護膜１０とする。
【００２６】このように形成されたＴＦＴアレイ基板
と、透明電極およびカラーフィルタ等を有する対向電極
基板との間に液晶等の表示材料（いずれも図示せず）が
挟持され、液晶表示装置が製造される。
と、透明電極およびカラーフィルタ等を有する対向電極
基板との間に液晶等の表示材料（いずれも図示せず）が
挟持され、液晶表示装置が製造される。
【００２７】
【発明の効果】この発明は以上のように構成されている
ので、以下に記載するような効果を奏する。
ので、以下に記載するような効果を奏する。
【００２８】ドレイン電極が画素電極とコンタクトホー
ルを介して直接コンタクトする部分がなく、さらに、画
素電極ＩＴＯが完全に、ゲート絶縁膜に保護されるの
で、ドレイン電極のパターニング時の現像液浸漬時の画
素電極ＩＴＯの腐食が抑えられる効果がある。
ルを介して直接コンタクトする部分がなく、さらに、画
素電極ＩＴＯが完全に、ゲート絶縁膜に保護されるの
で、ドレイン電極のパターニング時の現像液浸漬時の画
素電極ＩＴＯの腐食が抑えられる効果がある。
【図１】この発明の実施例１による液晶表示装置のＴＦ
Ｔアレイ基板の１画素分を示す平面構成図である。
Ｔアレイ基板の１画素分を示す平面構成図である。
【図２】図１のＡ−Ａ１線に沿って切断して示す断面図
である。
である。
【図３】従来の液晶表示装置に用いられているＴＦＴア
レイ基板の１画素分を示す平面構成図である。
レイ基板の１画素分を示す平面構成図である。
【図４】図３のＡ−Ａ１線に沿って切断して示す断面図
である。
である。
１ ソース電極線 ２ ゲート電極線 ３ 次段（あるいは前段）のゲート電極線 ４ ゲート絶縁膜 ５ 半導体ｉ層 ６ 上部絶縁膜 ７ 半導体ｎ+ 層 ８ ドレイン電極 ９ 画素電極 １０ 保護膜 １４ 透明絶縁基板 １７ 電荷保持容量電極 １８ 電荷保持容量 １９ 第１のコンタクトホール ２０ 第２のコンタクトホール ２１ 第３のコンタクトホール ２２ 第４のコンタクトホール ２３ 誘電体膜 ２４ 接続電極
Claims (1)
- 【請求項１】 透明絶縁性基板上に並設された複数のゲ
ート電極線、このゲート電極線に交差する複数のソース
電極線、上記電極線の交差部に設けられドレイン電極が
画素電極インジュウム ティン オキサイドと直接コン
タクトせずに金属電極とコンタクトした後に平面的に重
ならない位置でこの金属電極と上記画素電極インジュウ
ム ティン オキサイドがコンタクトする薄膜トランジ
スタ、およびこの薄膜ドレインに接続された画素電極を
具備する薄膜トランジスタアレイ基板と、この薄膜トラ
ンジスタアレイ基板に対向して設けられた対向電極基板
と、この対向電極基板と上記薄膜トランジスタアレイ基
板の間に挟持される液晶表示材料とを備えた液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17276692A JPH0618922A (ja) | 1992-06-30 | 1992-06-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17276692A JPH0618922A (ja) | 1992-06-30 | 1992-06-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0618922A true JPH0618922A (ja) | 1994-01-28 |
Family
ID=15947945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17276692A Pending JPH0618922A (ja) | 1992-06-30 | 1992-06-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618922A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (ja) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | 電気光学素子の製造方法 |
| JP2000227611A (ja) * | 1999-02-05 | 2000-08-15 | Nec Corp | 液晶表示装置とその製造方法 |
| KR100684580B1 (ko) * | 2000-07-12 | 2007-02-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP2018101791A (ja) * | 2007-12-21 | 2018-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1992
- 1992-06-30 JP JP17276692A patent/JPH0618922A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (ja) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | 電気光学素子の製造方法 |
| JP2000227611A (ja) * | 1999-02-05 | 2000-08-15 | Nec Corp | 液晶表示装置とその製造方法 |
| US6894734B1 (en) | 1999-02-05 | 2005-05-17 | Nec Lcd Technologies, Ltd. | Liquid-crystal display device and method for production thereof |
| KR100684580B1 (ko) * | 2000-07-12 | 2007-02-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP2018101791A (ja) * | 2007-12-21 | 2018-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101183361B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US20050077517A1 (en) | Liquid crystal display panel and fabricating method thereof | |
| JP2005122182A (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| US6842199B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US6916675B2 (en) | Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
| US6734049B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| US7456910B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP5329019B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| JP3370463B2 (ja) | マトリックス型表示装置 | |
| KR100679519B1 (ko) | 액정 표시 장치 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 |