KR100684580B1 - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR100684580B1
KR100684580B1 KR20000040005A KR20000040005A KR100684580B1 KR 100684580 B1 KR100684580 B1 KR 100684580B1 KR 20000040005 A KR20000040005 A KR 20000040005A KR 20000040005 A KR20000040005 A KR 20000040005A KR 100684580 B1 KR100684580 B1 KR 100684580B1
Authority
KR
South Korea
Prior art keywords
barrier
electrode
gate
formed
method
Prior art date
Application number
KR20000040005A
Other languages
English (en)
Other versions
KR20020006376A (ko
Inventor
김홍진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR20000040005A priority Critical patent/KR100684580B1/ko
Publication of KR20020006376A publication Critical patent/KR20020006376A/ko
Application granted granted Critical
Publication of KR100684580B1 publication Critical patent/KR100684580B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액정표시장치용 어레이기판의 제작방법에 관한 것으로, 박막트랜지스터의 드레인전극 하부에 상기 박막트랜지스터의 게이트전극과 동일한 물질로 배리어(barrier : 벽)를 형성하여, 상기 드레인전극의 상부에 형성되는 화소전극을 패턴할 때 상기 화소전극과 드레인전극 사이로 스며드는 에칭용액을 막도록 함으로써 화소전극의 단선불량이 없는 액정표시장치를 제작할 수 있다.




Description

액정표시장치용 어레이기판과 그 제조방법{A method for fabricating array substrate for liquid crystal display device and the same}

도 1은 일반적인 컬러 액정표시장치를 도시한 분해사시도이고,

도 2는 종래의 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 3a 내지 도 3d는 도 2의 Ⅲ-Ⅲ를 따라 절단하여 공정순서에 따라 도시한 평면도와 이에 따른 단면도이고,

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 5a 내지 도 5d는 도 4의 Ⅴ-Ⅴ를 따라 절단하여 공정순서에 따라 도시한 공정평면도와 이에 따른 단면도이고,

도 6은 본 발명의 제 2 예에 따른 어레이기판의 부분 확대 평면도이고,

도 7은 본 발명의 제 3 예에 따른 어레이기판의 부분 확대 평면도이다.

<도면의 주요부분에 대한 부호의 간단한 설명>

113 : 게이트배선 115 : 데이터배선

117 : 화소전극 119 : 배리어(barrier)

122 : 기판 126 : 게이트전극

128 : 소스전극 130 : 드레인전극

155 : 액티브층 157 : 채널 보호층

본 발명은 액정표시장치(Liquid crystal display device)에 관한 것으로, 상세하게는 박막트랜지스터의 드레인전극과 접촉하는 화소전극의 단선을 방지하는 구조로 제조된 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.

상기 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 크게 상부기판과 하부기판과 상기 상부기판과 하부기판의 사이에 위치한 액정(liquid crystal)으로 구성된다.

이하, 도 1을 참조하여 설명한다.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해사시도이다

도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기 판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.

상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.

상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.

이러한 신호는 상기 드레인전극을 지나 화소전극을 통해 액정에 인가되며, 액정은 인가된 신호에 따라 배향되어 하부 백라이트로부터 입사되는 빛의 양을 조절하여 외부로 출사하도록 함으로써 화상을 표시 할 수 있다.

전술한 바와 같은 구성과 동작특성을 가지는 액정표시장치 중 하부기판인 어레이기판에 구성된 스위칭소자와, 각 배선 등은 다수의 공정을 거쳐 제작되며, 공 정별 증착(deposition), 포토리소그라피(photo-lithography), 식각(etching), 스트립(strip)을 반복하는 과정을 거치게 된다.

도 2는 종래의 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.

일반적으로 액정 표시장치에 사용되는 박막 트랜지스터(T)의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.

또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉜다.

상기 에치 스타퍼형은 박막트랜지스터의 채널 상부에 상기 채널을 보호하는 채널 보호층을 더욱 형성하여 주는 구조로서 CHP(channel passivated)형 이라고도 한다.

이 공정은 상기 백 채널 에치형에 비해 하나의 공정이 더 포함되는 구조이기는 하나, 채널을 통해 흐르는 전자의 경로를 효과적으로 줄여주어 박막트랜지스터의 동작특성을 향상시키는 구조 일 뿐 아니라, 상기 채널 보호층에 의해 채널의 표면이 보호되므로 공정 중 상기 채널이 과식각 되어 채널의 표면에 디펙트가 발생하는 문제를 방지 할 수 있다.

도 2의 구성에서는 상기 에치 스타퍼형 역스태거드 구조의 박막트랜지스터를 채용한 액정표시장치용 어레이기판의 제조공정에 관해 설명한다.

도시한 바와 같이, 어레이기판(22)은 다수의 화소(P)로 구성되며, 화소는 스위칭소자인 박막트랜지스터(thin film transistor)(T)와 화소전극(pixel electrode)(17)과 보조용량인 스토리지 캐패시터(storage capacitor)(C)로 구성된다.

상기 박막트랜지스터(T)는 게이트전극(26)과 소스전극(28)과 드레인전극(30)과 액티브층(active layer)(55)으로 구성되고, 상기 액티브층(55)의 상부에는 절연물질로 구성된 아일랜드 형태의 채널 보호층(57)이 구성된다.

상기 소스전극(28)은 데이터배선(15)과 연결되며 상기 게이트전극(13)은 상기 데이터배선(15)과 교차하여 화소영역(P)을 정의하는 게이트배선(13)과 연결되도록 구성된다.

전술한 구성에서, 상기 화소전극(17)은 상기 드레인전극(30)과 직접 접촉하는 구조로형성된다.

이하 도 3a 내지 도 3d를 참조하여 종래의 어레이기판 제조방법을 설명한다.

도 3a 내지 도 3d는 도 2의 Ⅲ-Ⅲ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.

먼저, 기판(22)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.

도 3a는 상기 기판(22) 상에 금속막을 증착한 후에 패턴하여 게이트전극(26)과 게이트배선(13)을 형성하는 단계이다.

이때, 상기 게이트배선(13)중 화소영역을 정의하는 게이트배선(13)의 일부는 스토리지 제 1 전극(13')으로 사용된다.

이러한 게이트 전극(26) 물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다. 그리고 상기 게이트전극(26)과 상기 스토리지 제 1 전극(13')은 동일 패턴이고, 게이트 배선에 해당하는 부분으로 그 기능상 게이트 전극(26)과 스토리지 제 1 전극(13')으로 지칭된다.

다음으로, 상기 게이트 전극(26) 및 스토리지 제 1 전극(13')을 형성한 후, 그 상부 및 노출된 기판 전면에 걸쳐 절연막(50)을 증착한다. 또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 55)과 절연물질을 증착하여 반도체층(55)과 보호층(57)을 형성한다.

다음으로, 도 3b에 도시된 바와 같이, 상기 보호층(57)을 패터닝하여 상기 액티브층(55)에 아일랜드 형태의 채널보호층(57)을 형성한다.

다음으로, 상기 아일랜드 형태의 채널보호층(57)이 형성된 액티브층의 상부에 전면적으로 불순물이 함유된 비정질실리콘을 증착하여 오믹콘택층을 형성한 후, 상기 하부의 액티브층과 동시에 패턴하여, 아일랜드 형태의 액티브층(55)과, 상기 액티브층(55)과 상기 채널보호층(57)에 걸쳐 오믹콘택층(55')을 형성한다.

다음으로, 3c에 도시한 바와 같이, 상기 오믹콘택층(55')이 형성된 기판(22) 상에 전술한 도전성금속을 증착하고 패턴하여, 상기 채널보호층(57)의 일측과 상기 오믹콘택층(55')의 일측에 걸쳐 형성된 소스전극(28)과, 이와는 소정간격 이격된 드레인전극(30)과, 상기 소스전극(28)에서 수직하게 일방향으로 형성되고, 상기 게이트배선(13)과 교차하여 화소영역(P)을 정의하는 데이터배선(15)을 형성한다.

다음으로, 도 3d에 도시한 바와 같이, 상기 소스전극(28) 및 드레인전극(30) 등이 형성된 기판(22)상에 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zinc-oxide : IZO)등의 투명 도전성 금속을 증착하고 패턴하여, 일측이 상기 드레인전극(30)의 일측과 소정면적 겹쳐지고, 상기 화소영역(P)에 걸쳐 형성되며, 상기 일측과 대응되는 타측에 상기 게이트배선(13) 상부로 연장되어 형성된 화소전극(17)을 형성한다.

이러한 구성에서, 상기 게이트배선(13)상부에 연장된 부분은 상기 스토리지 제 1 전극(13')과 함께 스토리지 제 2 전극으로서 스토리지 캐패시터(C)를 구성한다.

다음으로, 상기 화소전극이 형성된 기판의 상부에 절연물질을 증착하여 보호층을 형성한다.

이때, 상기 화소전극(17)은 포토레지스트 공정 중 습식식각(wet etching)방식 통해 패턴되며, 이러한 패턴과정 중 식각용액이 상기 드레인전극(30)과 화소전극(17)이 교차하는 부분(E)에서 상기 드레인전극(30)과 화소전극(17)사이로 침투하여 상기 드레인전극(30)의 단차를 따라 흐르게 된다.

이렇게 되면, 상기 드레인전극(30)의 단차부에 겹쳐지는 상기 화소전극(17) 은 에칭용액에 의해 식각될 수 있고, 결국 드레인전극(30)과 연결되는 부위의 화소전극(17)이 단선되는 불량을 유발하게 된다.

이러한 단선불량은 포인트 디펙트(point defect)를 유발하여 액정패널의 화질불량으로 인한 제품의 제작수율을 감소시키는 원인이 된다.

따라서, 전술한 바와 같은 문제를 해결하기 위해, 본 발명은 상기 화소전극의 단선을 방지하기 위한 어레이기판의 구조와 제작방법을 제시함으로써 제품의 생산수율을 향상하는데 그 목적이 있다.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상의 게이트배선, 상기 게이트배선에서 수직으로 돌출된 게이트전극, 상기 게이트전극과 이격된 배리어와; 상기 게이트전극 및 상기 배리어를 포함한 상기 기판 상의 게이트절연막과; 상기 게이트전극과 대응되는 상기 게이트절연막 상의 액티브채널층과; 상기 액티브채널층 상의 채널보호층과; 상기 채널보호층과 상기 액티브층의 일측에 걸쳐 형성된 소스전극과 상기 소스전극과 이격되고, 상기 배리어와 수직으로 교차하여 좌측 및 우측으로 단차를 이루는 드레인전극과, 상기 소스전극과 연결되고 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선과; 상기 드레인전극의 일측과 겹쳐지고 상기 화소영역 상으로 연장 형성한 화소전극;을 포함한다.

상기 배리어는 상기 게이트배선과 상기 게이트전극과 동일물질로 형성하고 전기적으로 독립적인 것을 특징으로 한다.

상기 배리어는 상기 드레인전극의 상부와 하부의 수평변에 걸쳐 일방향으로 형성된 것을 특징으로 한다.

상기 배리어는 상측과 하측이 상기 화소영역의 반대방향으로 구부러진 것을 특징으로 한다.

상기 배리어는 상기 드레인전극의 상부 및 하부의 수평변에 걸쳐 각각 형성된 제 1 배리어와 제 2 배리어로 구성된 것을 특징으로 한다.

상기 제 1 배리어와 상기 제 2 배리어는 상기 액티브채널 방향으로 요철형상으로 구성된 것을 특징으로 한다.

본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은, 투명한 기판을 준비하는 단계과; 상기 기판 상에 제 1 금속층을 증착하고 패터닝하여, 게이트배선과 상기 게이트배선에서 수직으로 돌출형성된 게이트전극과 상기 게이트전극과 이격되어 일방향으로 구성된 배리어를 형성하는 단계와; 상기 게이트 전극 및 상기 배리어를 포함한 상기 기판 상에 게이트절연막을 형성하는 단계와; 상기 게이트전극과 대응하는 상기 게이트절연막 상에 액티브채널층을 형성하는 단계와; 상기 액티브채널층 상에 채널보호층을 형성하는 단계와; 상기 채널보호층과 상기 액티브층의 일측에 걸쳐 형성된 소스전극과 상기 소스전극과 이격되고, 상기 배리어와 수직하게 교차하여 좌측 및 우측으로 단차를 이루는 드레인전극과, 상기 소스전극과 연결되고 상기 게이트배선과 교차하여 화소영역을 형성하는 데이터배선을 형성하는 단계와; 상기 드레인전극의 일측과 겹쳐지고 상기 화소영역 상으로 연장 형성한 화소전극을 형성하는 단계;를 포함한다.

이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 제 1 실시예 --

본 발명은 상기 화소전극과 겹쳐지는 드레인전극의 하부에 상기 게이트전극과 동일층에 형성한 베리어(barrier)를 더욱 형성하여 에칭용액(etchant)의 침투에 의한 투명 화소전극의 단선을 방지하고자 한다.

도 4는 본 발명의 제 1 실시예에 따른 박막트랜지스터 어레이기판의 한 화소를 도시한 확대 평면도이다.

기판(122)은 도시한 바와 같은 화소 다수개 매트릭스형태(matrix type)로 구성된 것이며, 한 화소당 하나의 박막트랜지스터(TFT)(T)와 상기 화소(P)에 병렬로 구성된 보조용량인 스토리지 캐패시터(C)가 구성된다.

상기 박막트랜지스터(TFT)(T)의 구조는 다양하지만, 본 실시예에서는 전술한 에치스타퍼형(etch stopper) 역스태거 구조(inverted staggered type)의 박막트랜지스터를 채용한 어레이기판을 예를 들어 설명하도록 한다.

상기 박막트랜지스터(T)는 게이트전극(126)과 소스전극(128)및 드레인전극(130)으로 구성되며, 상기 게이트전극(126)과 수직하게 일방향으로 형성 된 게이트배선(113)과, 상기 소스전극(128)과 수직하게 일 방향으로 구성되고 상기 게이트배선(113)과 교차하여 화소영역(P)을 정의하는 데이터배선(115)을 구성한다.

상기 화소영역(P)상에는 드레인전극(130)과 겹쳐 구성되는 화소전극(117)을 형성하며, 상기 화소전극(117)과 겹쳐지는 드레인전극(130)의 하부에는 상기 드레인전극(130)의 수직 길이보다 길게 일방향으로 구성된 게이트전극 물질의 배리어(barrier)(119)를 형성한다.

이때, 상기 배리어(119)는 상기 화소전극(117)과 상기 드레인전극(130)사이로 유입된 에칭용액이 상기 화소영역(P)방향의 드레인전극(130)단차로 유입되지 못하도록 진로를 제어하는 기능을 하게 된다.

따라서, 즉 배리어(119)를 중심으로 상기 점선 F에 해당하는 부분으로 약액이 흐르도록 유도하여 상기 드레인전극(130)과 화소전극(117)이 처음 겹쳐지기 시작하는 부분인 점선 G에 해당하는 부분을 상기 에칭용액으로부터 보호할 수 있다.

따라서, 상기 점선 F에 해당하는 부분의 화소전극이 상기 에칭용액에 의해 침식되더라고 상기 화소전극(117)과 드레인전극(130)간의 접촉특성은 변하지 않는다.

이하, 도 5a 내지 도 5d를 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.

도 5a는 상기 기판(122) 상에 금속막을 증착한 후 패턴하여 게이트전극(126)과 게이트배선(113)과 상기 게이트전극의 우측에 이와는 소정간격 이격된 배리어(119)를 형성한다.

상기 배리어(119)는 기판(122)을 기준으로 수직하게 일 방향으로 구성되며, 상측과 하측의 일부가 왼쪽방향으로 깊이 꺽인구조로 형성한다.

이때, 상기 게이트배선(113)중 화소영역을 정의하는 게이트배선(113)의 일부는 스토리지 제 1 전극(113')으로 사용된다.

이러한 게이트 전극(126) 물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄(Al)이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)등의 내식성이 강한 금속과의 적층구조가 적용되기도 한다. 그리고 상기 게이트전극(126)과 상기 스토리지 제 1 전극(113')은 동일 패턴이고, 게이트 배선에 해당하는 부분으로 그 기능상 게이트 전극(126)과 스토리지 제 1 전극(113')으로 지칭된다.

다음으로, 상기 게이트 전극(126) 및 스토리지 제 1 전극(113') 형성 후, 그 상부 및 노출된 기판 전면에 걸쳐 질화실리콘(SiNx)과 산화실리콘(SiO2)등이 포함된 무기절연물질과 경우에 따라서는 벤조사이클로부텐(benzocyclobutene)과 아크릴(acryl)계 수지(resin)등이 포함된 유기절연물질을 증착 또는 도포하여 절연막(150)형성한다.

또한, 상기 게이트 절연막(150) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 155)과 전술한 절연물질을 증착하여 반도체층(155)과 보호층(157)을 형성한다.

다음으로, 도 5b에 도시된 바와 같이, 상기 보호층(157)을 패터닝하여 상기 게이트전극(126)상부에 아일랜드 형태의 채널보호층(157)을 형성한다.

다음으로, 상기 아일랜드 형태의 채널보호층(157)이 형성된 액티브층(155)의 상부에 전면적으로 불순물이 함유된 비정질실리콘을 증착하여 오믹콘택층을 형성한 후, 상기 하부의 액티브층과 동시에 패턴하여, 아일랜드 형태의 액티브층(155)과, 상기 채널보호층(157)과 액티브층(155)에 걸쳐 연장된 오믹콘택층(155')을 형성한다.

다음으로, 5c에 도시한 바와 같이, 상기 오믹콘택층(155')이 형성된 기판(122)상에 전술한 도전성금속을 증착하고 패턴하여, 상기 채널보호층(157)의 일측과 상기 오믹콘택층(155')의 일측에 걸쳐 형성된 소스전극(128)과, 이와는 소정간격 이격된 드레인전극(130)과, 상기 소스전극(128)에서 수직하게 일방향으로 형성되고, 상기 게이트배선(113)과 교차하여 화소영역(P)을 정의하는 데이터배선(115)을 형성한다.

여기서, 상기 드레인전극(130)은 상기 배리어(119)와 게이트절연막(150)을 사이에 두고 수직하게 교차하여 형성되며, 상기 배리어(119)를 중심으로 상기 드레인전극(130)은 좌우로 단차를 이루어 구성된다.

다음으로, 도 5d에 도시한 바와 같이, 상기 소스전극(128) 및 드레인전극(130)등이 형성된 기판(122)상에 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zinc-oxide : IZO)등의 투명 도전성 금속을 증착하고 패턴하여, 일측이 상기 드레인전극(130)의 일측과 소정면적 겹쳐지고 상기 화소영역(P)에 걸쳐 형성되며, 상기 일측과 대응되는 타측에 상기 게이트배선(113) 상부로 연장되어 형성된 화소전극(117)을 형성한다.

이러한 구성에서, 상기 게이트배선(113)상부에 연장된 부분은 상기 스토리지 제 1 전극(13')과 함께 스토리지 제 2 전극으로서 스토리지 캐패시터(C)를 구성한다.

이와 같은 방법으로 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판(122)을 제작할 수 있으며, 포토레지스트 공정동안 상기 화소영역(P)을 패터닝할 때, 상기 배리어(119)가 형성하는 단차 때문에 점선 F부분으로 용액이 유도되어 흐르기 때문에 상기 화소전극과 드레인전극이 처음으로 접촉하기 시작하는 부분인 점선 G부분의 화소전극은 상기 에칭용액의 영향을 받지 않는다.

따라서, 상기 드레인전극(130)과 겹쳐지는 부분에서 화소전극(117)이 단선되는 오픈불량을 방지 할 수 있다.

상기 배리어의 구조는 다양하게 변형 가능하며, 이하 제 2 실시예를 통해 상기 다양한 변형예를 설명한다.

도 6은 본 발명의 일부 화소를 도시한 평면도로서, 본 발명의 제 2 예에 따른 배리어의 형태이다.

도시한 바와 같이, 상기 화소영역(P)방향의 드레인전극(130)의 일측에 배리어(119a, 119b)를 형성하되, 상기 드레인전극(130)의 상/하 수평변에 걸쳐서, 상기 소스전극(128)의 방향으로 요철형상으로 구성한다.

상기 요철부 중 오목부가 상기 수평변에 위치하도록 한다.

위와 같이 구성하게 되면, 상기 배리어(119a, 119b)에 의해 화소영역 방향의 드레인전극의 주변을 따라 에칭용액이 흐르지 못하도록 조절되며, 또한 상기 요철형상으로 인해 상기 에칭용액의 흐름을 유도하여 용액의 흐르는 속도를 늦추어 화소전극쪽으로 용액이 최대한 침투하지 못하도록 한다.

따라서, 화소전극의 침식을 최소화하여 에칭용액에 의한 화소전극의 단선을 방지 할 수 있는 구조이다.

도 7은 본 발명의 제 3 예에따른 부분 평면도로서, 상기 도 6에 도시한 배리어의 변형된 예이다.

전술한 제 2 예의 오목부가 하나 형성된 요철형상을 예를 들었으나, 상기 에칭용액의 흐름을 더욱 늦추기 위해 상기 요철형상이 다수개 구성된 배리어(119a, 119b)를 상기 드레인전극(130)의 상/하 평행면에 걸쳐 각각 형성할 수 있다.

이때, 상기 다수개의 요철은 드레인전극의 상부와 하부의 수평변으로부터 드레인전극의 중앙부로 사선형태로 형성하는 것이 더욱 바람직하다.

이러한 구조는 애칭용액의 흐름을 더욱 늦추어 주는 역할을 하게 된다.

전술한 바와 같은 다양한 방법으로 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.

따라서, 본 발명에 따른 액정표시장치용 어레이기판은 에칭용액에 의한 화소전극의 단선을 방지할 수 있으므로 제품의 수율을 개선할 수 있는 효과가 있다.

Claims (13)

  1. 기판과;
    상기 기판 상의 게이트배선, 상기 게이트배선에서 수직으로 돌출된 게이트전극, 상기 게이트전극과 이격된 배리어와;
    상기 게이트전극 및 상기 배리어를 포함한 상기 기판 상의 게이트절연막과;
    상기 게이트전극과 대응되는 상기 게이트절연막 상의 액티브채널층과;
    상기 액티브채널층 상의 채널보호층과;
    상기 채널보호층과 상기 액티브층의 일측에 걸쳐 형성된 소스전극과 상기 소스전극과 이격되고, 상기 배리어와 수직으로 교차하여 좌측 및 우측으로 단차를 이루는 드레인전극과, 상기 소스전극과 연결되고 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선과;
    상기 드레인전극의 일측과 겹쳐지고 상기 화소영역 상으로 연장 형성한 화소전극;
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 배리어는 상기 게이트배선 및 상기 게이트전극과 동일물질로 형성하고 전기적으로 독립적인 액정표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 배리어는 상기 드레인전극의 상부와 하부의 수평변과 교차하여 일방향으로 형성된 액정표시장치용 어레이기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배리어는 상측과 하측이 상기 화소영역의 반대방향으로 구부러진 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 배리어는 상기 드레인전극의 상부 및 하부의 수평변과 각각 교차하는 제 1 배리어와 제 2 배리어로 구성된 액정표시장치용 어레이기판.
  6. 제 5 항에 있어서,
    상기 제 1 배리어와 상기 제 2 배리어는 상기 액티브채널 방향으로 요철형상으로 구성된 액정표시장치용 어레이기판.
  7. 투명한 기판을 준비하는 단계과;
    상기 기판 상에 제 1 금속층을 증착하고 패터닝하여, 게이트배선과 상기 게이트배선에서 수직으로 돌출형성된 게이트전극과 상기 게이트전극과 이격되어 일방향으로 구성된 배리어를 형성하는 단계와;
    상기 게이트 전극 및 상기 배리어를 포함한 상기 기판 상에 게이트절연막을 형성하는 단계와;
    상기 게이트전극과 대응하는 상기 게이트절연막 상에 액티브채널층을 형성하는 단계와;
    상기 액티브채널층 상에 채널보호층을 형성하는 단계와;
    상기 채널보호층과 상기 액티브층의 일측에 걸쳐 형성된 소스전극과 상기 소스전극과 이격되고, 상기 배리어와 수직하게 교차하여 좌측 및 우측으로 단차를 이루는 드레인전극과, 상기 소스전극과 연결되고 상기 게이트배선과 교차하여 화소영역을 형성하는 데이터배선을 형성하는 단계와;
    상기 드레인전극의 일측과 겹쳐지고 상기 화소영역 상으로 연장 형성한 화소전극을 형성하는 단계;
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 배리어는 상기 게이트배선과 상기 게이트전극과 동일물질로 형성하고 전기적으로 독립적인 액정표시장치용 어레이기판 제조방법.
  9. 제 7 항에 있어서,
    상기 배리어는 상기 드레인전극이 상부와 하부의 수평변에 교차하여 일방향으로 형성된 액정표시장치용 어레이기판 제조방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 베리어는 상측과 하측이 상기 화소영역의 반대방향으로 구부러진 액정표시장치용 어레이기판 제조방법.
  11. 제 7 항에 있어서,
    상기 배리어는 상기 드레인전극의 상부 및 하부의 수평변에 각각 교차하여 형성된 제 1 배리어와 제 2 배리어로 구성된 액정표시장치용 어레이기판 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 배리어와 상기 제 2 배리어는 상기 액티브채널 방향으로 요철형상인 액정표시장치용 어레이기판 제조방법.
  13. 제 7 항에 있어서,
    상기 게이트전극과 상기 게이트배선과 상기 배리어는 알루미늄, 알루미늄합금, 크롬, 몰리브덴, 텅스텐 등이 포함된 도전성 금속그룹 중 선택된 하나인 액정표시장치용 어레이기판 제조방법.
KR20000040005A 2000-07-12 2000-07-12 액정표시장치용 어레이기판과 그 제조방법 KR100684580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20000040005A KR100684580B1 (ko) 2000-07-12 2000-07-12 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20000040005A KR100684580B1 (ko) 2000-07-12 2000-07-12 액정표시장치용 어레이기판과 그 제조방법
US09/891,230 US6549251B2 (en) 2000-07-12 2001-06-26 LCD having barrier layer in same plane as gate electrode and method of fabricating

Publications (2)

Publication Number Publication Date
KR20020006376A KR20020006376A (ko) 2002-01-19
KR100684580B1 true KR100684580B1 (ko) 2007-02-20

Family

ID=19677676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000040005A KR100684580B1 (ko) 2000-07-12 2000-07-12 액정표시장치용 어레이기판과 그 제조방법

Country Status (2)

Country Link
US (1) US6549251B2 (ko)
KR (1) KR100684580B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090749A (ja) * 2000-09-11 2002-03-27 Nec Corp 液晶表示装置及びその製造方法
JP3870897B2 (ja) * 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101136311B1 (ko) * 2005-06-21 2012-04-19 엘지디스플레이 주식회사 액정표시장치
KR101264722B1 (ko) * 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN103217842B (zh) * 2012-01-20 2016-06-08 群康科技(深圳)有限公司 像素结构
CN103715095B (zh) * 2013-12-27 2016-01-20 北京京东方光电科技有限公司 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618922A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 液晶表示装置
KR20000026959A (ko) * 1998-10-24 2000-05-15 구본준, 론 위라하디락사 액정 표시 장치의 화소 전극 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2604867B2 (ja) * 1990-01-11 1997-04-30 松下電器産業株式会社 反射型液晶表示デバイス
EP0554060A3 (en) * 1992-01-31 1993-12-01 Canon Kk Liquid crystal display apparatus
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618922A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 液晶表示装置
KR20000026959A (ko) * 1998-10-24 2000-05-15 구본준, 론 위라하디락사 액정 표시 장치의 화소 전극 제조 방법

Also Published As

Publication number Publication date
KR20020006376A (ko) 2002-01-19
US20020021379A1 (en) 2002-02-21
US6549251B2 (en) 2003-04-15

Similar Documents

Publication Publication Date Title
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
JP4478077B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
KR100930920B1 (ko) 씨오티 구조 액정표시장치 및 그 제조방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US6930732B2 (en) Array substrate for a liquid crystal display
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR100450701B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100823061B1 (ko) 액정 디스플레이 장치 및 그 제조 방법
JP4266793B2 (ja) 液晶表示装置用アレイ基板
US8835925B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
JP4566838B2 (ja) 液晶表示装置及びその製造方法
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR101019045B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP4710026B2 (ja) 液晶表示装置用アレー基板製造方法
KR100748442B1 (ko) 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
US7176535B2 (en) Thin film transistor array gate electrode for liquid crystal display device
KR100883769B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100497569B1 (ko) 횡전계방식 액정표시장치용 어레이기판
US6900872B2 (en) Array substrate for IPS mode liquid crystal display device
KR101246719B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20130003399A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR100801153B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US8513071B2 (en) Method of fabricating a TFT substrate including a data insulating layer with a contact hole overlapping a channel region

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee