JP2004013003A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004013003A JP2004013003A JP2002168956A JP2002168956A JP2004013003A JP 2004013003 A JP2004013003 A JP 2004013003A JP 2002168956 A JP2002168956 A JP 2002168956A JP 2002168956 A JP2002168956 A JP 2002168956A JP 2004013003 A JP2004013003 A JP 2004013003A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H7/00—Construction or assembling of bulk storage containers employing civil engineering techniques in situ or off the site
- E04H7/02—Containers for fluids or gases; Supports therefor
- E04H7/18—Containers for fluids or gases; Supports therefor mainly of concrete, e.g. reinforced concrete, or other stone-like material
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
- E03B11/00—Arrangements or adaptations of tanks for water supply
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
- E03B11/00—Arrangements or adaptations of tanks for water supply
- E03B11/10—Arrangements or adaptations of tanks for water supply for public or like main water supply
- E03B11/14—Arrangements or adaptations of tanks for water supply for public or like main water supply of underground tanks
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Hydrology & Water Resources (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- General Engineering & Computer Science (AREA)
- Civil Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】スイッチング素子としてのTFTがマトリクス状に配列形成されたTFTアレイ基板において、配線(走査線と信号線)が絶縁膜等を介して交差する領域における下層配線(走査線)による段差に起因する上層配線(信号線)の断線を防止して、信頼性の高い液晶表示装置を高歩留まりで得る。
【解決手段】走査線(ゲート配線)2と信号線(ソース配線)6が交差する領域において、走査線(ゲート配線)2はパターンの両側に少なくとも一回以上の折れ曲がり部8aを有したパターンとする。
【選択図】 図1
【解決手段】走査線(ゲート配線)2と信号線(ソース配線)6が交差する領域において、走査線(ゲート配線)2はパターンの両側に少なくとも一回以上の折れ曲がり部8aを有したパターンとする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、薄膜トランジスタ(以下、TFTと称する)をスイッチング素子として搭載したアクティブマトリクス型液晶表示装置に関するものである。
【0002】
【従来の技術】
ガラス基板などの透明絶縁性基板上にスイッチング素子としてTFTをマトリクス状に配設したTFTアレイ基板と、対向電極を有するカラーフィルタ基板との間に液晶を挟持してなるアクティブマトリクス液晶表示装置は、画像表示装置の平面化への期待と共に、フラットディスプレイとして商品化も進められ、ノート型のパーソナルコンピュータをはじめOAモニター用として大きな市場を開拓中である。
アクティブマトリクス型液晶表示装置にスイッチング素子として搭載されるTFTは、比較的低温で大面積に堆積が可能な非晶質シリコンを半導体層として用いる場合が多い。
【0003】
従来のTFTアレイ基板の製造方法の一例を図を用いて説明する。
図6は従来のTFTアレイ基板の要部断面を示す図で、1はガラス基板、2はゲート配線(ゲート電極部分を含む)、3はゲート絶縁膜、4は半導体層、5はオーミックコンタクト層、6はソース配線(ソース電極部分を含む)、7はドレイン電極、9はパッシベーション膜、10は画素電極、11はコンタクトホールをそれぞれ示している。
【0004】
まず、ガラス基板1上にCrやMo等からなる第一の導電性薄膜を成膜した後、第一の写真製版工程で第一の導電性薄膜をパターニングしてゲート配線2および保持容量電極(図示せず)を形成する。
次に、ゲート絶縁膜3、a−Si:H(水素原子が添加されたアモルファスシリコン)膜、n+a−Si:H膜をプラズマCVD法により連続して積層した後、第二の写真製版工程でa−Si:H膜およびn+a−Si:H膜をパターニングしてゲート配線2(ゲート電極部分)の上方に半導体層4およびオーミックコンタクト層5を形成する。
【0005】
次に、CrやMo等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程で第二の導電性薄膜をパターニングしてソース配線6およびドレイン電極7を形成する。次に、形成したソース配線6およびドレイン電極7をマスクとしてチャネル領域のオーミックコンタクト層5をエッチングしてTFTを形成する。
次に、プラズマCVD法等によりパッシベーション膜9を積層した後、第四の写真製版工程でパッシベーション膜9にコンタクトホール11を形成する。
最後に、ITO等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程で第三の導電性薄膜をパターニングして画素電極10を形成する。このとき、画素電極10はコンタクトホール11を介してドレイン電極7電気的に接続されている。以上の工程により、TFTアレイ基板が形成される。
【0006】
【発明が解決しようとする課題】
従来のTFTアレイ基板は上述した工程を経て形成されており、第二の導電性薄膜をスパッタ法等により成膜した後、第三の写真製版工程でレジストパターンを形成し、ウェットエッチング法により第二の導電性薄膜をエッチングしてソース配線6およびドレイン電極7を形成する工程において、図7(b)に示すように、ゲート配線2とソース配線6が交差する領域では、ゲート配線2の端面の形状に依存してゲート配線2による段差部がひさし形状となっており、ひさし形状の段差上に成膜される第二の導電性薄膜(ソース配線6)は、段差部での追従性が悪く下層との密着が不十分で隙間12等が生じる場合があり、第二の導電性薄膜をエッチングするエッチャントは図7(a)中矢印方向に侵食するため、第二の導電性薄膜(ソース配線6)の下層との密着が不十分な部分(隙間12等)では、第二の導電性薄膜下にエッチャントが染み込んでソース配線6に断線を生じさせ、表示不良の原因となるなどの問題があった。
なお、図7において、(a)は平面図、(b)は(a)のB−B線に沿った断面図である。
【0007】
この発明は、上記のような問題点を解消するためになされたもので、配線が絶縁膜等を介して交差する領域において、上層の配線(ソース配線)に断線等の欠陥が発生するのを防止して信頼性の高い液晶表示装置を高歩留まりで得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係わる液晶表示装置は、透明絶縁性基板上に形成された複数本の走査線と、この走査線と絶縁層を介して交差する方向に形成された複数本の信号線と、走査線および信号線から信号が供給されて表示電極に電圧を印加するスイッチング素子を有する液晶表示装置において、走査線は、信号線と交差する領域で、パターンの両側に少なくとも一回以上折れ曲がり部を有した構造である。
また、走査線は、信号線と交差する領域で、パターンの両側に凹形状部を有した構造である。
また、走査線は、信号線と交差する領域で、パターンの両側に凸形状部を有した構造である。
また、凹形状部および凸形状部の形状は、矩形状もしくはV字形状である。
【0009】
【発明の実施の形態】
実施の形態1.
以下、この発明の一実施の形態である液晶表示装置を図について説明する。図1はこの発明の実施の形態1による液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
図において、1はガラス基板、2は走査線(ゲート配線で、ゲート電極部分を含む)、3はゲート絶縁膜、4は半導体層、5はオーミックコンタクト層、6は信号線(ソース配線)、6aはソース電極、7はドレイン電極、8aはゲート配線2とソース配線6が交差する領域において、ゲート配線2のパターンの両側に設けられた折れ曲がり部をそれぞれ示している。
【0010】
次に、本実施の形態による液晶表示装置のTFTアレイ基板の製造工程について説明する。
まず、ガラス基板1上にCrやMo等からなる第一の導電性薄膜を成膜した後、第一の写真製版工程で第一の導電性薄膜をパターニングしてゲート配線2および保持容量電極(図示せず)を形成する。このとき、ゲート配線2は、後に形成するソース配線6と交差する領域において、パターンの両側に少なくとも一回以上の折れ曲がり部8aを有している。なお、複数回の折れ曲がり部を設けた場合は、階段状となる。
【0011】
次に、ゲート絶縁膜3、a−Si:H(水素原子が添加されたアモルファスシリコン)膜、n+a−Si:H膜をプラズマCVD法により連続して積層した後、第二の写真製版工程でa−Si:H膜およびn+a−Si:H膜をパターニングしてゲート電極2(ゲート電極部分)の上方に半導体層4およびオーミックコンタクト層5を形成する。
次に、CrやMo等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程で第二の導電性薄膜をパターニングしてソース配線6、ソース電極6aおよびドレイン電極7を形成する(図1)。
【0012】
次に、形成したソース電極6aおよびドレイン電極7をマスクとしてチャネル領域のオーミックコンタクト層5をエッチングしてTFTを形成する。
次に、プラズマCVD法等によりパッシベーション膜を積層した後、第四の写真製版工程でパッシベーション膜にコンタクトホールを形成する
最後に、ITO等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程で第三の導電性薄膜をパターニングして画素電極を形成する。このとき、画素電極はコンタクトホールを介してドレイン電極7と電気的に接続されている。以上の工程により、TFTアレイ基板が形成される。
【0013】
本実施の形態によれば、第二の導電性薄膜を成膜した後、第三の写真製版工程でレジストパターンを形成し、ウェットエッチング法により第二の導電性薄膜をエッチングしてソース配線6、ソース電極6aおよびドレイン電極7を形成する際に、ゲート配線2とソース配線6が交差する領域において、ゲート配線2の段差部の形状に依存して、段差部での第二の導電性薄膜の追従性および下層との密着が十分でなかった場合においても、第二の導電性薄膜をエッチングするエッチャントは図1中矢印で示した方向に侵食するが、ゲート配線2に設けた折れ曲がり部8aにより第二の導電性薄膜下へのエチャントの染み込みが阻止されるため、ゲート配線2とソース配線6の交差部におけるソース配線6の断線を防止することができる。
【0014】
実施の形態2.
実施の形態1では、ゲート配線2とソース配線6が交差する領域において、図1に示すようにゲート配線2のパターン両側に折れ曲がり部8aを設けたが、図2もしくは図3に示すように、ゲート配線2とソース配線6が交差する領域のゲート配線2のパターン両側に凹形状部8b、8cを設けてもよい。
図2においては矩形状の凹部8b、図3においてはV字形状の凹部8cを設けた図を示しているが、凹形状部の形状は矩形状やV字形状に限定されるものではない。
なお、その他の構成および製造方法は実施の形態1と同様であるので説明を省略する。
【0015】
本実施の形態によれば、実施の形態1と同様の効果が得られると共に、実施の形態1に比べてゲート配線2幅の変化量が小さいため、他の電極や配線との容量への影響を小さくすることができる。
【0016】
実施の形態3.
実施の形態2では、ゲート配線2とソース配線6が交差する領域において、図2もしくは図3に示すように、ゲート配線2のパターン両側に凹形状部8b、8cを設けたが、図4もしくは図5に示すように、ゲート配線2とソース配線6が交差する領域のゲート配線2のパターン両側に凸形状部8d、8eを設けてもよい。
図4においては矩形状の凸部8d、図5においてはV字形状の凸部8eを設けた図を示しているが、凸形状部の形状は矩形状やV字形状に限定されるものではない。
なお、その他の構成および製造方法は実施の形態1と同様であるので説明を省略する。
【0017】
本実施の形態によれば、実施の形態2と同様の効果が得られると共に、実施の形態2に比べてゲート配線2の配線抵抗を小さくすることができる。
【0018】
なお、上記実施の形態1、2および3において、折れ曲がり部8aや凸形状部の突出長さはパターンの片側で最大ゲート配線幅と同程度、凹形状部の凹み長さはパターンの片側で最大ゲート配線幅の1/3とする。また、凹部および凸部の幅は交差するソース配線幅の最大1/2とする。
【0019】
【発明の効果】
以上のように、この発明によれば、液晶表示装置を構成するスイッチング素子としてのTFTがマトリクス状に配列形成されてなるTFTアレイ基板において、行列状に配設された走査線(ゲート配線)と信号線(ソース配線)が交差する領域における走査線のパターン両側に、少なくとも一回以上の折れ曲がり部を設けることにより、走査線による段差に起因する信号線の断線を防止して信頼性の高い液晶表示装置を高歩留まりで得ることができる。
【0020】
また、走査線と信号線が交差する領域において、走査線のパターン両側に凹形状部を設けることにより、走査線幅を大きく変化させることなく走査線による段差に起因する信号線の断線を防止することができるので、他の電極や配線との容量への影響を小さくすることができる。
【0021】
また、走査線と信号線が交差する領域において、走査線のパターン両側に凸形状部を設けることにより、凹形状部を設ける場合と比べて走査線の配線抵抗を小さくすることができる。
【0022】
また、走査線に設ける凹形状部や凸形状部の形状は、矩形状、V字形状等容易に形成が可能な形状で上記効果を得ることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1による液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図2】この発明の実施の形態2による液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図3】この発明の実施の形態2による他の液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図4】この発明の実施の形態3による液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図5】この発明の実施の形態3による他の液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図6】従来のこの種液晶表示装置を構成するTFTアレイ基板の要部断面を示す図である。
【図7】従来の液晶表示装置を構成するTFTアレイ基板における問題点を説明するための図である。
【符号の説明】
1 ガラス基板、2 走査線(ゲート配線)、3 ゲート絶縁膜、
4 半導体層、5 オーミックコンタクト層、6 信号線(ソース配線)、
6a ソース電極、7 ドレイン電極、8a 折れ曲がり部、
8b 矩形状の凹部、8c V字形状の凹部、
8d 矩形状の凸部、8e V字形状の凸部。
【発明の属する技術分野】
この発明は、薄膜トランジスタ(以下、TFTと称する)をスイッチング素子として搭載したアクティブマトリクス型液晶表示装置に関するものである。
【0002】
【従来の技術】
ガラス基板などの透明絶縁性基板上にスイッチング素子としてTFTをマトリクス状に配設したTFTアレイ基板と、対向電極を有するカラーフィルタ基板との間に液晶を挟持してなるアクティブマトリクス液晶表示装置は、画像表示装置の平面化への期待と共に、フラットディスプレイとして商品化も進められ、ノート型のパーソナルコンピュータをはじめOAモニター用として大きな市場を開拓中である。
アクティブマトリクス型液晶表示装置にスイッチング素子として搭載されるTFTは、比較的低温で大面積に堆積が可能な非晶質シリコンを半導体層として用いる場合が多い。
【0003】
従来のTFTアレイ基板の製造方法の一例を図を用いて説明する。
図6は従来のTFTアレイ基板の要部断面を示す図で、1はガラス基板、2はゲート配線(ゲート電極部分を含む)、3はゲート絶縁膜、4は半導体層、5はオーミックコンタクト層、6はソース配線(ソース電極部分を含む)、7はドレイン電極、9はパッシベーション膜、10は画素電極、11はコンタクトホールをそれぞれ示している。
【0004】
まず、ガラス基板1上にCrやMo等からなる第一の導電性薄膜を成膜した後、第一の写真製版工程で第一の導電性薄膜をパターニングしてゲート配線2および保持容量電極(図示せず)を形成する。
次に、ゲート絶縁膜3、a−Si:H(水素原子が添加されたアモルファスシリコン)膜、n+a−Si:H膜をプラズマCVD法により連続して積層した後、第二の写真製版工程でa−Si:H膜およびn+a−Si:H膜をパターニングしてゲート配線2(ゲート電極部分)の上方に半導体層4およびオーミックコンタクト層5を形成する。
【0005】
次に、CrやMo等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程で第二の導電性薄膜をパターニングしてソース配線6およびドレイン電極7を形成する。次に、形成したソース配線6およびドレイン電極7をマスクとしてチャネル領域のオーミックコンタクト層5をエッチングしてTFTを形成する。
次に、プラズマCVD法等によりパッシベーション膜9を積層した後、第四の写真製版工程でパッシベーション膜9にコンタクトホール11を形成する。
最後に、ITO等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程で第三の導電性薄膜をパターニングして画素電極10を形成する。このとき、画素電極10はコンタクトホール11を介してドレイン電極7電気的に接続されている。以上の工程により、TFTアレイ基板が形成される。
【0006】
【発明が解決しようとする課題】
従来のTFTアレイ基板は上述した工程を経て形成されており、第二の導電性薄膜をスパッタ法等により成膜した後、第三の写真製版工程でレジストパターンを形成し、ウェットエッチング法により第二の導電性薄膜をエッチングしてソース配線6およびドレイン電極7を形成する工程において、図7(b)に示すように、ゲート配線2とソース配線6が交差する領域では、ゲート配線2の端面の形状に依存してゲート配線2による段差部がひさし形状となっており、ひさし形状の段差上に成膜される第二の導電性薄膜(ソース配線6)は、段差部での追従性が悪く下層との密着が不十分で隙間12等が生じる場合があり、第二の導電性薄膜をエッチングするエッチャントは図7(a)中矢印方向に侵食するため、第二の導電性薄膜(ソース配線6)の下層との密着が不十分な部分(隙間12等)では、第二の導電性薄膜下にエッチャントが染み込んでソース配線6に断線を生じさせ、表示不良の原因となるなどの問題があった。
なお、図7において、(a)は平面図、(b)は(a)のB−B線に沿った断面図である。
【0007】
この発明は、上記のような問題点を解消するためになされたもので、配線が絶縁膜等を介して交差する領域において、上層の配線(ソース配線)に断線等の欠陥が発生するのを防止して信頼性の高い液晶表示装置を高歩留まりで得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係わる液晶表示装置は、透明絶縁性基板上に形成された複数本の走査線と、この走査線と絶縁層を介して交差する方向に形成された複数本の信号線と、走査線および信号線から信号が供給されて表示電極に電圧を印加するスイッチング素子を有する液晶表示装置において、走査線は、信号線と交差する領域で、パターンの両側に少なくとも一回以上折れ曲がり部を有した構造である。
また、走査線は、信号線と交差する領域で、パターンの両側に凹形状部を有した構造である。
また、走査線は、信号線と交差する領域で、パターンの両側に凸形状部を有した構造である。
また、凹形状部および凸形状部の形状は、矩形状もしくはV字形状である。
【0009】
【発明の実施の形態】
実施の形態1.
以下、この発明の一実施の形態である液晶表示装置を図について説明する。図1はこの発明の実施の形態1による液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
図において、1はガラス基板、2は走査線(ゲート配線で、ゲート電極部分を含む)、3はゲート絶縁膜、4は半導体層、5はオーミックコンタクト層、6は信号線(ソース配線)、6aはソース電極、7はドレイン電極、8aはゲート配線2とソース配線6が交差する領域において、ゲート配線2のパターンの両側に設けられた折れ曲がり部をそれぞれ示している。
【0010】
次に、本実施の形態による液晶表示装置のTFTアレイ基板の製造工程について説明する。
まず、ガラス基板1上にCrやMo等からなる第一の導電性薄膜を成膜した後、第一の写真製版工程で第一の導電性薄膜をパターニングしてゲート配線2および保持容量電極(図示せず)を形成する。このとき、ゲート配線2は、後に形成するソース配線6と交差する領域において、パターンの両側に少なくとも一回以上の折れ曲がり部8aを有している。なお、複数回の折れ曲がり部を設けた場合は、階段状となる。
【0011】
次に、ゲート絶縁膜3、a−Si:H(水素原子が添加されたアモルファスシリコン)膜、n+a−Si:H膜をプラズマCVD法により連続して積層した後、第二の写真製版工程でa−Si:H膜およびn+a−Si:H膜をパターニングしてゲート電極2(ゲート電極部分)の上方に半導体層4およびオーミックコンタクト層5を形成する。
次に、CrやMo等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程で第二の導電性薄膜をパターニングしてソース配線6、ソース電極6aおよびドレイン電極7を形成する(図1)。
【0012】
次に、形成したソース電極6aおよびドレイン電極7をマスクとしてチャネル領域のオーミックコンタクト層5をエッチングしてTFTを形成する。
次に、プラズマCVD法等によりパッシベーション膜を積層した後、第四の写真製版工程でパッシベーション膜にコンタクトホールを形成する
最後に、ITO等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程で第三の導電性薄膜をパターニングして画素電極を形成する。このとき、画素電極はコンタクトホールを介してドレイン電極7と電気的に接続されている。以上の工程により、TFTアレイ基板が形成される。
【0013】
本実施の形態によれば、第二の導電性薄膜を成膜した後、第三の写真製版工程でレジストパターンを形成し、ウェットエッチング法により第二の導電性薄膜をエッチングしてソース配線6、ソース電極6aおよびドレイン電極7を形成する際に、ゲート配線2とソース配線6が交差する領域において、ゲート配線2の段差部の形状に依存して、段差部での第二の導電性薄膜の追従性および下層との密着が十分でなかった場合においても、第二の導電性薄膜をエッチングするエッチャントは図1中矢印で示した方向に侵食するが、ゲート配線2に設けた折れ曲がり部8aにより第二の導電性薄膜下へのエチャントの染み込みが阻止されるため、ゲート配線2とソース配線6の交差部におけるソース配線6の断線を防止することができる。
【0014】
実施の形態2.
実施の形態1では、ゲート配線2とソース配線6が交差する領域において、図1に示すようにゲート配線2のパターン両側に折れ曲がり部8aを設けたが、図2もしくは図3に示すように、ゲート配線2とソース配線6が交差する領域のゲート配線2のパターン両側に凹形状部8b、8cを設けてもよい。
図2においては矩形状の凹部8b、図3においてはV字形状の凹部8cを設けた図を示しているが、凹形状部の形状は矩形状やV字形状に限定されるものではない。
なお、その他の構成および製造方法は実施の形態1と同様であるので説明を省略する。
【0015】
本実施の形態によれば、実施の形態1と同様の効果が得られると共に、実施の形態1に比べてゲート配線2幅の変化量が小さいため、他の電極や配線との容量への影響を小さくすることができる。
【0016】
実施の形態3.
実施の形態2では、ゲート配線2とソース配線6が交差する領域において、図2もしくは図3に示すように、ゲート配線2のパターン両側に凹形状部8b、8cを設けたが、図4もしくは図5に示すように、ゲート配線2とソース配線6が交差する領域のゲート配線2のパターン両側に凸形状部8d、8eを設けてもよい。
図4においては矩形状の凸部8d、図5においてはV字形状の凸部8eを設けた図を示しているが、凸形状部の形状は矩形状やV字形状に限定されるものではない。
なお、その他の構成および製造方法は実施の形態1と同様であるので説明を省略する。
【0017】
本実施の形態によれば、実施の形態2と同様の効果が得られると共に、実施の形態2に比べてゲート配線2の配線抵抗を小さくすることができる。
【0018】
なお、上記実施の形態1、2および3において、折れ曲がり部8aや凸形状部の突出長さはパターンの片側で最大ゲート配線幅と同程度、凹形状部の凹み長さはパターンの片側で最大ゲート配線幅の1/3とする。また、凹部および凸部の幅は交差するソース配線幅の最大1/2とする。
【0019】
【発明の効果】
以上のように、この発明によれば、液晶表示装置を構成するスイッチング素子としてのTFTがマトリクス状に配列形成されてなるTFTアレイ基板において、行列状に配設された走査線(ゲート配線)と信号線(ソース配線)が交差する領域における走査線のパターン両側に、少なくとも一回以上の折れ曲がり部を設けることにより、走査線による段差に起因する信号線の断線を防止して信頼性の高い液晶表示装置を高歩留まりで得ることができる。
【0020】
また、走査線と信号線が交差する領域において、走査線のパターン両側に凹形状部を設けることにより、走査線幅を大きく変化させることなく走査線による段差に起因する信号線の断線を防止することができるので、他の電極や配線との容量への影響を小さくすることができる。
【0021】
また、走査線と信号線が交差する領域において、走査線のパターン両側に凸形状部を設けることにより、凹形状部を設ける場合と比べて走査線の配線抵抗を小さくすることができる。
【0022】
また、走査線に設ける凹形状部や凸形状部の形状は、矩形状、V字形状等容易に形成が可能な形状で上記効果を得ることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1による液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図2】この発明の実施の形態2による液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図3】この発明の実施の形態2による他の液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図4】この発明の実施の形態3による液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図5】この発明の実施の形態3による他の液晶表示装置を構成するTFTアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図6】従来のこの種液晶表示装置を構成するTFTアレイ基板の要部断面を示す図である。
【図7】従来の液晶表示装置を構成するTFTアレイ基板における問題点を説明するための図である。
【符号の説明】
1 ガラス基板、2 走査線(ゲート配線)、3 ゲート絶縁膜、
4 半導体層、5 オーミックコンタクト層、6 信号線(ソース配線)、
6a ソース電極、7 ドレイン電極、8a 折れ曲がり部、
8b 矩形状の凹部、8c V字形状の凹部、
8d 矩形状の凸部、8e V字形状の凸部。
Claims (4)
- 透明絶縁性基板上に形成された複数本の走査線と、この走査線と絶縁層を介して交差する方向に形成された複数本の信号線と、上記走査線および上記信号線から信号が供給されて表示電極に電圧を印加するスイッチング素子を有する液晶表示装置において、
上記走査線は、上記信号線と交差する領域で、パターンの両側に少なくとも一回以上折れ曲がり部を有した構造であることを特徴とする液晶表示装置。 - 上記走査線は、上記信号線と交差する領域で、パターンの両側に凹形状部を有した構造であることを特徴とする請求項1記載の液晶表示装置。
- 上記走査線は、上記信号線と交差する領域で、パターンの両側に凸形状部を有した構造であることを特徴とする請求項1記載の液晶表示装置。
- 上記凹形状部および上記凸形状部の形状は、矩形状もしくはV字形状であることを特徴とする請求項2もしくは請求項3記載の液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002168956A JP2004013003A (ja) | 2002-06-10 | 2002-06-10 | 液晶表示装置 |
TW092106470A TWI253539B (en) | 2002-06-10 | 2003-03-24 | Liquid crystal display |
US10/394,270 US20030227579A1 (en) | 2002-06-10 | 2003-03-24 | Liquid crystal display |
KR10-2003-0019049A KR20030095216A (ko) | 2002-06-10 | 2003-03-27 | 액정표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002168956A JP2004013003A (ja) | 2002-06-10 | 2002-06-10 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004013003A true JP2004013003A (ja) | 2004-01-15 |
Family
ID=29706813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002168956A Pending JP2004013003A (ja) | 2002-06-10 | 2002-06-10 | 液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030227579A1 (ja) |
JP (1) | JP2004013003A (ja) |
KR (1) | KR20030095216A (ja) |
TW (1) | TWI253539B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012070498A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
JP2013083805A (ja) * | 2011-10-11 | 2013-05-09 | Japan Display Central Co Ltd | 液晶表示装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100870522B1 (ko) * | 2002-09-17 | 2008-11-26 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
US8253179B2 (en) | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP5042662B2 (ja) * | 2007-02-21 | 2012-10-03 | 三菱電機株式会社 | 液晶表示装置及びその製造方法 |
WO2010079706A1 (ja) * | 2009-01-08 | 2010-07-15 | シャープ株式会社 | 液晶パネル用アレイ基板と該基板を備える液晶表示装置 |
KR102447864B1 (ko) | 2017-09-29 | 2022-09-28 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 유기 발광 표시 장치 |
CN109545823A (zh) * | 2018-10-23 | 2019-03-29 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、该阵列基板的制备方法及显示面板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100192373B1 (ko) * | 1996-01-15 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 |
US6573964B1 (en) * | 1998-12-25 | 2003-06-03 | Fujitsu Display Technologies Corporation | Multidomain vertically aligned liquid crystal display device |
-
2002
- 2002-06-10 JP JP2002168956A patent/JP2004013003A/ja active Pending
-
2003
- 2003-03-24 TW TW092106470A patent/TWI253539B/zh not_active IP Right Cessation
- 2003-03-24 US US10/394,270 patent/US20030227579A1/en not_active Abandoned
- 2003-03-27 KR KR10-2003-0019049A patent/KR20030095216A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012070498A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
US8994886B2 (en) | 2010-11-25 | 2015-03-31 | Sharp Kabushiki Kaisha | Display device and television device |
JP2013083805A (ja) * | 2011-10-11 | 2013-05-09 | Japan Display Central Co Ltd | 液晶表示装置 |
US9268178B2 (en) | 2011-10-11 | 2016-02-23 | Japan Display Inc. | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
US20030227579A1 (en) | 2003-12-11 |
TWI253539B (en) | 2006-04-21 |
KR20030095216A (ko) | 2003-12-18 |
TW200307844A (en) | 2003-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732266B2 (en) | Thin film array panel and manufacturing method thereof | |
US7425476B2 (en) | Manufacturing method of a thin film transistor array panel | |
US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
US20040224241A1 (en) | Thin film transistor array panel, manufacturing method thereof, and mask therefor | |
US20040183955A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
JP3053848B2 (ja) | アクティブマトリクス基板 | |
KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JP2004013003A (ja) | 液晶表示装置 | |
KR100690000B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
JPH11142879A (ja) | アクティブマトリクス型tft素子アレイ | |
KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
JP2002108245A (ja) | マトリクスアレイ基板 | |
JPH0618922A (ja) | 液晶表示装置 | |
JP2656554B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 | |
JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
JPH11327465A (ja) | 表示装置用アレイ基板 | |
US20020085135A1 (en) | Liquid crystal display device and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |