KR100897720B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100897720B1
KR100897720B1 KR1020020074304A KR20020074304A KR100897720B1 KR 100897720 B1 KR100897720 B1 KR 100897720B1 KR 1020020074304 A KR1020020074304 A KR 1020020074304A KR 20020074304 A KR20020074304 A KR 20020074304A KR 100897720 B1 KR100897720 B1 KR 100897720B1
Authority
KR
South Korea
Prior art keywords
photoresist
source
region
semiconductor layer
electrode
Prior art date
Application number
KR1020020074304A
Other languages
English (en)
Other versions
KR20040046384A (ko
Inventor
송일남
박창서
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020074304A priority Critical patent/KR100897720B1/ko
Publication of KR20040046384A publication Critical patent/KR20040046384A/ko
Application granted granted Critical
Publication of KR100897720B1 publication Critical patent/KR100897720B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 의한 액정표시장치는, 일반적인 4마스크 액정표시장치 제조공정에 의해 순차적으로 형성되는 게이트 전극 및 게이트 라인, 게이트 절연막, 진성 반도체층, 불순물 반도체층, 데이터 라인 및 소스/ 드레인 전극, 화소전극으로 구성된 액정표시장치에 있어서, 상기 데이터 라인 및 소스/ 드레인 전극이 구리로 형성되며, 상기 소스/ 드레인 전극은 습식 식각에 의해 분리되어 형성됨을 특징으로 한다.
이와 같은 본 발명에 따르면, 소스/ 드레인 전극 및 데이터 라인 등을 이루는 금속을 저 저항 물질인 구리로 함으로써 고개구율, 고해상도 액정표시장치를 구현할 수 있고, 또한, 상기 소스/ 드레인 전극을 형성함에 있어 습식 식각 방식을 이용함으로써 4마스크 방식으로 액정표시장치를 형성할 수 있는 장점이 있다.

Description

액정표시장치의 제조방법{Fabrication method of Liquid Crystal Display}
도 1은 종래의 액티브 매트릭스형 액정표시장치 어레이기판의 일부분을 확대한 평면도.
도 2는 도 1의 특정부분(I - I') 대한 단면도로서, 이는 종래의 4 마스크를 이용한 박막트랜지스터 제조공정을 순서대로 도시한 단면도.
도 3은 도 2b에서 도 2c까지의 제조공정을 좀 더 상세히 설명한 단면도.
도 4는 본 발명에 의해 형성되는 액정표시장치의 제조공정을 순서대로 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
31 : 기판 33 : 게이트 전극
35 : 게이트 라인 39 : 게이트 절연막
37 : 반도체층 40 : 화소전극
41 : 불순물 반도체층 43 : 제 2금속층
45 : 소스 전극 47 : 드레인 전극
53 : 채널 55 : 보호막층
57 : 드레인 콘택홀 59 : 포토레지스트
61 : 할프 톤(Half Tone : H/T)부 63 : 구리층
본 발명은 액정표시장치에 관한 것으로, 특히 4마스크 공정으로 형성되는 액정표시장치에 있어서 소스/ 드레인 금속을 구리(Cu)로 형성하는 액정표시장치의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 일정한 갭(gap)으로 이격된 2매의 투명기판과, 상기 2매의 투명기판 사이에 주입되는 광학적 이방성을 갖는 액정과, 상기 액정에 전압을 인가하는 구동소자로 구성된다.
현재 이와 같은 액정표시장치는 휴대용 컴퓨터장치의 표시수단 등으로 이용되며, 점점 그 표시면적이 대면적화 되어 가고 있다. 이러한 대면적화된 액정표시장치의 구동은 수만개의 화소와 이러한 각 화소의 주변을 데이터 라인과 게이트 라인이 지나가고, 각 데이터 라인과 게이트 라인이 교차하는 부분에 위치하는 구동소자인 박막트랜지스터로 구성되는 액티브 매트릭스형 어레이(active matrix type array) 구조를 채용함으로써 실현 가능해 졌다.
도 1은 종래의 액티브 매트릭스형 액정표시장치 어레이기판의 일부분을 확대한 평면도이다.
도 1을 참조하면, 이는 크게 화소전극이 증착된 화소부(P)와, 박막트랜지스터(A)와 게이트 라인(35)과 데이터 라인(49) 등으로 개략적인 구성을 나눌 수 있 다.
이와 같은 구조에서, 상기 박막트랜지스터(A)는 상기 화소부(P)의 화소전극(40)에 전기장을 인가하는 스위칭 소자이며, 이 때, 상기 박막트랜지스터(A)의 게이트 전극은 상기 게이트 라인(35)에서 연장되고, 소스 전극(45)은 상기 데이터 라인(49)에서 연장되어 형성된다.
또한, 상기 박막트랜지스터(A)의 드레인 전극(47)은 콘택홀(57)에 의해 상기 화소부(P)의 화소전극(40)과 연결되어 있으며, 상기 박막트랜지스터(A)를 구성하는 소스 전극(45)과 드레인 전극(47) 사이에는 반도체층(39)의 일부가 노출되어 반도체 채널(53)이 형성되어 있고, 상기 소스 전극(45)과 반도체층(39), 드레인 전극(47)과 반도체층(39)은 각각 옴익접촉(Ohmic contact)을 이루고 있다.
또한, 상기 게이트 라인(35)과 데이터 라인(49)의 끝단에는 외부에서 인가되는 신호를 받아들이는 종단 단자인 게이트 패드(미도시)와 데이터 패드(미도시)가 각각 형성되어 있다.
상기와 같이 구성되는 게이트 라인, 데이터 라인의 패턴 및 박막트랜지스터, 화소전극 등은 종래에는 5회의 포토공정, 즉 5 마스크를 이용한 제조공정을 거쳐 구성되었으나, 상기 5회 각각의 포토공정은 복잡한 과정의 단계를 거치기 때문에 각각의 단계에서 불량이 발생할 확률이 높아지고, 따라서 한 번의 포토공정이 증가하면 그 만큼 불량발생율은 높아져 기판의 제조수율이 저하되는 문제점이 발생하게 된다.
이를 극복하기 위해 현재는 종래의 5 마스크 공정에서 두 번째 포토공정과 세 번째 포토공정을 한번의 포토공정으로 하여 포토공정 수를 4번으로 줄이는 방법, 즉 4 마스크 공정으로 액정표시장치를 제조한다.
도 2는 도 1의 특정부분(I - I')에 대한 단면도로서, 이는 종래의 4 마스크를 이용한 박막트랜지스터 제조공정을 순서대로 도시한 단면도이다.
이하, 도 1을 참조하여 도 2a 내지 도 2f에 따른 종래의 4 마스크 공정을 통한 박막트랜지스터 어레이 제조공정을 설명하도록 한다.
도 2a에 도시된 바와 같이 투명한 기판(31) 위에 알루미늄 또는 알루미늄 함금 등의 저항이 낮은 금속을 증착하여 제 1금속층(미도시)을 형성한다.
상기 제 1금속층은 게이트 라인(미도시) 및 게이트 전극(33)을 형성하기 위한 것이며, 상기 제 1금속층에 알루미늄과 같이 저항이 낮은 금속을 사용하는 이유는 게이트 배선을 스토리지 캐패시터의 전극으로 사용할 경우 상기 게이터 라인의 시정수가 증가하게 되기 때문에, 저항이 높은 탄탈(Ta)이나 크롬(Cr)보다는 저항이 낮은 알루미늄 등을 사용함으로서 시정수를 감소시킬 수 있기 때문이다.
다음으로, 상기 제 1금속층을 제 1마스크로 식각하여 게이트 패드(미도시), 게이트 라인(도 1 참조), 게이트 전극(33)을 형성한다.
상기 게이트 전극(33)은 상기 게이트 라인에서 분기되어 설계되고 화소의 구석에 형성되며, 상기 게이트 라인의 끝 부분에는 게이트 패드(미도시)가 형성되어 진다.
다음으로, 도 2b에 도시된 바와 같이 상기 게이트 전극(33) 등이 형성된 기 판 위에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기 절연물질과, 순수 아몰퍼스(amorphous) 실리콘과 같은 진성반도체 물질과, n+ 또는 p+형 불순물이 첨가된 반도체물질과, 몰리브덴(Mo), 탄탈(Ta), 텅스텐(Wo), 안티몬(Sb)과 같은 고융점을 갖는 금속을 연속으로 증착하여 게이트 절연막층(37)과, 진성 반도체층(39)과, 불순물 반도체층(41)과, 제 2금속층(43)을 형성한다.
다음으로, 도 2c에 도시된 바와 같이 제 2마스크를 이용하여 상기 제 2금속층(43)과 분순물 반도체층(41)을 패터닝하여 소스 전극(45)과 드레인 전극(47) 및 데이터 라인(도 1참조), 데이터 패드(미도시)를 형성한다.
상기 소스 전극(45)과 드레인 전극(47)은 반도체 채널(53) 형성을 위해 소정 간격 이격되어 형성하게 되고, 상기 소스 전극(45)과 드레인 전극(47)을 마스크로 하여 상기 반도체 채널 영역의 불순물 반도체 물질을 제거하게 된다. 이 때, 주의할 점은 상기 불순물 반도체 물질을 제거할 경우 그 하부의 진성 반도체층까지 식각되지 않도록 식각을 잘 조절해야 한다.
이 때, 상기 소스 전극(45)과 드레인 전극(47) 하부의 불순물 반도체층은 옴익 콘택층(43a)(43b)이 된다.
다음으로 도 2d에 도시된 바와 같이 상기 소스/ 드레인 전극, 데이터 라인 등이 형성된 기판의 전면에 걸쳐 절연물질을 증착하여 보호막층(55)(passivation layer)을 형성한다.
그 다음 도 2e에 도시된 바와 같이 상기 보호막층(55)은 제 3마스크에 의해 화소전극(미도시)과 드레인 전극(47)이 전기적으로 접촉되기 위해 일정부분 즉, 드레인 콘택홀(57)이 식각된다.
마지막으로 도 2f에 도시된 바와 같이 상기 식각된 보호막층(55)의 전면에 투명 도전성의 물질인 ITO(인듐-틴-옥사이드)를 증착하고, 제 4마스크를 이용하여 상기 투명전극을 패터닝하여 상기 드레인 콘택홀(57)을 통해 상기 드레인 전극(47)과 전기적으로 연결되어 상기 화소(P)에 증착되는 화소전극(40)을 형성한다.
상기와 같이 종래의 4 마스크 공정을 통해 액정표시장치를 제조하는 데 있어, 상기 제 2마스크를 이용하여 상기 제 2금속층과 불순물 반도체층을 패터닝하여 소스/ 드레인 전극 등이 형성되고, 또한 상기 소스/ 드레인 전극을 마스크로 하여 상기 반도체 채널 영역의 불순물 반도체 물질이 제거되는데, 이는 각각 건식 식각(dry etching) 방식을 통해 이루어진다.
그러나, 상기 소스/ 드레인 전극을 형성하기 위한 건식 식각의 실시의 경우 부분적으로 불순물 반도체층이 손상이 발생할 위험이 있으며, 또한 상기 반도체 채널 영역의 불순문 반도체 물질을 제거하는 건식 식각의 경우 상기 불순물 반도체층의 두께에 대한 불량이 발생할 위험이 있다.
또한, 상기 제 2금속층 즉, 소스/ 드레인 전극 및 데이터 라인을 이루는 금속층은 고융점을 갖는 금속으로 몰리브덴(Mo) 등을 사용하는데, 이는 저항이 높아 고개구율, 고해상도의 액정표시장치를 구현하는데 문제가 있다.
본 발명은 4 마스크 공정을 통해 형성되는 액정표시장치에 있어서, 제 2금속층, 즉 소스/ 드레인 전극 등을 이루는 금속을 구리로 하고, 상기 소스/ 드레인 전극을 습식 식각(wet etching)방식을 통해 형성함으로써 고개구율, 고해상도를 구현할 수 있는 액정표시장치의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치는, 일반적인 4마스크 액정표시장치 제조공정에 의해 순차적으로 형성되는 게이트 전극 및 게이트 라인, 게이트 절연막, 진성 반도체층, 불순물 반도체층, 데이터 라인 및 소스/ 드레인 전극, 화소전극으로 구성된 액정표시장치에 있어서, 상기 데이터 라인 및 소스/ 드레인 전극이 구리로 형성되며, 상기 소스/ 드레인 전극은 습식 식각에 의해 분리되어 형성됨을 특징으로 한다.
또한, 상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치의 제조 방법은, 기판 상에 제 1마스크로 게이트 전극 및 게이트 라인이 형성되는 단계와; 상기 게이트 전극 및 게이트 라인 위애 절연층과, 진성 반도체층과, 불순물 반도체층과, 금속층이 적층되는 단계와; 제 2마스크에 의해 상기 금속층과 불순물 반도체가 식각되어, 데이터 라인과 소스/ 드레인 전극이 형성되고, 그 위에 보호층이 형성되는 단계와; 제 3마스크에 의해 상기 보호층이 식각되어 드레인콘택홀을 형성되고 그 위에 투명전극을 증착되는 단계와; 제 4마스크를 이용하여 상기 투명전극을 패터닝하여 상기 드레인콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극이 형성되는 단계가 포함되는 4마스크 액정표시장치 제조공정에 있어서, 상기 금속층이 구리로 이루어짐을 특징으로 한다.
또한, 상기 제 2마스크에 의해 상기 금속층과 불순물 반도체가 식각되어, 소스/ 드레인 전극이 형성됨에 있어, 상기 소스/ 드레인 전극 및 채널이 형성되는 영역에 포토레지스터가 도포되는 단계와; 상기 채널이 형성되는 영역에 형성된 포토레지스터가 애싱 공정에 의해 제거되는 단계와; 상기 애싱 공정에 의해 포토레지스터가 제거되는 영역 하부에 위치한 금속층이 습식 식각 공정에 의해 제거되어 좌, 우 양측으로 소스/ 드레인 전극이 형성되는 단계와; 상기 습식 공정에 의해 제거되는 금속층 하부에 형성된 불순물 반도체층이 건식 식각 공정에 의해 제거되어 채널이 형성되는 단계가 더 포함되는 것을 특징으로 한다.
또한, 상기 도포된 포토레지스터 외부 영역에 형성된 금속층이 습식 식각 공정에 의해 제거되는 단계와; 상기 제거된 금속층 하부에 형성된 불순물 반도체층과 진성 반도체층이 건식 식각 공정에 의해 제거되는 단계가 더 포함되는 것을 특징으로 한다.
또한, 상기 도포되는 포토레지스트에 있어서 상기 채널이 형성되는 영역에 대한 포토레지스트의 두께가 상대적으로 얇게 형성되는 것을 특징으로 한다.
이하에서는 종래기술에 있어서의 상세한 공정 및 이에 대한 문제점을 언급하고 난 후 본 발명의 실시예를 설명하도록 한다.
도 3은 도 2b에서 도 2c까지의 제조공정을 좀 더 상세히 설명한 단면도이다.
도 3을 참조하면, 도 3a는 도 2b와 같이 상기 게이트 전극(33) 등이 형성된 기판(31) 위에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기 절연물질과, 순수 아몰퍼스(amorphous) 실리콘과 같은 진성반도체 물질과, n+ 또는 p+형 불순물이 첨가된 반도체물질과, 몰리브덴(Mo), 탄탈(Ta), 텅스텐(Wo), 안티몬(Sb)과 같은 고융점을 갖는 금속을 연속으로 증착하여 게이트 절연막층(39)과, 진성 반도체층(37)과, 불순물 반도체층(41)과, 제 2금속층(43)이 형성된 상태를 도시하고 있다.
이 때, 일반적으로 상기 게이트 전극(33)의 두께는 10 ~ 3000Å이고, 상기 게이트 절연막(39)의 두께는 2000 ~ 4000Å이고, 진성 반도체층(37)의 두께는 1500 ~ 2000Å, 불순물 반도체층(41)의 두께는 100 ~ 500Å, 제 2금속층(43)의 두께는 10 ~ 2000Å이다.
다음으로 도 3b는 상기 도 3a의 채널부가 형성되는 영역을 포함한 부분에 포토레지스트(59)(Photo Resist : PR)를 형성한 상태를 도시하고 있으며, 이 때 상기 포토레지스트(59)는 노광량의 차이를 두어 노광함으로써 상기 채널부 형성 영역에 대해서는 상기 포토레지스트(59)의 두께가 상대적으로 작은 Half Tone부(이하 H/T)(61)을 형성한다.
이 때 상기 H/T(61)은 상기 채널부 형성 영역에 대하여 회절 노광을 통해 노광을 시킴으로써 그 두께가 상대적으로 적게 형성되는 것이다.
상기 포토레지스트(59)의 두께는 일반적으로 2,3000Å정도 이고, 상기 H/T 영역(61)의 두께는 5000 ~ 8000Å정도이다.
도 3c는 상기 포토레지스트(59)가 도포되지 않은 영역에 대해 습식 식각(wet etching)을 함으로써 패턴 외부에 형성된 제 2금속층(43)을 제거한 상태를 도시하 고 있다.
다음으로 도 3d는 상기 도 3c의 영역 즉, 상기 포토레지스트(59)가 도포되지 않은 영역에 대해 건식 식각(dry etching)을 함으로써 패턴 외부에 형성된 불순물 반도체층(41), 진성 반도체층(37)가 제거된 상태를 도시하고 있다.
다음으로 도 3e는 상기 포토레지스터의 채널부 즉, H/T영역(61)의 포토레지스트를 애싱(ashing)공정을 통하여 제거된 상태를 도시하고 있다. 다만 이 경우 H/T 포토레지스트 두께의 일정한 지 여부에 따라 애싱 평탄정도(ashing uniformity)의 차이가 발생할 수 있다.
다음으로 도 3f는 상기 도 3e공정에 의해 상기 채널부 즉, H/T영역(61)의 포토레지스트가 제거된 영역에 대해 건식 식각 공정을 거침으로써 상기 영역의 제 2금속층(43)이 제거된 상태를 도시하고 있다. 이 때 좌, 우측에 분리되어 형성된 제 2금속층(43)이 각각 소스/ 드레인 전극(45, 47)이 되는 것이다. 다만 이 경우 상기 건식 식각 공정을 실시 할 때 상기 애싱 평탄정도에 따라 부분적인 불순물 반도체층(41)의 손상이 가해질 가능성이 있다.
다음으로 도 3g는 상기 도 3f공정에 의해 상기 채널부 영역의 제 2금속층(43)이 제거된 상태에서 재차 건식 식각 공정을 거침으로써 상기 영역의 불순물 반도체층(41)이 제거된 상태를 도시하고 있다. 이 때 상기 영역에 대해 불순물 반도체층(41)이 제거됨에 의해 상기 진성 반도체층에 의한 채널(channel)(53)이 형성되는 것이며, 이 때, 상기 소스 전극(45)과 드레인 전극(47) 하부의 불순물 반도체층은 옴익 콘택층(43a)(43b)이 된다.
다만 이 경우에도 상기 건식 식각 공정을 실시할 경우에 상기 H/T 포토레지스트 제거 시의 애싱 평탄화 정도에 따라 상기 불순물 반도체층(41)이 평탄하게 제거되지 못할 수 있다.
상기와 같은 공정을 거치고 상기 포토레지스트가 제거되면 도 2c에 도시된 바와 같이 상기 제 2금속층(43)과 불순물 반도체층(41)을 패터닝하여 소스 전극(45)과 드레인 전극(47) 및 채널(53)이 형성되는 것이다.
그러나, 상기와 같이 공정을 진행할 때 도 3f에 도시된 바와 같이 소스/ 드레인 전극을 형성하기 위한 건식 식각의 실시의 경우 부분적으로 불순물 반도체층이 손상이 발생할 위험이 있으며, 또한 도 3g에 도시된 바와 같이 상기 반도체 채널 영역의 불순문 반도체 물질을 제거하는 건식 식각의 경우 상기 불순물 반도체층의 두께에 대한 불량이 발생할 위험이 있다.
또한, 상기 제 2금속층 즉, 소스/ 드레인 전극 및 데이터 라인을 이루는 금속층은 고융점을 갖는 금속으로 몰리브덴(Mo) 등을 사용하는데, 이는 저항이 높아 고개구율, 고해상도의 액정표시장치를 구현하는데 문제가 있다.
이에 대해 본 발명은 상기 제 2금속층, 즉 소스/ 드레인 전극 등을 이루는 금속을 구리로 하고, 상기 소스/ 드레인 전극을 습식 식각(wet etching)방식을 통해 형성함으로써 고개구율, 고해상도를 구현하게 된다.
이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.
도 4는 본 발명에 의해 형성되는 액정표시장치의 제조공정을 순서대로 도시 한 단면도이다.
단, 본 발명에 의한 액정표시장치는 일반적인 4마스크 공정을 통해 형성되는 것이며, 상기 일반적인 4마스크 공정에 대해서는 도 2에서 상세히 언급되어 있으므로 도 4에서는 도 3에서와 같이 제 2마스크 즉, 2번째 마스크를 이용하여 소스/ 드레인 전극 및 채널이 형성되는 공정을 중심으로 설명한다.
도 4를 참조하면, 본 발명에 의한 액정표시장치 및 그 제조방법은 도 3에서 도시된 바와 동일하게 도 2b에서 도 2c까지의 제조공정을 좀 더 상세히 설명한 단면도이며, 소스/ 드레인 전극 등을 이루는 금속을 구리로 하고, 상기 소스/ 드레인 전극이 습식 식각(wet etching)방식을 통해 형성되는 것이 특징이다.
상세히 설명하면, 도 4a는 도 2b와 같이 상기 게이트 전극(33) 등이 형성된 기판(31) 위에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기 절연물질과, 순수 아몰퍼스(amorphous) 실리콘과 같은 진성반도체 물질과, n+ 또는 p+형 불순물이 첨가된 반도체물질과, 구리(Cu)와 같이 저저항 금속을 연속으로 증착하여 게이트 절연막층(39)과, 진성 반도체층(37)과, 불순물 반도체층(41)과, 구리층(63)이 형성된 상태를 도시하고 있다.
이 때, 일반적으로 상기 게이트 전극(33)의 두께는 10 ~ 3000Å이고, 상기 게이트 절연막(39)의 두께는 2000 ~ 4000Å이고, 진성 반도체층(37)의 두께는 1500 ~ 2000Å, 불순물 반도체층(41)의 두께는 100 ~ 500Å, 구리(Cu)층(63)의 두께는 10 ~ 2000Å이다.
다음으로 도 4b는 상기 도 3a의 채널부가 형성되는 영역을 포함한 부분에 포토레지스트(59)(Photo Resist : PR)를 형성한 상태를 도시하고 있으며, 이 때 상기 포토레지스트(59)에는 노광량의 차이를 두어 노광함시킴으로써 상기 채널부 형성 영역에 대해서는 상기 포토레지스트(59)의 두께가 상대적으로 작은 Half Tone부(이하 H/T)(61)을 형성한다.
이 때 상기 H/T(61)은 상기 채널부 형성 영역에 대하여 회절 노광을 통해 노광을 시킴으로써 그 두께가 상대적으로 적게 형성되는 것이다.
상기 포토레지스트(59)의 두께는 일반적으로 2,3000Å정도 이고, 상기 H/T 영역(61)의 두께는 5000 ~ 8000Å정도이다.
도 4c는 상기 포토레지스트(59)가 도포되지 않은 영역에 대해 습식 식각(wet etching)을 함으로써 패턴 외부에 형성된 구리층(63)을 제거한 상태를 도시하고 있다.
다음으로 도 4d는 상기 도 4c의 영역 즉, 상기 포토레지스트(59)가 도포되지 않은 영역에 대해 건식 식각(dry etching)을 함으로써 패턴 외부에 형성된 불순물 반도체층(41), 진성 반도체층(37)가 제거된 상태를 도시하고 있다.
다음으로 도 4e는 상기 포토레지스터의 채널부 즉, H/T영역(61)의 포토레지스터를 애싱(ashing)공정을 통하여 제거된 상태를 도시하고 있다. 다만 이 경우 H/T(61) 포토레지스트 두께의 일정한 지 여부에 따라 애싱 평탄정도(ashing uniformity)의 차이가 발생할 수 있다.
이 때 상기 애싱 공정을 실시할 때 약 1,2000 ~ 13000Å 두께의 포토레지스 트가 제거될 수 있을 정도의 강도로 실시를 하며, 이는 상기 H/T영역(61)의 포토레지스트가 대부분 제거되어 애싱 평탄정도(ashing uniformity)의 차이를 줄이게 하기 위함이다.
다음으로 도 4f는 상기 도 4e공정에 의해 상기 채널부 즉, H/T영역(61)의 포토레지스트가 제거된 영역에 대해 습식 식각 공정을 거침으로써 상기 영역의 구리(Cu)층(63)이 제거된 상태를 도시하고 있다. 이 때 좌, 우측에 분리되어 형성된 구리층(63)이 각각 소스/ 드레인 전극(45, 47)이 되는 것이다.
이는 상기 제 2금속층을 구리(Cu)로 적용할 경우 건식 식각 공정에 의해 식각되지 않는 점을 극복하기 위함이며, 이에 의해 저저항 배선이 가능하여 패턴의 폭 및 두께를 줄일 수 있게 되고, 결국 고개구율 및 고해성도 액정표시장치 제작이 용이하게 되는 것이다.
또한, 종래의 도 3f의 공정에서 발생되는 건식 식각 공정을 실시 할 때 상기 애싱 평탄정도에 따라 부분적인 불순물 반도체층(41)의 손상이 가해지는 것도 극복할 수 있게 된다.
다음으로 도 4g는 상기 도 4f의 공정에 의해 상기 채널부 영역의 구리층(63)이 제거된 상태에서 건식 식각 공정을 거침으로써 상기 영역의 불순물 반도체층(41)이 제거된 상태를 도시하고 있다. 이 때 상기 영역에 대해 불순물 반도체층(41)이 제거됨에 의해 상기 진성 반도체층에 의한 채널(53)(channel)이 형성되며, 이 때, 상기 소스 전극(45)과 드레인 전극(47) 하부의 불순물 반도체층은 옴익 콘택층(43a)(43b)이 된다.
이 경우 상기 도 4f의 공정에서 습식 식각 공정을 실시하여 상기 H/T영역(61) 포토레지스트 제거 시 애싱 평탄화 문제가 해결됨으로써, 상기 불순물 반도체층(41)이 평탄하게 제거되지 못하는 것을 방지하게 된다.
상기와 같은 공정을 거치고 상기 포토레지스트가 제거되면 도 2c에 도시된 바와 같이 상기 구리층(63)과 불순물 반도체층(41)을 패터닝하여 소스 전극(45)과 드레인 전극(47) 및 채널(53)이 형성되는 것이다.
이상의 설명에서와 같이 본 발명에 따른 액정표시장치 및 그 제조방법에 따르면, 소스/ 드레인 전극 및 데이터 라인 등을 이루는 금속을 저 저항 물질인 구리로 함으로써 고개구율, 고해상도 액정표시장치를 구현할 수 있는 장점이 있다.
또한, 상기 소스/ 드레인 전극을 형성함에 있어 습식 식각방식을 이용함으로써 4마스크 방식으로 액정표시장치를 형성할 수 있는 장점이 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 기판 상에 제 1마스크로 게이트 전극 및 게이트 라인이 형성되는 단계와,
    상기 게이트 전극 및 게이트 라인 위에 절연층과, 진성 반도체층과, 불순물 반도체층과, 구리층이 적층되는 단계와,
    제 2마스크에 의해 상기 구리층과 불순물 반도체가 식각되어, 데이터 라인과 소스/ 드레인 전극이 형성되고, 그 위에 보호층이 형성되는 단계와,
    제 3마스크에 의해 상기 보호층이 식각되어 드레인콘택홀을 형성되고 그 위에 투명전극을 증착되는 단계와,
    제 4마스크를 이용하여 상기 투명전극을 패터닝하여 상기 드레인콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극이 형성되는 단계가 포함되고,
    상기 제 2마스크에 의해 상기 구리층과 불순물 반도체가 식각되어, 소스/ 드레인 전극을 형성함에 있어서,
    상기 소스/ 드레인 전극 및 채널이 형성되는 영역에 포토레지스터가 도포되는 단계와,
    상기 도포된 포토레지스터 외부 영역에 형성된 구리층이 습식 식각 공정에 의해 제거되는 단계와,
    상기 제거된 구리층 하부에 형성된 불순물 반도체층과 진성 반도체층이 건식 식각 공정에 의해 제거되는 단계와,
    상기 채널이 형성되는 영역에 형성된 포토레지스터가 애싱 공정에 의해 제거되는 단계와,
    상기 애싱 공정에 의해 포토레지스터가 제거되는 영역 하부에 위치한 구리층이 습식 식각 공정에 의해 제거되어 좌, 우 양측으로 소스/ 드레인 전극이 형성되는 단계와,
    상기 습식 공정에 의해 제거되는 구리층 하부에 형성된 불순물 반도체층이 건식 식각 공정에 의해 제거되어 채널이 형성되는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 삭제
  5. 삭제
  6. 제 3항에 있어서,
    상기 도포되는 포토레지스트에 있어서 상기 채널이 형성되는 영역에 대한 포토레지스트의 두께가 상기 채널의 미형성영역에 대한 포토레지스트의 두께보다 얇게 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020020074304A 2002-11-27 2002-11-27 액정표시장치의 제조방법 KR100897720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020074304A KR100897720B1 (ko) 2002-11-27 2002-11-27 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020074304A KR100897720B1 (ko) 2002-11-27 2002-11-27 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20040046384A KR20040046384A (ko) 2004-06-05
KR100897720B1 true KR100897720B1 (ko) 2009-05-15

Family

ID=37341941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020074304A KR100897720B1 (ko) 2002-11-27 2002-11-27 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100897720B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274684B1 (ko) * 2006-08-03 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR101327851B1 (ko) * 2007-02-07 2013-11-12 엘지디스플레이 주식회사 구리배선 형성방법 및 이를 이용한 액정표시장치의제조방법
KR101373735B1 (ko) 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR101010479B1 (ko) * 2010-06-01 2011-01-21 권오원 강도 조절이 가능한 하체 운동 기구

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029818A (ko) * 1999-06-23 2001-04-16 아베 아키라 박막트랜지스터와 그 제조방법
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR20020043740A (ko) * 2000-12-04 2002-06-12 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
KR20020085236A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액티브 매트릭스형 액정표시소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029818A (ko) * 1999-06-23 2001-04-16 아베 아키라 박막트랜지스터와 그 제조방법
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR20020043740A (ko) * 2000-12-04 2002-06-12 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
KR20020085236A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액티브 매트릭스형 액정표시소자의 제조방법

Also Published As

Publication number Publication date
KR20040046384A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6448579B1 (en) Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
EP1646076B1 (en) Manufacturing method of a thin film transistor array panel
JP2005242372A (ja) 液晶表示装置および液晶表示装置の製造方法
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
US7422916B2 (en) Method of manufacturing thin film transistor panel
KR20020001603A (ko) 박막 트랜지스터 및 다층막 구조물 및 이들의 제조 방법
US6885425B2 (en) Active plate for a display device having a conductive layer with increased conductivity
US5828428A (en) Resistive circuit for a thin film transistor liquid crystal display and a method for manufacturing the same
JPH11133455A (ja) 液晶表示装置の製造方法
US8093595B2 (en) Thin film array panel and manufacturing method thereof
US20020135709A1 (en) Liquid crystal display device and fabricating method thereof
US6559920B1 (en) Liquid crystal display device and method of manufacturing the same
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
KR20060000983A (ko) 액정표시장치의 패드 구조 및 그 제조방법
KR100897720B1 (ko) 액정표시장치의 제조방법
KR100690000B1 (ko) 액정표시소자 및 그 제조방법
JP2004013003A (ja) 液晶表示装置
US7297565B2 (en) Liquid crystal display device and fabricating method thereof
KR101144706B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2006285163A (ja) 薄膜トランジスタアレイの製造方法
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
US20060079036A1 (en) Method of manufacturing gate, thin film transistor and pixel
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 11