KR101144706B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101144706B1
KR101144706B1 KR1020040115086A KR20040115086A KR101144706B1 KR 101144706 B1 KR101144706 B1 KR 101144706B1 KR 1020040115086 A KR1020040115086 A KR 1020040115086A KR 20040115086 A KR20040115086 A KR 20040115086A KR 101144706 B1 KR101144706 B1 KR 101144706B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
pad electrode
layer
data
Prior art date
Application number
KR1020040115086A
Other languages
English (en)
Other versions
KR20060076608A (ko
Inventor
오재영
홍성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040115086A priority Critical patent/KR101144706B1/ko
Publication of KR20060076608A publication Critical patent/KR20060076608A/ko
Application granted granted Critical
Publication of KR101144706B1 publication Critical patent/KR101144706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

고해상도의 액정표시장치를 구현함에 있어서, 필연적으로 화소영역의 크기가 작아지게 된다. 게이트 또는 데이터 배선과 그 상부의 화소전극 간에는 원치 않는 기생 용량이 발생하고 있는데, 이러한 기생용량이 종래의 비교적 화소영역이 큰 경우는 무시할 수 있을 정도로 작아서 표시품질에 별 영향이 없었으나 화소영역이 작아짐에 따라 이러한 기생용량은 무시할 수 없을 정도가 되어 표시 품질에 악영향을 주고 있다.
본 발명에서는 보호층을 이중구조로 형성하고, 이때 상부의 보호층을 저유전율 상수값을 갖는 무기절연물질로 형성함으로써 기생용량의 크기를 줄이고, 표시품질 저하없이 고해상도를 구현할 수 있는 액정표시장치용 어레이 기판을 제공하며, 나아가 이러한 이중구조의 보호층을 식각하여 콘택홀을 형성하게 되면 언더컷이 발생하는데 이러한 언더컷(undercut)없이 콘택홀을 형성할 수 있는 액정표시장치용 어레이 기판이 구조 및 제조 방법을 제공한다.
어레이 기판, 언더컷, 이중구조 보호층, 저유전율, 고해상도

Description

액정표시장치용 어레이 기판 및 그 제조방법{Array substrate for Liquid Crystal Display Device and fabricating method for the same}
도 1은 일반적인 액정표시장치의 분해사시도
도 2는 종래의 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 한 화소부에 대한 단면도.
도 3은 종래의 액정표시장치용 어레이 기판의 게이트 패드부에 대한 단면도.
도 4는 종래의 액정표시장치용 어레이 기판의 데이터 패드부에 대한 단면도.
도 5는 종래의 액정표시장치용 어레이 기판에 있어 언더컷(under cut)이 발생한 것을 찍은 사진.
도 6은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 평면도.
도 7은 도 6을 절단선 Ⅶ-Ⅶ를 따라 절단한 단면도로서 박막트랜지스터와 스토리지 커패시터를 포함하는 하나의 화소부를 도시한 단면도.
도 8은 도 6을 절단선 Ⅷ-Ⅷ를 따라 절단한 단면도로서 게이트 패드부를 도시한 단면도.
도 9는 도 6을 절단선 Ⅸ-Ⅸ를 따라 절단한 단면도로서 데이터 패드부를 도 시한 단면도.
도 10a 내지 10f는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 평면도
도 11a 내지 11i는 도 6의 절단선 Ⅶ-Ⅶ에 따른 화소부의 제조 공정 단면도.
도 12a 내지 12i는 도 6의 절단선 Ⅷ-Ⅷ에 따른 게이트 패드부에 대한 제조 공정 단면도.
도 13a 내지 도 13i는 도 6의 절단선 Ⅸ-Ⅸ에 따른 데이터 패드부에 대한 제조 공정 단면도.
도 14는 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 일부를 도시한 평면도.
도 15 내지 18은 도 14를 절단선 XV-XV, XVI-XVI, XVⅡ-XVⅡ, XVⅢ-XVⅢ에 따라 절단한 단면을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 절연기판 110 : 게이트 패드전극
119 : 게이트 절연막 122 : 제 1 게이트 패드 콘택홀
125c : 순수 비정질 실리콘 패턴 126c : 불순물 비정질 실리콘 패턴
152 : 제 1 게이트 보조 패드전극 158a : 제 1 보호층
158b : 제 2 보호층 170 : 제 2 게이트 패드 콘택홀
179 : 제 2 게이트 보조 패드전극
GPA :게이트 패드부
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정 셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 분해사시도이다.
도시한 바와 같이, 액정표시장치는 액정층(60)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 제 1 절연기판(11) 및 이의 상면으로 종횡 교차 배열되어 다수의 화 소영역(P)을 정의하는 복수개의 게이트 배선(12)과 상기 데이터 배선(18)을 포함하며, 이들 두 배선(12, 18)의 교차지점에는 스위칭 소자인 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(35)과 일대일 대응 접속되어 있다.
또한, 이와 마주보는 상부의 컬러필터 기판(40)은 투명한 제 2 절연기판(41) 및 이의 배면으로 상기 게이트 배선(12)과 데이터 배선(18) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(44)가 형성되어 있으며, 상기 블랙매트릭스(44)의 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴(47(47a, 47b, 47c))이 형성되어 있으며, 상기 블랙매트릭스(44)와 적, 녹, 청색 컬러필터 패턴(47) 전면에 걸쳐 투명한 공통전극(50)이 마련되어 있다.
그리고, 상기 어레이 기판(10)과 컬러필터 기판(40)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 제 1, 2 편광판(미도시)이 위치하고, 상기 제 1 편광판(미도시) 하부에는 별도의 광원인 백라이트(back light)(미도시)가 배치되어 있다.
도 2는 종래의 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 한 화소부에 대한 단면도이며, 도 3과 도 4는 종래의 액정표시장치용 어레이 기판의 게이트 패드부 및 데이터 패드부에 대한 단면도이다.
제 1 절연기판(11) 상에 화소영역(P)에는 게이트 전극(14)이 형성되어 있으며, 게이트 패드부(GPA)에 있어서는 게이트 패드전극(15)이 형성되어 있다. 상기 게이트 전극(14) 및 게이트 패드전극(15) 위로 전면에 게이트 절연막(17)이 형성되 어 있으며, 상기 게이트 절연막(17) 위로 상기 화소영역(P)에는 상기 게이트 전극(14)에 대응하여 상기 게이트 전극(14)과 오버랩되며, 더 넓은 면적을 가지며 액티브층(18a)과 오믹콘택층(18b)으로 구성된 반도체층(18)이 형성되어 있으며, 상기 반도체층(18)과 그 일부가 접촉하며, 상기 게이트 전극(14)을 사이로 서로 이격하는 소스 및 드레인 전극(20, 22)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(20, 22) 사이로 노출된 반도체층(18)은 채널영역(ch)을 형성한다.
또한, 데이터 패드부(DPA)에 있어서는 상기 게이트 절연막(17) 위로 데이터 패드전극(25)이 형성되어 있다.
또한, 상기 소스 및 드레인 전극(20, 22)과 상기 노출된 채널영역(ch)과 데이터 패드부(DPA)의 상기 데이터 패드전극(25)을 덮으며 전면에 보호층(27)이 형성되어 있으며, 상기 보호층(27)에는 상기 드레인 전극(22)을 노출시키는 드레인 콘택홀(29)과 상기 게이트 및 데이터 패드전극(15, 25) 각각을 노출시키는 게이트 및 데이터 패드 콘택홀(31, 33)이 형성되어 있다.
또한, 상기 보호층(27) 위로는 상기 드레인 콘택홀(29)을 통해 상기 드레인 전극(22)과 접촉하며 각 화소영역(P)별로 화소전극(35)이 형성되어 있으며, 상기 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 상기 게이트 패드 콘택홀(31) 및 데이터 패드 콘택홀(33)을 통해 상기 각각 게이트 및 데이터 패드전극(15, 25)과 접촉하는 게이트 및 데이터 보조 패드전극(37, 39)이 형성되어 있다.
전술한 종래의 액정표시장치용 어레이 기판의 단면구조에 있어서, 통상적으로 상기 보호층은 주로 무기절연물질인 질화실리콘(SiNx)으로 형성되고 있다.
이렇게 보호층(27)을 주로 질화실리콘(SiNx)으로 형성하는 이유는 상기 소스 드레인 사이로 노출된 채널영역(ch)과 상기 보호층(27)이 접촉하는 계면에서의 계면 특성이 좋지 않으면 박막트랜지스터 특성이 저하되기 때문에 비정질 실리콘과 계면 특성이 비교적 좋고, 투과율과 내습, 내구성이 우수한 질화실리콘(SiNx)을 이용하여 보호층을 형성하는 것이다.
최근에는 대면적, 고화질을 요하는 평판표시장치가 요구되고 있다. 따라서 액정표시장치에 있어서도 이에 부응하고자 고해상도를 구현하고 있으며, 이에 따라 화소수는 늘어나고 화소영역의 크기는 점점 작아지고 있는 실정이다.
게이트 또는 데이터 배선과 그 상부의 화소전극 간에는 원치 않는 기생 용량이 발생하고 있는데, 이러한 기생용량이 종래의 비교적 화소영역이 큰 경우는 무시할 수 있을 정도로 작아서 표시품질에 별 영향이 없었으나 화소영역이 작아짐에 따라 이러한 기생용량은 무시할 수 없을 정도가 되어 표시 품질에 악영향을 주고 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 보호층의 재질과 구조를 변경하고 및 어레이 기판의 제조 방법을 변경함으로써 기생용량에 표시품질에 영향을 주는 것을 방지하여, 우수한 표시품질을 갖는 화소영역이 작은 고화질의 액정표시장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 제 1 특징에서는, 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 비표시영역이 정의된 기판과; 상기 표시영역으로부터 상기 비표시영역에 걸쳐서 형성되며 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이트 배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터 위로 상기 표시영역 및 비표시영역에 상기 박막트랜지스터의 드레인 전극을 노출시키며 형성되며, 서로 다른 무기절연물질로 이루어진 이중층 구조를 갖는 보호층과; 상기 보호층 위로 상기 박막트랜지스터에 연결되어 상기 화소영역에 형성되는 화소전극과; 상기 게이트 배선 및 데이트 배선의 일끝단에 각각 연결되며, 상기 비표시영역에 형성되는 게이트 패드전극 및 데이터 패드전극과; 상기 게이트 패드전극과 접촉하는 제 1 게이트 보조 패드전극과; 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극과 각각 접촉하는 제 2 게이트 보조 패드전극 및 데이터 보조 패드전극하는 액정표시장치용 어레이기판을 제공한다.
상기 박막트랜지스터는 상기 게이트 배선에서 연장되는 게이트 전극과, 상기 게이트 전극의 상부에 형성되는 반도체층과, 상기 데이터 배선에서 연장되는 소스 전극과, 상기 소스 전극과 마주보며 이격되는 드레인 전극을 포함하고, 상기 게이트 전극 및 게이트 패드전극 상부의 게이트 절연막을 더욱 포함하며, 이중층 구조를 갖는 상기 보호층은 제 1 유전율 상수 값을 갖는 제 1 보호층과 이의 상부로 상기 제 1 유전율 상수 값보다 작은 제 2 유전율 상수 값을 갖는 제 2 보호층으로 이루어지는 것이 특징이며, 상기 게이트 절연막은 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 구비하고, 상기 제 1 게이트 보조 패드전극은 상기 제 1 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 것을 특징으로 한다.
상기 제 1 및 2 보호층은 상기 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 드레인 콘택홀, 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 구비하고, 상기 화소전극은 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하고, 상기 제 2 게이트 보조 패드전극은 상기 제 2 게이트 패드 콘택홀을 통하여 상기 제 1 게이트 보조 패드전극과 접촉하고, 상기 데이터 보조패드전극은 상기 데이터 패드 콘택홀을 통하여 상기 데이터 패드전극과 접촉하는 것을 특징으로 한다.
상기 기판 상에는 상기 각 화소영역별로 상기 게이트 배선에서 분기한 제 1 스토리지 전극이 더욱 구비된 것을 특징으로 하고, 상기 게이트 절연막 상부에는 상기 제 1 스토리지 전극에 대응하여 제 2 스토리지 전극이 더욱 구비되며, 상기 제 2 스토리지 전극은 상기 화소전극과 전기적으로 연결되고, 상기 화소전극과 상기 제 2 스토리지 전극은 상기 제 2 스토리지 전극 상부의 제 1, 2 보호층 내에 구비된 스토리지 콘택홀을 통해 접촉함으로써 전기적으로 연결되며, 상기 스토리지 콘택홀은 그 내측면이 위 상향의 계단 형태로 단차진 구조를 갖는 것을 특징으로 한다.
상기 게이트 절연막과 상기 제 1 게이트 보조 패드전극 사이에는 상기 게이트 패드전극과 접촉하는 영역 이외의 영역에 비정질 실리콘 패턴과 불순물 비정질 실리콘 패턴이 더욱 구비되고, 상기 제 1 보호층은 질화실리콘(SiNx)으로 구성되며, 상기 제 2 보호층은 유전율 상수 값이 4이하인 무기절연물질로 형성된 것을 특징으로 하고, 상기 제 2 보호층은 산화실리콘(SiO2) 또는 옥시실리콘나이트라 이드(SiNxOy)으로 구성된 것을 특징으로 한다.
상기 제 1 보호층의 두께는 500Å 내지 1000Å이고, 상기 제 2 보호층의 두께는 3000Å 내지 4000Å이며, 상기 드레인 콘택홀과 제 2 게이트 패드 콘택홀과 데이터 패드 콘택홀은 각각 그 내측면이 위 상향의 계단 형태로 단차진 구조를 갖는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 비표시영역이 정의된 기판상에, 상기 표시영역으로부터 상기 비표시영역에 걸친 게이트 배선과, 상기 게이트 배선에서 연장되는 게이트 전극과, 상기 비표시영역의 게이트 배선의 일끝단에 연결된 게이트 패드전극을 제 1 마스크 공정을 통하여 형성하는 단계와, 상기 게이트 배선, 게이트 전극 및 게이트 패드전극 상부에, 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 갖는 순차적인 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 제 2 마스크 공정을 통하여 형성하는 단계와; 상기 불순물 비정질 실리콘층 상부에, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되는 소스 전극과, 상기 소스 전극과 마주보며 이격되는 드레인 전극과, 상기 게이트 패드전극과 상기 제 1 게이트 패드 콘택홀을 통해 접촉하는 제 1 게이트 보조 패드전극과, 상기 비표시영역의 데이터 배선의 일끝단에 연결된 데이터 패드전극을 제 3 마스크 공정을 통하여 형성하는 단계와; 상기 데이터 배선, 소스 전극, 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극 상부에, 상기 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 드레인 콘택홀, 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 가지며 서로 다른 무기절연물질로 이루어진 이중층 구조를 갖는 순차적인 제 1 보호층 및 제 2 보호층을 제 4 마스크 공정을 통하여 형성하는 단계와; 상기 제 2 보호층 상부에, 상기 화소영역에 배치되며 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하는 화소전극과, 상기 제 2 게이트 패드 콘택홀을 통하여 상기 제 1 게이트 보조 패드전극과 접촉하는 제 2 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통하여 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을, 제 5 마스크 공정을 통하여 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제공한다.
상기 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 제 2 마스크공정을 통하여 형성하는 단계는, 상기 게이트 배선, 게이트 전극 및 게이트 패드전극 상부에 상기 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 상기 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층 상부에 상기 불순물 비정질 실리콘층을 형성하는 단계와; 상기 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 식각하여 상기 게이트 패드전극을 노출하는 상기 제 1 게이트 패드 콘택홀을 형성하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법을 제공한다.
상기 제 1 보호층 및 제 2 보호층을 제 4 마스크 공정을 통하여 형성하는 단계는, 상기 데이터 배선, 소스 전극, 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극 상부에 제 1 유전율 상수 값 및 제 1 두께를 갖는 제 1 무기절연물질층을 형성하는 단계와, 상기 제 1 무기물질층 상부에 상기 제 1 유전율 상수 값보다 낮은 제 2 유전율 상수 값 및 제 2 두께를 갖는 제 2 무기물질층을 형성하는 단계와, 상기 제 2 무기물질층을 습식식각하여 상기 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극에 각각 대응되는 상기 제 1 무기물질층을 노출하는 단계와, 상기 노출된 제 1 무기물질층을 건식식각하여 상기 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 단계를 포함하는 것을 특징으로 한다.
상기 제 3 마스크 공정을 통해 상기 데이터 배선과, 소스 및 드레인 전극과, 제 1 게이트 보조 패드전극과, 데이터 패드전극을 형성하는 단계는, 상기 불순물 비정질 실리콘층 상부로 금속층을 형성하고, 상기 금속층 위로 위로 제 1 포토레지스트 패턴 및 상기 제 1 포토레지스트 패턴보다 얇은 두께의 제 2 포토레지스트 패턴을 형성하고, 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 금속층 및 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 식각하여 박막트랜지스터 형성부에 금속패턴 및 그 하부에 불순물 비정질 실리콘 패턴 및 순수 비정질 실리콘 패턴을 형성하고, 상기 비표시영역에 있어서는 제 1 게이트 보조 패드전극과 데이터 패드전극을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 제거하여 상기 게이트 전극에 대응되는 금속패턴 일부를 노출시키는 단계와; 상기 제 1 포토레지스트 패턴 외부로 노출된 금속패턴 및 그 하부의 불순물 비정질 실리콘 패턴을 식각하여 서로 이격된 소스 및 드레인 전극과 상기 두 전극과 각각 접촉하는 오믹콘택층과, 상기 오믹콘택층과 접촉하며 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제 1 마스크 공정은 각 화소영역에 상기 게이트 배선에서 분기한 제 1 스토리지 전극을 형성하는 단계를 더욱 포함하고, 상기 상기 제 3 마스크 공정을 통해 상기 데이터 배선과, 소스 및 드레인 전극과, 게이트 패드전극과, 제 1 게이트 보조 패드전극과, 데이터 패드전극을 형성하는 단계는, 상기 게이트 절연막 위로 상기 제 1 스토리지 전극에 대응하여 상기 데이터 배선을 형성한 동일한 금속물질로써 제 2 스토리지 전극을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 제 1 무기물질은 질화실리콘(SiNx)이고, 상기 제 1 두께는 500Å 내지 1000Å이며, 상기 제 2 무기물질은 유전율 상수 값이 4 이하이고, 상기 4 이하의 유전율 상수 값을 갖는 제 2 무기절연물질은 산화실리콘(SiO2) 또는 옥시실리콘나이트라이드인 것을 특징으로 한다.
상기 제 2 두께는 3000Å 내지 4000Å인 것을 특징으로 한다.
본 발명의 제 3 특징에서는, 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 비표시영역이 정의된 기판과; 상기 표시영역으로부터 상기 비표시영역에 걸쳐서 형성되며 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 평행하게 형성되는 공통배선과; 상기 공통배선에서 분기하며 서로 이격하는 다수의 공통전극과; 상기 게이트 배선 및 데이트 배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터 위로 상기 표시영역 및 비표시영역에 상기 박막트랜지스터의 드레인 전극을 노출시키며 형성되며, 서로 다른 무기절연물질로 이루어진 이중층 구조를 갖는 보호층과; 상기 게이트 절연막 위로 상기 박막트랜지스터에 연결되어 상기 화소영역에 형성되며 상기 공통전극 사이에 상기 공통전극과 엇갈려 배치되는 다수의 화소전극과; 상기 게이트 배선 및 데이트 배선의 일끝단에 각각 연결되며, 상기 비표시영역에 형성되는 게이트 패드전극 및 데이터 패드전극과; 상기 게이트 패드전극과 접촉하는 제 1 게이트 보조 패드전극과; 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극과 각각 접촉하는 제 2 게이트 보조 패드전극 및 데이터 보조 패드전극을 포함하는 것을 특징으로 한다.
상기 박막트랜지스터는 상기 게이트 배선에서 연장되는 게이트 전극과, 상기 게이트 전극의 상부에 형성되는 반도체층과, 상기 데이터 배선에서 연장되는 소스 전극과, 상기 소스 전극과 마주보며 이격되는 드레인 전극을 포함하고, 상기 게이트 전극 및 게이트 패드전극 상부로 상기 게이트 절연막을 더욱 포함하며, 이중층 구조를 갖는 상기 보호층은 제 1 유전율 상수 값을 갖는 제 1 보호층과 이의 상부로 상기 제 1 유전율 상수 값보다 작은 제 2 유전율 상수 값을 갖는 제 2 보호층으로 이루어지는 것이 특징이며, 상기 게이트 절연막은 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 구비하고, 상기 제 1 게이트 보조 패드전극은 상기 제 1 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하며, 상기 제 1 및 2 보호층은 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 구비하고, 상기 제 2 게이트 보조 패드전극은 상기 제 2 게이트 패드 콘택홀을 통하여 상기 제 1 게이트 보조 패드전극과 접촉하고, 상기 데이터 보조패드전극은 상기 데이터 패드 콘택홀을 통하여 상기 데이터 패드전극과 접촉하는 것을 특징으로 한다.
상기 기판 상에는 상기 각 화소영역별로 상기 공통배선 일부가 그 자체로 제 1 스토리지 전극을 형성하는 것이 특징이고, 상기 게이트 절연막 상부에는 상기 제 1 스토리지 전극에 대응하여 제 2 스토리지 전극이 더욱 구비되며, 상기 제 2 스토리지 전극은 상기 드레인 전극과 전기적으로 연결된 것을 특징으로 한다.
상기 게이트 절연막과 상기 제 1 게이트 보조패드 전극 사이에는 상기 게이트 패드전극과 접촉하는 영역 이외의 영역에 비정질 실리콘 패턴과 불순물 비정질 실리콘 패턴이 더욱 구비되고, 상기 제 1 보호층은 질화실리콘(SiNx)으로 구성되며, 상기 제 2 보호층은 유전율 상수 값이 4이하인 무기절연물질로 형성된 것이 특징이고, 상기 무기절연물질은 산화실리콘(SiO2), 옥시실리콘나이트라이드(SiNxOy)인 것을 특징으로 한다.
상기 제 1 보호층의 두께는 500Å 내지 1000Å이고, 상기 제 2 보호층의 두께는 3000Å 내지 4000Å인 것을 특징으로 한다.
상기 제 2 게이트 패드 콘택홀과 데이터 패드 콘택홀은 각각 그 내측면이 위 상향의 계단 형태로 단차진 구조를 갖고, 상기 데이터 배선과 화소전극과 공통전극은 각 화소영역 내에서 대칭적으로 꺽여진 구조를 이루는 것이 특징이다.
본 발명의 제 3 특징에서는, 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 비표시영역이 정의된 기판상에, 상기 표시영역으로부터 상기 비표시영역에 걸친 게이트 배선과, 상기 게이트 배선에서 연장되는 게이트 전극과, 상기 게이트 배선과 평행하게 연장된 공통배선과, 상기 공통배선에서 각 화소영역별로 분기한 다수의 공통전극과, 상기 비표시영역의 게이트 배선의 일끝단에 연결된 게이트 패드전극을 제 1 마스크 공정을 통하여 형성하는 단계와, 상기 게이트 배선, 게이트 전극, 공통배선, 공통전극 및 게이트 패드전극 상부에, 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 갖는 순차적인 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 제 2 마스크 공정을 통하여 형성하는 단계와;
상기 불순물 비정질 실리콘층 상부에, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되는 소스 전극과, 상기 소스 전극과 마주보며 이격되는 드레인 전극과, 상기 드레인 전극과 연결되며 상기 공통전극과 엇갈려 배치되는 화소전극과, 상기 게이트 패드전극과 상기 제 1 게이트 패드 콘택홀을 통해 접촉하는 제 1 게이트 보조 패드전극과, 상기 비표시영역의 데이터 배선의 일끝단에 연결된 데이터 패드전극을 제 3 마스크공정을 통하여 형성하는 단계와;상기 데이터 배선, 소스 전극, 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극 상부에, 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 가지며 서로 다른 무기절연물질로 이루어진 이중층 구조를 갖는 순차적인 제 1 보호층 및 제 2 보호층을 제 4 마스크 공정을 통하여 형성하는 단계와; 상기 제 2 보호층 상부에, 상기 비표시영역에 배치되며 상기 제 2 게이트 패드 콘택홀을 통하여 상기 제 1 게이트 보조 패드전극과 접촉하는 제 2 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통하여 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을, 제 5 마스크 공정을 통하여 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제공한다.
상기 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 제 2 마스크공정을 통하여 형성하는 단계는, 상기 게이트 배선, 게이트 전극 및 게이트 패드전극 상부에 상기 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 상기 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층 상부에 상기 불 순물 비정질 실리콘층을 형성하는 단계와; 상기 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 식각하여 상기 게이트 패드전극을 노출하는 상기 제 1 게이트 패드 콘택홀을 형성하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법을 제공한다.
상기 제 1 보호층 및 제 2 보호층을 제 4 마스크 공정을 통하여 형성하는 단계는,
상기 데이터 배선, 소스 및 드레인 전극, 화소전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극 상부에 제 1 유전율 상수 값 및 제 1 두께를 갖는 제 1 무기물질층을 형성하는 단계와, 상기 제 1 무기물질층 상부에 상기 제 1 유전율 상수 값 보다 낮은 제 2 유전율 상수 값 및 제 2 두께를 갖는 제 2 무기물질층을 형성하는 단계와, 상기 제 2 무기물질층을 습식식각하여 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극에 각각 대응되는 상기 제 1 무기물질층을 노출하는 단계와, 상기 노출된 제 1 무기물질층을 건식식각하여 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 단계를 포함하는 것을 특징으로 한다.
상기 제 3 마스크 공정을 통해 상기 데이터 배선과, 소스 및 드레인 전극과, 화소전극과, 제 1 게이트 보조 패드전극과, 데이터 패드전극을 형성하는 단계는,
상기 불순물 비정질 실리콘층 상부로 금속층을 형성하고, 상기 금속층 위로 위로 제 1 포토레지스트 패턴 및 상기 제 1 포토레지스트 패턴보다 얇은 두께의 제 2 포토레지스트 패턴을 형성하고, 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 금속층 및 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 식각하여 박막트랜지스터 형성부에 금속패턴 및 그 하부에 불순물 비정질 실리콘 패턴 및 순수 비정질 실리콘 패턴을 형성하고, 상기 비표시영역에 있어서는 제 1 게이트 보조 패드전극과 데이터 패드전극을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 제거하여 상기 게이트 전극에 대응되는 금속패턴 일부를 노출시키는 단계와; 상기 제 1 포토레지스트 패턴 외부로 노출된 금속패턴 및 그 하부의 불순물 비정질 실리콘 패턴을 식각하여 서로 이격된 소스 및 드레인 전극과 상기 두 전극과 각각 접촉하는 오믹콘택층과, 상기 오믹콘택층과 접촉하며 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제 3 마스크 공정을 통해 상기 데이터 배선과, 소스 및 드레인 전극과, 화소전극과, 게이트 패드전극과, 제 1 게이트 보조 패드전극과, 데이터 패드전극을 형성하는 단계는, 상기 게이트 절연막 위로 각 화소영역별로 상기 공통배선 일부에 대응하여 상기 데이터 배선을 형성한 동일한 금속물질로써 제 2 스토리지 전극을 형성하는 단계를 포함하고, 상기 제 1 보호층은 질화실리콘(SiNx)인 것을 특징으로 한다.
상기 제 1 보호층의 두께는 500Å 내지 1000Å이고, 상기 제 2 보호층은 유전율 상수 값이 4 이하이며, 상기 4 이하의 유전율 상수 값을 갖는 무기물질은 산화실리콘(SiO2) 또는 옥시실리콘나이트라이드(SiNxOy)이고, 상기 제 2 보호층의 두께는 3000Å 내지 4000Å인 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
본 발명의 가장 특징적인 부분은 보호층을 질화실리콘(SiNx)과 산화실리콘(SiO2)의 이중층으로 형성하는 것이며, 이러한 이중층 구조의 보호층 형성하였을 경우, 드레인 콘택홀 및 게이트 및 데이터 패드 콘택홀 형성 시 상기 질화실리콘(SiNx)과 산화실리콘(SiO2)의 식각비의 차이로 인해 도 5에 도시한 바와 같이, 상기 콘택홀 특히 식각 두께 및 면적 차이가 큰 게이트 패드 콘택홀 내부에는 필연적으로 언더컷(under cut)이 발생하는데, 이러한 언더컷(under cut) 발생없이 질화실리콘(SiNx)과 산화실리콘(SiO2)의 이중층 구조의 보호층을 구비한 고해상도의 액정표시장치 및 그 제조 방법을 제공하는 것이다.
<제 1 실시예>
도 6은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 평면도이며, 도 7 내지 9는 도 6을 각각 Ⅶ-Ⅶ, Ⅷ-Ⅷ, Ⅸ-Ⅸ를 따라 절단한 단면도로서 박막트랜지스터와 스토리지 커패시터를 포함하는 하나의 화소영역, 게이트 패드부, 데이터 패드부를 도시한 것이다.
우선, 도 6을 참조하면, 도시한 바와 같이, 가로방향으로 다수의 게이트 배선(104)이 형성되어 있으며, 상기 게이트 배선(104)과 교차하여 다수의 데이터 배선(140)이 형성되어 있다.
또한, 상기 게이트 배선(104) 및 데이터 배선(140) 각각의 일끝단에는 외부의 구동회로와 접촉하기 위한 게이트 패드전극(110)과 데이터 패드전극(149)이 형 성되어 있다. 또한, 상기 게이트 배선(104)에서 분기하여 화소영역(P)에 인가된 특정 전압을 유지하기 위해 스토리지 커패시터 형성을 위한 제 1 스토리지 전극(116)이 형성되어 있으며, 상기 제 1 스토리지 전극(116)과 중첩하며 게이트 절연막(미도시)을 사이에 두고 제 2 스토리지 전극(155)이 형성되어 있다.
또한, 상기 게이트 배선(104)과 데이터 배선(140)의 교차지점에는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있으며, 상기 박막트랜지스터(Tr) 및 제 2 스토리지 전극(155)과 각각 드레인 콘택홀(164)과 커패시터 콘택홀(167)을 통해 접촉하는 화소전극(176)이 형성되어 있다.
다음, 도 7 내지 도 9를 참조하여 그 단면 구조에 대해 설명한다.
도시한 바와 같이, 본 발명에 따른 액정표시장치용 어레이 기판은 투명한 절연기판(101) 상의 각 화소영역(P)에는 게이트 전극(107)이 형성되어 있고, 게이트 패드부(GPA)에는 게이트 패드전극(110)이 형성되어 있다.
다음, 상기 게이트 전극(107) 및 게이트 패드전극(110) 위로 전면에 게이트 절연막(119)이 형성되어 있으며, 이때, 상기 게이트 절연막(119)은 게이트 패드전극(110)을 노출시키는 제 1 게이트 패드 콘택홀(122)을 형성하고 있는 것이 특징이다.
다음, 상기 게이트 절연막(119) 위로 각 화소영역(P)에는 액티브층(134a)과 오믹콘택층(134b)으로 구성된 반도체층(134)과 상기 반도체층(134) 위로 서로 이격한 소스 및 드레인 전극(143, 146)이 형성되어 있으며, 스토리지 형성부(StgA)에 있어서는 동일한 패턴 형태의 순수 비정질 실리콘 패턴(125b)과 불순물 비정질 실 리콘 패턴(126b) 및 제 2 스토리지 전극(155)이 형성되어 있으며, 게이트 패드부(GPA)에 있어서는 상기 제 1 게이트 패드 콘택홀(122)을 통해 게이트 패드전극(110)과 접촉하는 제 1 게이트 보조 패드전극(152)이 형성되어 있다. 또한, 데이터 패드부(DPA)에는 데이터 패드전극(149)이 형성되어 있다. 이때, 상기 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 상기 제 1 게이트 패드 콘택홀(122)이 형성된 부분을 제외하고, 상기 게이트 절연막(119)과 제 1 게이트 보조 패드전극(152) 사이, 상기 게이트 절연막(119)과 상기 데이터 패드전극(149) 사이에는 순수 실리콘 패턴(125c, 125d)과 불순물 실리콘 패턴(126c, 126d)이 형성되어 있다.
다음, 상기 소스 및 드레인 전극(143, 146)과 상기 제 1 게이트 보조 패드전극(122)과 데이터 패드전극(149) 위로 전면에 얇은 두께의 제 1 보호층(158a)과 두꺼운 두께의 제 2 보호층(158b)으로 구성된 이중층 구조의 보호층(158)이 형성되어 있다. 이때, 상기 이중층 구조의 보호층(158)에는 상기 제 1 보호층(158a)과 제 2 보호층(158b)을 연속식각하여 단차를 갖도록 형성되어 상기 드레인 전극(146)과 제 2 스토리지 전극(155)과 제 1 게이트 보조패드 전극(152)과 데이터 패드전극(149)을 각각 노출시키는 드레인 콘택홀(164)과 스토리지 콘택홀(167)과 제 2 게이트 패드 콘택홀(170)과 데이터 패드 콘택홀(173)이 형성되어 있다.
다음, 상기 이중층 구조의 보호층(158) 위로는 각 화소영역(P)별로 상기 단차구조를 갖는 드레인 콘택홀(164)을 통해 상기 드레인 전극(146)과 접촉하며 동시에 단차구조를 갖는 스토리지 콘택홀(167)을 통해 상기 제 2 스토리지 전극(155)과 접촉하는 화소전극(176)이 형성되어 있으며, 게이트 패드부(GPA)에 있어서는 단차 구조를 갖는 제 2 게이트 패드 콘택홀(170)을 통해 제 1 게이트 보조 패드전극(152)과 접촉하는 제 2 게이트 보조 패드전극(179)이 형성되어 있으며, 데이터 패드부(DPA)에 있어서는 상기 단차구조의 데이터 패드 콘택홀(173)을 통해 상기 데이터 패드전극(149)과 접촉하는 데이터 보조 패드전극(182)이 형성되어 있다.
전술한 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 단면구조에 있어서, 게이트 패드부(GPA)에 게이트 절연막(119)과, 화소영역(P)내의 반도체층(134) 형성을 위한 비정질 실리콘층과 불순물 비정질 실리콘층을 형성 후, 게이트 패드전극(110)에 대응하여 제 1 게이트 패드 콘택홀(122)을 형성한다.
다음, 소스 및 드레인 전극(143, 146) 형성 시, 상기 소스 및 드레인 전극(143, 146)을 형성한 동일 물질로써 상기 게이트 패드전극(110)과 접촉하는 제 1 게이트 보조 패드전극(152)을 형성한다.
다음, 상기 이중층 구조를 갖는 보호층(158) 형성 후, 상기 드레인 콘택홀(164)과 스토리지 콘택홀(167)과 데이터 패드 콘택홀(173) 형성 시, 동일한 이중층 구조의 보호층(158)만을 식각하는 제 2 게이트 패드 콘택홀(170)을 형성한다.
따라서, 각 콘택홀(164, 167, 170, 173) 형성하는데 동일한 조건 즉, 이중층 구조의 보호층(158)만을 식각하는 조건을 만족하게 되어 언더컷(under cut) 발생없이 각 콘택홀(164, 167, 170, 173)을 구성할 수 있는 것이다. 이때, 상기 게이트 및 데이터 패드부(GPA, DPA)에는 공정진행상 특성에 의해, 순수 비정질 실리콘패턴(125c, 125d)과 불순물 비정질 실리콘 패턴(126c, 126d)이 함께 구성되는 것이 특징입니다.
다음, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 도면을 참조하여 설명한다.
도 10a 내지 10f는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 평면도이며, 도 11a 내지 11i는 도 6의 절단선 Ⅶ-Ⅶ에 따른 화소부의 제조 공정 단면도이며, 도 12a 내지 12i와 도 13a 내지 도 13i는 도 6의 절단선 Ⅷ-Ⅷ, Ⅸ-Ⅸ에 따른 게이트 패드부 및 데이터 패드부에 대한 제조 공정 단면도이다. 이때, 설명의 편의를 위해 기판 상의 화소영역 중 스위칭 소자인 박막트랜지스터가 형성되는 영역을 박막트랜지스터 형성부(TrA), 화소전극이 형성되는 영역을 화소영역(P), 스토리지 커패시터가 형성되는 영역을 스토리지 형성부(StgA)로 각각 정의하고, 상기 화소영역(P) 외부의 게이트 패드가 형성되는 영역을 게이트 패드부(GPA), 데이터 패드가 형성되는 영역을 데이터 패드부(DPA)라 정의한다.
도 10a, 11a, 12a, 13a에 도시한 바와 같이, 투명한 절연기판(101) 상에 제 1 금속물질 예를들면, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 티타늄(Ti) 중 하나를 증착하고, 포토레지스트의 도포, 노광, 현상, 식각, 스트립(strip) 등 일련의 제 1 마스크 공정을 진행하여 패터닝함으로써, 게이트 배선(104)을 포함하여 박막트랜지스터 형성부(TrA)에 게이트 전극(107)과, 스토리지 형성부(StgA)에 제 1 스토리지 전극(116)과 게이트 패드부(GPA)에 게이트 패드전극(110)을 형성한다. 이때, 도시하지 않았지만, 상기 게이트 배선(104)과 게이트 전극(107)과 제 1 스토리지 전극(116)과 게이트 패드전극(110)은 상기 전술한 금속물질 중 둘 이상의 금속물질을 연속 증착하고 일괄 또는 연속식각함으로써 예 를들면 알루미늄(Al)/몰리브덴(Mo), 알루미늄합금(AlNd)/몰리브덴(Mo), 구리(Cu)/몰리브덴(Mo) 또는 구리(Cu)/티타늄(Ti) 등과 같이 이중층으로 형성할 수 도 있다. 도면에서는 편의상 단일층으로 도시하였다.
다음, 도 10b, 11b, 12b, 13b에 도시한 바와 같이, 상기 게이트 배선(104)과 게이트 전극(107)과 제 1 스토리지 전극(116) 및 게이트 패드전극(110)이 형성된 기판(101) 전면에 무기절연물질인 질화실리콘(SiNx)과 비정질 실리콘(a-Si)과 불순물 비정질 실리콘(n+ a-Si) 연속하여 순차적으로 증착하여 게이트 절연막(119)과 비정질 실리콘층(125)과 불순물 비정질 실리콘층(126)을 형성하고, 상기 게이트 절연막(119)과 비정질 실리콘층(125)과 불순물 비정질 실리콘층(126)을 일괄 또는 연속 식각함으로써 게이트 패드부(GPA)에 있어 상기 게이트 패드전극(110)을 노출시키는 제 1 게이트 패드 콘택홀(122)을 형성한다. 이때, 상기 게이트 절연막(119)을 이루는 질화실리콘(SiNx)과 그 상부의 비정질 및 불순물 비정질 실리콘층(125, 126)은 건식 식각(dry etching)을 진행함으로써 언더컷(under cut)이 발생하지 않는다.
다음, 도 10c, 11c, 12c, 13c에 도시한 바와 같이, 상기 제 1 게이트 패드 콘택홀(122)이 구비된 상기 불순물 비정질 실리콘층(126) 위로 금속물질 예를들면, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 티타늄(Ti) 중 하나를 증착하여 금속층(137)을 형성한다. 이때, 상기 금속층(137)은 도시한 바와 같이 상기 제 2 금속물질이 한번 증착되어 단일층으로 형성할 수도 있으며, 상기 게이트 전극(107)과 마찬가지로 알루미늄(Al)/몰리브덴(Mo), 알루미늄합 금(AlNd)/몰리브덴(Mo), 구리(Cu)/몰리브덴(Mo) 또는 구리(Cu)/티타늄(Ti) 등과 같이 이중층으로 형성할 수 도 있다.
다음, 상기 금속층(137) 위로 포토레지스트를 전면에 도포하여 포토레지스트층(185)을 형성하고, 빛의 투과영역(TA)과 반투과영역(HTA)과 차단영역(BA)을 구비한 마스크(190)를 통해 노광을 실시한다. 이때, 상기 포토레지스트의 특성에 따라 상기 마스크(190)의 투과영역(TA)과 차단영역(BA)이 바뀔 수 있다. 본 발명에서는 설명의 편의상 빛을 받은 부분이 현상 시 제거되는 특성을 갖는 포지티브 타입(positive type) 포토레지스트를 이용한 것을 도시하였다.
박막트랜지스터 형성부(TrA)에 있어서 추후 형성될 소스 및 드레인 전극(도 11f의 143, 146참조) 사이의 채널영역 형성될 부분에 대응해서는 반투과영역(HTA)이, 그리고 소스 및 드레인 전극(도 11f의 143, 146참조)과 데이터 배선(도 10c의 104참도), 제 2 스토리지 전극(도 11f의 155참도), 제 1 게이트 보조 패드전극(도 11f의 152참조) 및 데이터 패드전극(도 11f의 149참조)이 형성되어야 할 영역에 대응해서는 차단영역(BA)이, 그리고 그 외의 영역에 대응해서는 투과영역(TA)이 대응되도록 마스크(190)를 위치시키고 상기 마스크(190)를 통한 노광을 실시한다.
다음, 도 10c, 11d, 12d, 13d에 도시한 바와 같이, 전 단계에 의해 노광된 포토레지스트를 현상하게 되면, 포지티브 타입(positive type) 포토레지스트를 사용하였으므로 상기 마스크(도 11c의 190)의 투과영역(도 11c의 TA)에 대응된 영역의 포토레지스트는 현상됨으로써 제거되고, 상기 마스크(도 11c의 190)의 차단영역(도 11c의 BA)에 대응된 소스 및 드레인 전극과 데이터 배선, 제 2 스토리지 전극, 제 1 게이트 보조 패드 전극 및 데이터 패드전극이 형성되어야 할 영역에 대응해서는 포토레지스트가 제거되지 않고 남게되어 제 1 포토레지스트 패턴(185a)을 형성한다. 이때, 상기 마스크(도 11c의 190)의 반투과영역(도 11c의 HTA)에 대응된 채널영역을 형성할 부분에 있어서는 상기 제 1 포토레지스트 패턴(185a) 대비 그 두께가 얇은 제 2 포토레지스트 패턴(185b)을 형성하게 된다.
다음, 도 10c, 11e, 12e, 13e에 도시한 바와 같이, 상기 제 1, 2 포토레지스트 패턴(185a, 185b) 외부로 노출된 금속층(도 11d, 12d, 13d의 137)과 불순물 비정질 실리콘층(도 11d, 12d, 13d의 126)과 그 하부의 순수 비정질 실리콘층(도 11d, 12d, 13d의 125)을 연속 식각하여 게이트 절연막(119)을 노출시킨다. 이 경우, 상기 금속층(도 11d, 12d, 13d의 137)은 식각액을 이용한 습식 식각을 진행하여 식각하고, 그 하부의 불순물 비정질 실리콘층(도 11d, 12d, 13d의 126)과 순수 비정질 실리콘층(도 11d, 12d, 13d의 125)은 건식 식각을 진행함으로써 언더컷(under cut)을 발생하지 않는다.
언더컷(under cut)은 그 성질이 비슷한 물질을 동일 식각액을 이용하여 식각을 실시하는 경우 상기 두 물질의 식각 비율이 달리함으로써 특히 하부층 물질의 식각율이 빠른 경우 발생하게 되는데, 금속물질과 비정질 실리콘은 그 특성이 매우 상이하므로 즉, 금속물질의 식각액에 대해 비정질 실리콘은 반응하지 않으므로 상기 금속층과 비정질 실리콘층에 있어서는 언더컷(under cut)이 발생하지 않으며, 또한 불순물 비정질 실리콘층 및 비정질 실리콘층에 있어서는 상기 상부에 형성된 불순물 비정질 실리콘의 두께가 그 하부의 비정질 실리콘층의 두께대비 얇고 이들 두 물질은 식각비가 거의 동일하므로 언더컷(under cut)을 발생하지 않는다. 또한 상기 불순물 비정질 실리콘과 순수 비정질 실리콘의 식각은 건식식각을 진행하는데, 건식식각은 일반적으로 이방성의 특성을 갖는 바 언더컷은 문제되지 않는다.
전술한 바와 같이, 제 1, 2 포토레지스트 패턴(185a, 185b) 외부로 노출된 금속층(도 11d, 12d, 13d의 137)과 그 하부의 불순물 비정질 실리콘층(도 11d, 12d, 13d의 126)과 순수 비정질 실리콘층(도 11d, 12d, 13d의 125)을 식각함으로써 각 영역별로 동일한 형태로 패터닝된 순수 비정질 실리콘 패턴(125a, 125b, 125c, 125d)과 불순물 비정질 실리콘 패턴(126a, 126b, 126c, 126d)과 금속패턴(138a, 138b, 138c, 138d)이 형성된다. 이때, 스토리지 형성부(StgA)의 금속패턴(138b)은 제 2 스토리지 전극(155)을, 게이트 패드부(GPA) 및 데이터 패드부(DPA)에 있어서, 상기 금속패턴(138c, 138d)은 각각 제 1 게이트 보조 패드전극(152)과 데이터 패드전극을 형성(149)하게 된다.
다음, 도 10d, 11f, 12f, 13f에 도시한 바와 같이, 게이트 절연막(119)이 노출된 기판(101) 전면에 건식식각을 진행하여 박막트랜지스터 형성부(TrA)에 있어서 상기 얇은 두께를 갖는 제 2 포토레지스트 패턴(도 11e의 185b)을 제거하여 금속패턴(도 11e의 138a)을 노출시킨다. 이 경우 두꺼운 두께의 제 1 포토레지스트 패턴(185a)도 동시에 상기 제 2 포토레지스트 패턴(도 11e의 185b)의 두께만큼 식각되지만, 그 두께가 두꺼우므로 여전히 박막트랜지스터 형성부(TrA)의 금속패턴 일부, 스토리지 형성부(StgA)의 제 2 스토리지 전극(155), 게이트 패드부(GPA)와 데이터 패드부(DPA)의 제 1 게이트 보조 패드전극(152) 및 데이터 패드전극(149) 상부에 남아있게 된다.
다음, 상기 박막트랜지스터 형성부(TrA)에 있어, 상기 제 2 포토레지스트 패턴(도 11e의 185b)이 제거되어 노출된 금속패턴(도 11e의 138a)과 그 하부의 불순물 실리콘 패턴(도 11e의 126a)을 연속하여 식각함으로써 그 하부의 순수 비정질 실리콘 패턴(125a)을 노출시킨다. 이때, 박막트랜지스터 형성부(TrA)에 있어서는 상기 식각된 부분을 제외한 서로 이격한 금속패턴은 각각 소스 및 드레인 전극(143, 146)을 형성하게 되고, 상기 소스 및 드레인 전극(143, 146) 하부의 불순물 비정질 실리콘 패턴(126a)은 오믹콘택층(134b)을, 그 하부의 비정질 실리콘 패턴(125a)은 액티브층(134a)을 각각 형성하며 이들 두 층은 반도체층(134) 이루게 된다.
다음, 도 10e, 11g, 12g, 13g에 도시한 바와 같이, 상기 소스 및 드레인 전극(143, 146)과 반도체층(134)이 형성된 기판(101) 위로 7 내지 8의 비교적 높은 유전 상수 값을 가지나, 상기 노출된 액티브층(134a)과 접촉하여도 박막트랜지스터의 특성에 영향을 주지 않는 질화실리콘(SiNx)을 500Å 내지 1000Å의 두께로서 증착하여 제 1 보호층(158a)을 형성하고, 연속하여 상기 제 1 보호층(158a) 위로 유전 상수 값이 3 내지 4로 상기 질화실리콘(SiNx)보다 유전율값이 낮은 무기절연물질 예들들면 산화실리콘(SiO2) 또는 옥시실리콘나이트라이드(SiNxOy)를 전면에 3000Å 내지 4000Å 정도의 두께를 갖도록 증착함으로써 제 2 보호층(158b)을 형성한다.
이후, 상기 제 1, 2 보호층(158a, 158b) 위로 포토레지스트를 전면에 도포하고, 투과영역과 차단영역을 갖는 마스크(미도시)를 이용하여 노광함으로써 각 콘택홀이 형성되어야 할 영역을 제외한 영역에 포토레지스트 패턴(186)을 형성하고, 상기 포토레지스트 패턴(186) 외부로 노출된 제 2 보호층(158b)을 식각함으로써 그 하부의 제 1 보호층(158a)을 노출시킨다. 이 경우 습식식각을 진행함으로써 상기 포토레지스트 패턴(186)과 패턴(186) 사이의 이격된 영역(d1)보다 더 넓게 각 영역(d2)에서 제 1 보호층(158a)을 노출시키는 제 1 보호층 노출 콘택홀(164a, 167a, 170a, 173a)이 형성되도록 한다. 즉, 상기 포토레지스트 패턴(186)과 그 하부의 제 2 보호층(158b)에는 의도적으로 언더컷(under cut)이 발생하도록 습식식각을 진행함으로써 상기 포토레지스트 패턴(186) 사이의 영역(d1)보다 더 넓은 제 1 보호층(158a)을 노출시키는 제 1 보호층 노출 콘택홀(164a, 167a, 170a, 173a)을 형성한다.
다음, 도 10e, 11h, 12h, 13h에 도시한 바와 같이, 상기 제 1 보호층(158a)을 각 영역별로 노출시키는 제 1 보호층 노출 콘택홀(164a, 167a, 170a, 173a)이 형성된 기판(101) 전면에 건식식각을 진행하여 상기 노출된 제 1 보호층(158a)을 제거함으로써 박막트랜지스터 형성부(TrA)에서는 상기 드레인 전극(146)을 노출시키는 드레인 콘택홀(164)을 형성하고, 스토리지 형성부(StgA)에서는 스토리지 콘택홀(167)을 형성하고, 게이트 및 데이터 패드부(GPA, DPA)에서는 각각 제 2 게이트 패드 콘택홀(170)과 데이터 패드 콘택홀(173)을 형성한다. 이때, 상기 제 1 보호층(158a)은 500Å 내지 1000Å의 얇은 두께를 가지므로 또한 건식식각을 진행하므로 상기 제 1 보호층(158a) 내의 콘택홀은 크기(d3)가 상부의 포토레지스트 패턴(186) 간의 이격간격(d1)과 실질적으로 같은 크기로서 형성되게 된다. 따라서, 상기 제 1, 2 보호층(158a, 158b) 간에는 상기 제 1 보호층(158a) 내에 형성된 각 콘택홀(의 직경)의 크기(d3)가 상부의 제 2 보호층(158b) 내에 형성된 각 콘택홀(의 직경) 크기(d2)보다 작게, 즉 상부로 갈수록 마치 계단과 같은 단차진 형태를 갖도록 형성됨으로 언더컷(under cut)이 발생하지 않는 것이 특징이다.
또한, 게이트 패드부(GPA)에 있어서, 제 1 게이트 보조 패드전극(152)이 드레인 전극(146) 또는 데이터 패드전극(149)을 형성한 동일한 층 즉, 게이트 절연막(119) 상부에 형성됨으로써 상기 제 2 게이트 패드 콘택홀(170) 형성 시 게이트 절연막(119)을 식각하지 않으므로 각 콘택홀(164, 167, 170, 173) 별로 동일한 두께의 상기 제 1, 2 보호층만(158a, 158b)을 식각하여 각 콘택홀(164, 167, 170, 173)을 형성하게 되므로 언더컷(under cut)을 발생하지 않도록 한 것이 특징이다.
다음, 도 10f, 11i, 12i, 13i에 도시한 바와 같이, 상기 각 콘택홀(164, 167, 170, 173)이 구비된 제 1, 2 보호층(158a, 158b) 위로 전면에 투명도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고, 패터닝함으로써 상기 화소영역(P)에는 상기 드레인 콘택홀(164)과 스토리지 콘택홀(167)을 통해 드레인 전극(146)과 제 2 스토리지 전극(155)과 동시에 접촉하는 화소전극(176)을 형성하고, 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 제 2 게이트 패드 콘택홀(170)을 통해 상기 제 1 게이트 보조 패드전극(152)과 접촉하는 제 2 게이트 보조 패드전극(179)과, 상기 데이터 패드 콘택홀(173)을 통해 상기 데 이터 패드전극(149)과 접촉하는 데이터 보조 패드전극(182)을 형성함으로써 액정표시장치용 어레이 기판을 완성한다.
<제 2 실시예>
본 발명의 제 2 실시예는 횡전계형 액정표시장치용 어레이 기판에 관한 것이다.
도 14는 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 일부를 도시한 평면도이다.
도시한 바와 같이, 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판은 평행하게 일 방향으로 구성된 다수의 게이트 배선(204)과 상기 게이트 배선(204)과 근접하여 상기 게이트 배선(204)과 평행하게 공통배선(213)이 구비되어 있으며, 상기 두 배선(204, 213)과 교차하며 데이터 배선(240)이 형성되어 있다. 이때, 상기 데이터 배선(240)은 지그재그 구조 더욱 정확히는 각 화소영역(P) 내에서 한번 꺾여져 "<"모양의 대칭된 구조를 이루는 형태로 형성된 것이 특징이며, 교차하는 게이트 배선(204)과 더불어 화소영역(P)을 정의하고 있으며, 상기 화소영역(P)내의 상기 게이트 배선(204)과 데이터 배선(240)의 교차지점에는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다. 또한, 상기 화소영역(P)내에는 상기 공통배선(213)에서 분기하며 그 중간이 꺾인 구조로 다수의 공통전극(214) 일정간격 이격하여 형성되어 있으며, 상기 공통전극(214)간 이격한 영역에는 상기 박막트랜지스터(Tr)의 드레인 전극(246)과 접촉하며 상기 공통전극(214)과 마찬가지고 그 중간이 꺾인 형태의 화소전극(276)이 구비되어 있다. 이때, 상기 공통전극(214)은 화소영역(P)내에서 상기 공통배선(213)과 연결된 일끝 외의 타끝 또한 보조공통배선(215)으로 연결되어 폐구조 이루는 것이 특징이다.
또한, 상기 화소전극(276)은 상기 박막트랜지스터(Tr)의 드레인 전극(246) 및 상기 드레인 전극(246)으로부터 연장되며 상기 공통배선(213)과 게이트 절연막(119)을 사이로 중첩되어 형성된 제 2 스토리지 전극(255)과 연결되어 있으며, 상기 공통배선(213)은 그 일부 즉, 상기 제 2 스토리지 전극(255)과 중첩하는 영역은 제 1 스토리지 전극(216)을 형성하고 있는 것이 특징이다.
또한, 상기 게이트 배선(204) 및 데이터 배선(240) 각각의 일끝단에는 각각 게이트 패드전극(210)과, 제 1 게이트 패드 콘택홀(222), 제 1 게이트 보조 패드전극(252), 제 2 게이트 패드 콘택홀(270) 및 제 2 게이트 보조 패드전극(279)으로 구성되는 게이트 패드와, 데이터 패드전극(249)과 데이터 패드 콘택홀(273)과 데이터 보조 패드전극(282)으로 구성되는 데이터 패드가 형성되어 있다.
도 15 내지 18은 도 14를 절단선 XV-XV, XVI-XVI, XVⅡ-XVⅡ, XVⅢ-XVⅢ에 따라 절단한 단면을 도시한 것이다.
도 15 내지 18에 도시한 바와 같이, 투명한 절연기판(201) 위로 각 화소영역(P)의 경계에 게이트 배선(미도시)이 형성되어 있으며, 상기 게이트 배선(미도시)에서 일정간격 이격하여 공통배선(213)이 형성되어 있다. 또한, 각 화소영역(P) 내의 박막트랜지스터 형성부(TrA)에는 상기 게이트 배선(미도시)에서 분기한 게이트 전극(207)이 형성되어 있으며, 스토리지 형성부(StgA)에 있어서는 상기 공통배선 (213의 자체로서 일부가 제 1 스토리지 전극(216)을 형성하고 있다. 또한, 상기 공통배선(213) 또는 제 1 스토리지 전극(216)에서 분기하여 서로 이격하여 공통전극(214)이 형성되어 있다. 또한, 게이트 패드부(GPA)에 있어서는 게이트 패드전극(210)이 형성되어 있다.
다음, 상기 게이트 배선(미도시), 게이트 전극(207), 공통배선(213), 공통전극(214) 및 게이트 패드전극(210) 위로 전면에 게이트 절연막(219)이 형성되어 있으며, 상기 게이트 절연막(219) 위로 박막트랜지스터 형성부(TrA)에 있어서는 액티브층(234a)과 오믹콘택층(234b)으로 구성된 반도체층(234)이 형성되어 있으며, 게이트 패드부(GPA)에 있어서는 상기 액티브층(234a)과 오믹코택층(234b)과 각각 동일한 물질로 이루어진 순수 비정질 실리콘 패턴(225c)과 불순물 비정질 실리콘 패턴(226c)과 그 하부의 게이트 절연막(219)이 제거되어 상기 게이트 패드전극(210)을 노출시키는 제 1 게이트 패드 콘택홀(222)이 형성되어 있다.
다음, 상기 게이트 절연막(219) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(240)이 화소영역(P)의 경계에 형성되어 있으며, 상기 화소영역(P) 내에는 상기 게이트 절연막(219) 하부의 이격하여 형성된 공통전극(214) 사이에 대응하여 화소전극(276)이 형성되어 있다. 또한, 박막트랜지스터 형성부(TrA)에 있어서는, 상기 오믹콘택층(234b)과 접촉하며 액티브층(234a) 일부를 노출시키며 서로 이격하여 소스 및 드레인 전극(243, 246)이 형성되어 있으며, 스토리지 형성부(StgA))에 있어서는 상기 드레인 전극(246) 및 화소전극(276)과 연결되며 제 2 스토리지 전극(255)이 형성되어 있다. 이때, 상기 제 2 스토리지 전극(255) 하부에는 불순물 비정질 실리콘 패턴(226d)과 순수 비정질 실리콘 패턴(225d)이 더욱 형성되어 있다.
다음, 상기 데이터 배선(240)과, 소스 및 드레인 전극(243, 246)과, 제 2 스토리지 전극(255)과, 화소전극(276)과, 제 1 게이트 보조 패드전극(252) 및 데이터 패드전극(249) 위로 전면에 500Å 내지 1000Å의 두께를 가지며, 질화실리콘(SiNx)으로써 제 1 보호층(258a)이 형성되어 있으며, 상기 제 1 보호층(258a) 위로 상기 질화실리콘(SiNx)보다 유전율값이 작은 값을 갖는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 옥시실리콘나이트라이드(SiNxOy)가 3000Å 내지 4000Å의 두께로서 증착되어 제 2 보호층(258b)을 형성하고 있다. 이때, 게이트 및 데이터 패드부(GPA, DPA)에 있어서, 상기 제 1, 2 보호층(258a, 258b) 일부가 패턴닝되어 아래로부터 마치 계단 모양으로 단차진 형태를 가지며, 각각 제 1 게이트 보조 패드전극(252)과 데이터 패드전극(249)을 노출시키는 제 2 게이트 패드 콘택홀(270)과 데이터 패드 콘택홀(273)이 형성되어 있다.
다음, 상기 게이트 패드부(GPA) 및 데이터 패드부(DPA)에 있어서는 상기 제 1, 2 보호층(158a, 158b) 위로 투명 도전성물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)가 증착되고, 패터닝됨으로써 상기 제 2 게이트 패드 콘택홀(270)과 데이터 패드 콘택홀(273)을 통해 상기 제 1 게이트 보조 패드전극(252)과 데이터 패드전극(249)과 각각 접촉하는 제 2 게이트 보조 패드전극(279) 및 데이터 보조 패드전극(282)이 형성되어 있다.
전술한 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 단면 구조에 있어서도, 제 2 게이트 패드 콘택홀(270) 및 데이터 패드 콘택홀(273) 형성시 제 1 실시예에 설명한 바와 동일한 방법으로 즉, 포토레지스트 패턴 사이로 노출된 제 2 보호층(258b)을 상기 포토레지스트 패턴에 대해 언더컷(under cut)이 발생하도록 식각하고, 건식식각을 통해 얇은 두께를 갖는 제 1 보호층(258a) 일부 즉, 상기 포토레지스트 패턴 사이의 영역에 대응되는 제 1 보호층을 제거함으로써 도시한 바와 같은 제 1, 2 보호층이 계단 형태로 단차진 콘택홀을 형성함으로 언더컷(under cut) 발생을 방지하게 된다.
제조 방법에 있어서는 기판상에 게이트 배선 및 게이트 전극 형성 시 상기 게이트 배선과 평행하게 연장되는 공통배선을 형성하고, 상기 공통배선으로부터 분기하는 다수의 공통전극을 형성하는 단계가 추가되며, 게이트 절연막 형성 후, 박막트랜지스터의 드레인 전극과 연결되며, 상기 공통배선 사이의 이격된 영역에 화소전극이 형성되는 단계가 추가하며, 제 1 실시예와는 달리 드레인 콘택홀 및 스토리지 콘택홀을 형성하지 않는 다는 점 및 또 다른 차이로서 제 1 실시예에서는 화소전극이 제 1, 2 보호층 상부로 각 화소영역 전면에 형성되었으나, 제 2 실시예에서는 게이트 절연막 상부에 배선형태로 형성되는 것을 제외하면 제 1 실시예와 동일한 단계로 진행함으로써 본 발명의 제 2 실시예에 의한 액정표시장치용 어레이 기판을 완성할 수 있다.

본 발명에 따른 액정표시장치용 어레이 기판은 채널 특성에 영향을 주지 않는 무기물질로 제 1 보호층을 얇은 두께로 형성하고, 상기 제 1 보호층 상부에 비교적 저유전율값을 갖는 무기물질로써 제 2 보호층을 구성함으로써, 화소영역이 작아지게 되는 고해상도의 액정표시장치를 구현하여도 기생용량에 의해 표시품질이 저하되는 것을 방지하는 효과가 있다.
또한, 전술한 바와 같은 이중층 구조의 보호층을 형성할 경우, 여러 콘택홀 형성 시 발생하는 언더컷(under cut) 현상을 제조 방법을 변경함으로써 이를 방지하여 불량을 저하시키는 효과가 있습니다.

Claims (54)

  1. 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 비표시영역이 정의된 기판과;
    상기 표시영역으로부터 상기 비표시영역에 걸쳐서 형성되며 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과;
    상기 게이트 배선 및 데이트 배선에 연결되는 박막트랜지스터와;
    상기 박막트랜지스터 위로 상기 표시영역 및 비표시영역에 상기 박막트랜지스터의 드레인 전극을 노출시키며 형성되며, 서로 다른 무기절연물질로 이루어진 이중층 구조를 갖는 보호층과;
    상기 보호층 위로 상기 박막트랜지스터에 연결되어 상기 화소영역에 형성되는 화소전극과;
    상기 게이트 배선 및 데이트 배선의 일끝단에 각각 연결되며, 상기 비표시영역에 형성되는 게이트 패드전극 및 데이터 패드전극과;
    상기 게이트 패드전극과 접촉하는 제 1 게이트 보조 패드전극과;
    상기 제 1 게이트 보조 패드전극 및 데이터 패드전극과 각각 접촉하는 제 2 게이트 보조 패드전극 및 데이터 보조 패드전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 박막트랜지스터는 상기 게이트 배선에서 연장되는 게이트 전극과, 상기 게이트 전극의 상부에 형성되는 반도체층과, 상기 데이터 배선에서 연장되는 소스 전극과, 상기 소스 전극과 마주보며 이격되는 드레인 전극을 포함하는 액정표시장 치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 게이트 전극 및 게이트 패드전극 상부의 게이트 절연막을 더욱 포함하며, 이중층 구조를 갖는 상기 보호층은 제 1 유전율 상수 값을 갖는 제 1 보호층과 이의 상부로 상기 제 1 유전율 상수 값보다 작은 제 2 유전율 상수 값을 갖는 제 2 보호층으로 이루어지는 것이 특징인 액정표시장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 게이트 절연막은 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 구비하고, 상기 제 1 게이트 보조 패드전극은 상기 제 1 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 액정표시장치용 어레이 기판.
  5. 제 3 항에 있어서,
    상기 제 1 및 2 보호층은 상기 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 드레인 콘택홀, 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 구비하고, 상기 화소전극은 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하고, 상기 제 2 게이트 보조 패드전극은 상기 제 2 게이트 패 드 콘택홀을 통하여 상기 제 1 게이트 보조 패드전극과 접촉하고, 상기 데이터 보조패드전극은 상기 데이터 패드 콘택홀을 통하여 상기 데이터 패드전극과 접촉하는 액정표시장치용 어레이기판.
  6. 제 1 항에 있어서,
    상기 기판 상에는 상기 각 화소영역별로 상기 게이트 배선에서 분기한 제 1 스토리지 전극이 더욱 구비된 액정표시장치용 어레이 기판.
  7. 제 3 항에 있어서,
    상기 게이트 절연막 상부에는 상기 제 1 스토리지 전극에 대응하여 제 2 스토리지 전극이 더욱 구비된 액정표시장치용 어레이 기판.
  8. 제 7 항에 있어서,
    상기 제 2 스토리지 전극은 상기 화소전극과 전기적으로 연결된 액정 표시장치용 어레이 기판.
  9. 제 8 항에 있어서,
    상기 화소전극과 상기 제 2 스토리지 전극은 상기 제 2 스토리지 전극 상부의 제 1, 2 보호층 내에 구비된 스토리지 콘택홀을 통해 접촉함으로써 전기적으로 연결되는 액정표시장치용 어레이 기판.
  10. 제 9 항에 있어서,
    상기 스토리지 콘택홀은 그 내측면이 위 상향의 계단 형태로 단차진 구조를 갖는 액정표시장치용 어레이 기판.
  11. 제 3 항에 있어서,
    상기 게이트 절연막과 상기 제 1 게이트 보조 패드전극 사이에는 상기 게이트 패드전극과 접촉하는 영역 이외의 영역에 비정질 실리콘 패턴과 불순물 비정질 실리콘 패턴이 더욱 구비된 액정표시장치용 어레이 기판.
  12. 제 3 항에 있어서,
    상기 제 1 보호층은 질화실리콘(SiNx)으로 구성된 액정표시장치용 어레이 기 판.
  13. 제 3 항에 있어서,
    상기 제 2 보호층은 유전율 상수 값이 4이하인 무기절연물질로 형성된 것이 특징인 액정표시장치용 어레이 기판.
  14. 제 13 항에 있어서,
    상기 제 2 보호층은 산화실리콘(SiO2) 또는 옥시실리콘나이트라이드(SiNxOy)으로 구성된 액정표시장치용 어레이 기판.
  15. 제 3 항에 있어서,
    상기 제 1 보호층의 두께는 500Å 내지 1000Å인 액정표시장치용 어레이 기판.
  16. 제 3 항에 있어서,
    상기 제 2 보호층의 두께는 3000Å 내지 4000Å인 액정표시장치용 어레이 기판.
  17. 제 5 항에 있어서,
    상기 드레인 콘택홀과 제 2 게이트 패드 콘택홀과 데이터 패드 콘택홀은 각각 그 내측면이 위 상향의 계단 형태로 단차진 구조를 갖는 액정표시장치용 어레이 기판.
  18. 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 비표시영역이 정의된 기판상에, 상기 표시영역으로부터 상기 비표시영역에 걸친 게이트 배선과, 상기 게이트 배선에서 연장되는 게이트 전극과, 상기 비표시영역의 게이트 배선의 일끝단에 연결된 게이트 패드전극을 제 1 마스크 공정을 통하여 형성하는 단계와,
    상기 게이트 배선, 게이트 전극 및 게이트 패드전극 상부에, 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 갖는 순차적인 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 제 2 마스크 공정을 통하여 형성하는 단계와;
    상기 불순물 비정질 실리콘층 상부에, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되는 소스 전극과, 상기 소스 전극과 마주보며 이격되는 드레인 전극과, 상기 게이트 패드전극과 상기 제 1 게이트 패드 콘택홀을 통해 접촉하는 제 1 게이트 보조 패드전극과, 상기 비표시영역의 데이터 배선의 일끝단에 연결된 데이터 패드전극을 제 3 마스크 공정을 통하여 형성하는 단계와;
    상기 데이터 배선, 소스 전극, 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극 상부에, 상기 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 드레인 콘택홀, 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 가지며 서로 다른 무기절연물질로 이루어진 이중층 구조를 갖는 순차적인 제 1 보호층 및 제 2 보호층을 제 4 마스크 공정을 통하여 형성하는 단계와;
    상기 제 2 보호층 상부에, 상기 화소영역에 배치되며 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하는 화소전극과, 상기 제 2 게이트 패드 콘택홀을 통하여 상기 제 1 게이트 보조 패드전극과 접촉하는 제 2 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통하여 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을, 제 5 마스크 공정을 통하여 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  19. 제 18 항에 있어서,
    상기 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 제 2 마스크공정을 통하여 형성하는 단계는,
    상기 게이트 배선, 게이트 전극 및 게이트 패드전극 상부에 상기 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 상기 비정질 실리콘층을 형성하는 단계와;
    상기 비정질 실리콘층 상부에 상기 불순물 비정질 실리콘층을 형성하는 단계와;
    상기 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 식각하여 상기 게이트 패드전극을 노출하는 상기 제 1 게이트 패드 콘택홀을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판의 제조방법.
  20. 제 18 항에 있어서,
    상기 제 1 보호층 및 제 2 보호층을 제 4 마스크 공정을 통하여 형성하는 단계는,
    상기 데이터 배선, 소스 전극, 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극 상부에 제 1 유전율 상수 값 및 제 1 두께를 갖는 제 1 무기절연물질층을 형성하는 단계와,
    상기 제 1 무기물질층 상부에 상기 제 1 유전율 상수 값보다 낮은 제 2 유전율 상수 값 및 제 2 두께를 갖는 제 2 무기물질층을 형성하는 단계와,
    상기 제 2 무기물질층을 습식식각하여 상기 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극에 각각 대응되는 상기 제 1 무기물질층을 노출하는 단계와,
    상기 노출된 제 1 무기물질층을 건식식각하여 상기 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  21. 제 18 항에 있어서,
    상기 제 3 마스크 공정을 통해 상기 데이터 배선과, 소스 및 드레인 전극과, 게이트 패드전극과, 제 1 게이트 보조 패드전극과, 데이터 패드전극을 형성하는 단계는,
    상기 불순물 비정질 실리콘층 상부로 금속층을 형성하고, 상기 금속층 위로 위로 제 1 포토레지스트 패턴 및 상기 제 1 포토레지스트 패턴보다 얇은 두께의 제 2 포토레지스트 패턴을 형성하고, 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 금속층 및 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 식각하여 박막트랜지스터 형성부에 금속패턴 및 그 하부에 불순물 비정질 실리콘 패턴 및 순수 비정질 실리콘 패턴을 형성하고, 상기 비표시영역에 있어서는 제 1 게이트 보조 패드전극과 데이터 패드전극을 형성하는 단계와;
    상기 제 2 포토레지스트 패턴을 제거하여 상기 게이트 전극에 대응되는 금속패턴 일부를 노출시키는 단계와;
    상기 제 1 포토레지스트 패턴 외부로 노출된 금속패턴 및 그 하부의 불순물 비정질 실리콘 패턴을 식각하여 서로 이격된 소스 및 드레인 전극과 상기 두 전극과 각각 접촉하는 오믹콘택층과, 상기 오믹콘택층과 접촉하며 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  22. 제 18 항에 있어서,
    상기 제 1 마스크 공정은 각 화소영역에 상기 게이트 배선에서 분기한 제 1 스토리지 전극을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  23. 제 22 항에 있어서,
    상기 제 3 마스크 공정을 통해 상기 데이터 배선과, 소스 및 드레인 전극과, 제 1 게이트 보조 패드전극과, 데이터 패드전극을 형성하는 단계는,
    상기 게이트 절연막 위로 상기 제 1 스토리지 전극에 대응하여 상기 데이터 배선을 형성한 동일한 금속물질로써 제 2 스토리지 전극을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  24. 제 18 항에 있어서,
    상기 제 1 무기물질은 질화실리콘(SiNx)인 액정표시장치용 어레이 기판의 제조 방법.
  25. 제 18 항에 있어서,
    상기 제 1 두께는 500Å 내지 1000Å인 액정표시장치용 어레이 기판의 제조 방법.
  26. 제 18 항에 있어서,
    상기 제 2 무기물질은 유전율 상수 값이 4 이하인 액정표시장치용 어레이 기판의 제조 방법.
  27. 제 26 항에 있어서,
    상기 4 이하의 유전율 상수 값을 갖는 제 2 무기절연물질은 산화실리콘(SiO2) 또는 옥시실리콘나이트라이드인 액정표시장치용 어레이 기판의 제조 방법.
  28. 제 18 항에 있어서,
    상기 제 2 두께는 3000Å 내지 4000Å인 액정표시장치용 어레이 기판의 제조 방법.
  29. 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 비표시영역이 정의된 기판과;
    상기 표시영역으로부터 상기 비표시영역에 걸쳐서 형성되며 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과;
    상기 게이트 배선과 평행하게 형성되는 공통배선과;
    상기 공통배선에서 분기하며 서로 이격하는 다수의 공통전극과;
    상기 게이트 배선 및 데이트 배선에 연결되는 박막트랜지스터와;
    상기 박막트랜지스터 위로 상기 표시영역 및 비표시영역에 상기 박막트랜지스터의 드레인 전극을 노출시키며 형성되며, 서로 다른 무기절연물질로 이루어진 이중층 구조를 갖는 보호층과;
    상기 게이트 절연막 위로 상기 박막트랜지스터에 연결되어 상기 화소영역에 형성되며 상기 공통전극 사이에 상기 공통전극과 엇갈려 배치되는 다수의 화소전극과;
    상기 게이트 배선 및 데이트 배선의 일끝단에 각각 연결되며, 상기 비표시영역에 형성되는 게이트 패드전극 및 데이터 패드전극과;
    상기 게이트 패드전극과 접촉하는 제 1 게이트 보조 패드전극과;
    상기 제 1 게이트 보조 패드전극 및 데이터 패드전극과 각각 접촉하는 제 2 게이트 보조 패드전극 및 데이터 보조 패드전극
    을 포함하는 액정표시장치용 어레이 기판.
  30. 제 29 항에 있어서,
    상기 박막트랜지스터는 상기 게이트 배선에서 연장되는 게이트 전극과, 상기 게이트 전극의 상부에 형성되는 반도체층과, 상기 데이터 배선에서 연장되는 소스 전극과, 상기 소스 전극과 마주보며 이격되는 드레인 전극을 포함하는 액정표시장치용 어레이기판.
  31. 제 30 항에 있어서,
    상기 게이트 전극 및 게이트 패드전극 상부로 상기 게이트 절연막을 더욱 포함하며, 이중층 구조를 갖는 상기 보호층은 제 1 유전율 상수 값을 갖는 제 1 보호층과 이의 상부로 상기 제 1 유전율 상수 값보다 작은 제 2 유전율 상수 값을 갖는 제 2 보호층으로 이루어지는 것이 특징인 액정표시장치용 어레이 기판.
  32. 제 31 항에 있어서,
    상기 게이트 절연막은 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 구비하고, 상기 제 1 게이트 보조 패드전극은 상기 제 1 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 액정표시장치용 어레이 기판.
  33. 제 31 항에 있어서,
    상기 제 1 및 2 보호층은 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 구비하고, 상기 제 2 게이트 보조 패드전극은 상기 제 2 게이트 패드 콘택홀을 통하여 상기 제 1 게이트 보조 패드전극과 접촉하고, 상기 데이터 보조패드전극은 상기 데이터 패드 콘택홀을 통하여 상기 데이터 패드전극과 접촉하는 액정표시장치용 어레이 기판.
  34. 제 31 항에 있어서,
    상기 기판 상에는 상기 각 화소영역별로 상기 공통배선 일부가 그 자체로 제 1 스토리지 전극을 형성하는 것이 특징인 액정표시장치용 어레이 기판.
  35. 제 34 항에 있어서,
    상기 게이트 절연막 상부에는 상기 제 1 스토리지 전극에 대응하여 제 2 스토리지 전극이 더욱 구비된 액정표시장치용 어레이 기판.
  36. 제 35 항에 있어서,
    상기 제 2 스토리지 전극은 상기 드레인 전극과 전기적으로 연결된 액정 표시장치용 어레이 기판.
  37. 제 31 항에 있어서,
    상기 게이트 절연막과 상기 제 1 게이트 보조패드 전극 사이에는 상기 게이트 패드전극과 접촉하는 영역 이외의 영역에 비정질 실리콘 패턴과 불순물 비정질 실리콘 패턴이 더욱 구비된 액정표시장치용 어레이 기판.
  38. 제 31 항에 있어서,
    상기 제 1 보호층은 질화실리콘(SiNx)으로 구성된 액정표시장치용 어레이 기판.
  39. 제 31 항에 있어서,
    상기 제 2 보호층은 유전율 상수 값이 4이하인 무기절연물질로 형성된 것이 특징인 액정표시장치용 어레이 기판.
  40. 제 39 항에 있어서,
    상기 무기절연물질은 산화실리콘(SiO2), 옥시실리콘나이트라이드(SiNxOy)인 액정표시장치용 어레이 기판.
  41. 제 31 항에 있어서,
    상기 제 1 보호층의 두께는 500Å 내지 1000Å인 액정표시장치용 어레이 기판.
  42. 제 31 항에 있어서,
    상기 제 2 보호층의 두께는 3000Å 내지 4000Å인 액정표시장치용 어레이 기판.
  43. 제 31 항에 있어서,
    상기 제 2 게이트 패드 콘택홀과 데이터 패드 콘택홀은 각각 그 내측면이 위 상향의 계단 형태로 단차진 구조를 갖는 액정표시장치용 어레이 기판.
  44. 제 31 항에 있어서,
    상기 데이터 배선과 화소전극과 공통전극은 각 화소영역 내에서 대칭적으로 꺽여진 구조를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  45. 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 비표시영역이 정의된 기판상에, 상기 표시영역으로부터 상기 비표시영역에 걸친 게이트 배선과, 상기 게이트 배선에서 연장되는 게이트 전극과, 상기 게이트 배선과 평행하게 연장된 공통배선과, 상기 공통배선에서 각 화소영역별로 분기한 다수의 공통전극과, 상기 비표시영역의 게이트 배선의 일끝단에 연결된 게이트 패드전극을 제 1 마스크 공정을 통하여 형성하는 단계와,
    상기 게이트 배선, 게이트 전극, 공통배선, 공통전극 및 게이트 패드전극 상부에, 상기 게이트 패드전극을 노출하는 제 1 게이트 패드 콘택홀을 갖는 순차적인 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 제 2 마스크 공정을 통하여 형성하는 단계와;
    상기 불순물 비정질 실리콘층 상부에, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되는 소스 전극과, 상기 소스 전극과 마주보며 이격되는 드레인 전극과, 상기 드레인 전극과 연결되며 상기 공통전극과 엇갈려 배치되는 화소전극과, 상기 게이트 패드전극과 상기 제 1 게이트 패드 콘택홀을 통해 접촉하는 제 1 게이트 보조 패드전극과, 상기 비표시영역의 데이터 배선의 일끝단에 연결된 데이터 패드전극을 제 3 마스크공정을 통하여 형성하는 단계와;
    상기 데이터 배선, 소스 전극, 드레인 전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극 상부에, 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 제 2 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 가지며 서로 다른 무기절연물질로 이루어진 이중층 구조를 갖는 순차적인 제 1 보호층 및 제 2 보호층을 제 4 마스크 공정을 통하여 형성하는 단계와;
    상기 제 2 보호층 상부에, 상기 비표시영역에 배치되며 상기 제 2 게이트 패드 콘택홀을 통하여 상기 제 1 게이트 보조 패드전극과 접촉하는 제 2 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통하여 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을, 제 5 마스크 공정을 통하여 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  46. 제 45 항에 있어서,
    상기 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 제 2 마스크공정을 통하여 형성하는 단계는,
    상기 게이트 배선, 게이트 전극 및 게이트 패드전극 상부에 상기 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 상기 비정질 실리콘층을 형성하는 단계와;
    상기 비정질 실리콘층 상부에 상기 불순물 비정질 실리콘층을 형성하는 단계와;
    상기 게이트 절연막, 비정질 실리콘층 및 불순물 비정질 실리콘층을 식각하여 상기 게이트 패드전극을 노출하는 상기 제 1 게이트 패드 콘택홀을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판의 제조방법.
  47. 제 45 항에 있어서,
    상기 제 1 보호층 및 제 2 보호층을 제 4 마스크 공정을 통하여 형성하는 단계는,
    상기 데이터 배선, 소스 및 드레인 전극, 화소전극, 제 1 게이트 보조 패드전극 및 데이터 패드전극 상부에 제 1 유전율 상수 값 및 제 1 두께를 갖는 제 1 무기물질층을 형성하는 단계와,
    상기 제 1 무기물질층 상부에 상기 제 1 유전율 상수 값 보다 낮은 제 2 유전율 상수 값 및 제 2 두께를 갖는 제 2 무기물질층을 형성하는 단계와,
    상기 제 2 무기물질층을 습식식각하여 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극에 각각 대응되는 상기 제 1 무기물질층을 노출하는 단계와,
    상기 노출된 제 1 무기물질층을 건식식각하여 상기 제 1 게이트 보조 패드전극 및 데이터 패드전극을 각각 노출하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  48. 제 45 항에 있어서,
    상기 제 3 마스크 공정을 통해 상기 데이터 배선과, 소스 및 드레인 전극과, 화소전극과, 제 1 게이트 보조 패드전극과, 데이터 패드전극을 형성하는 단계는,
    상기 불순물 비정질 실리콘층 상부로 금속층을 형성하고, 상기 금속층 위로 위로 제 1 포토레지스트 패턴 및 상기 제 1 포토레지스트 패턴보다 얇은 두께의 제 2 포토레지스트 패턴을 형성하고, 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 금속층 및 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 식각하여 박막트랜지스터 형성부에 금속패턴 및 그 하부에 불순물 비정질 실리콘 패턴 및 순수 비정질 실리콘 패턴을 형성하고, 상기 비표시영역에 있어서는 제 1 게이트 보조 패드전극과 데이터 패드전극을 형성하는 단계와;
    상기 제 2 포토레지스트 패턴을 제거하여 상기 게이트 전극에 대응되는 금속패턴 일부를 노출시키는 단계와;
    상기 제 1 포토레지스트 패턴 외부로 노출된 금속패턴 및 그 하부의 불순물 비정질 실리콘 패턴을 식각하여 서로 이격된 소스 및 드레인 전극과 상기 두 전극과 각각 접촉하는 오믹콘택층과, 상기 오믹콘택층과 접촉하며 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  49. 제 45 항에 있어서,
    상기 제 3 마스크 공정을 통해 상기 데이터 배선과, 소스 및 드레인 전극과, 화소전극과, 게이트 패드전극과, 제 1 게이트 보조 패드전극과, 데이터 패드전극을 형성하는 단계는,
    상기 게이트 절연막 위로 각 화소영역별로 상기 공통배선 일부에 대응하여 상기 데이터 배선을 형성한 동일한 금속물질로써 제 2 스토리지 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  50. 제 45 항에 있어서,
    상기 제 1 보호층은 질화실리콘(SiNx)인 액정표시장치용 어레이 기판의 제조 방법.
  51. 제 45 항에 있어서,
    상기 제 1 보호층의 두께는 500Å 내지 1000Å인 액정표시장치용 어레이 기판의 제조 방법.
  52. 제 45 항에 있어서,
    상기 제 2 보호층은 유전율 상수 값이 4 이하인 무기물질로 형성되는 액정표시장치용 어레이 기판의 제조 방법.
  53. 제 52 항에 있어서,
    상기 4 이하의 유전율 상수 값을 갖는 무기물질은 산화실리콘(SiO2) 또는 옥시실리콘나이트라이드(SiNxOy)인 액정표시장치용 어레이 기판의 제조 방법.
  54. 제 45 항에 있어서,
    상기 제 2 보호층의 두께는 3000Å 내지 4000Å인 액정표시장치용 어레이 기판의 제조 방법.
KR1020040115086A 2004-12-29 2004-12-29 액정표시장치용 어레이 기판 및 그 제조방법 KR101144706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115086A KR101144706B1 (ko) 2004-12-29 2004-12-29 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115086A KR101144706B1 (ko) 2004-12-29 2004-12-29 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060076608A KR20060076608A (ko) 2006-07-04
KR101144706B1 true KR101144706B1 (ko) 2012-05-24

Family

ID=37168864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115086A KR101144706B1 (ko) 2004-12-29 2004-12-29 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101144706B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123873B2 (en) 2013-01-10 2015-09-01 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101715848B1 (ko) * 2010-04-20 2017-03-13 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR101711147B1 (ko) * 2010-04-26 2017-02-28 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR20210016230A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009269A (ko) * 1999-07-08 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009269A (ko) * 1999-07-08 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123873B2 (en) 2013-01-10 2015-09-01 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9515096B2 (en) 2013-01-10 2016-12-06 Samsung Display Co., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
KR20060076608A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2006041161A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
KR101061844B1 (ko) 박막 표시판의 제조 방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101144706B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101369758B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
KR20110072132A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR100897720B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8