KR101274684B1 - 액정표시장치 및 그의 제조방법 - Google Patents
액정표시장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101274684B1 KR101274684B1 KR1020060073270A KR20060073270A KR101274684B1 KR 101274684 B1 KR101274684 B1 KR 101274684B1 KR 1020060073270 A KR1020060073270 A KR 1020060073270A KR 20060073270 A KR20060073270 A KR 20060073270A KR 101274684 B1 KR101274684 B1 KR 101274684B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- pixel electrode
- electrode
- molybdenum
- titanium
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052802 copper Inorganic materials 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 6
- WUJISAYEUPRJOG-UHFFFAOYSA-N molybdenum vanadium Chemical compound [V].[Mo] WUJISAYEUPRJOG-UHFFFAOYSA-N 0.000 claims description 8
- KVMWOOXRTBUMIS-UHFFFAOYSA-N molybdenum zirconium Chemical compound [Zr].[Mo].[Mo] KVMWOOXRTBUMIS-UHFFFAOYSA-N 0.000 claims description 8
- GFNGCDBZVSLSFT-UHFFFAOYSA-N titanium vanadium Chemical compound [Ti].[V] GFNGCDBZVSLSFT-UHFFFAOYSA-N 0.000 claims description 8
- PMTRSEDNJGMXLN-UHFFFAOYSA-N titanium zirconium Chemical compound [Ti].[Zr] PMTRSEDNJGMXLN-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- HAWOWGSQUYVHKC-UHFFFAOYSA-N [Hf].[Mo] Chemical compound [Hf].[Mo] HAWOWGSQUYVHKC-UHFFFAOYSA-N 0.000 claims description 4
- PCEXQRKSUSSDFT-UHFFFAOYSA-N [Mn].[Mo] Chemical compound [Mn].[Mo] PCEXQRKSUSSDFT-UHFFFAOYSA-N 0.000 claims description 4
- VSTCOQVDTHKMFV-UHFFFAOYSA-N [Ti].[Hf] Chemical compound [Ti].[Hf] VSTCOQVDTHKMFV-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- MECMQNITHCOSAF-UHFFFAOYSA-N manganese titanium Chemical compound [Ti].[Mn] MECMQNITHCOSAF-UHFFFAOYSA-N 0.000 claims description 4
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 52
- 239000010408 film Substances 0.000 description 26
- 239000011521 glass Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008332 Si-Ti Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910006749 Si—Ti Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로, 특히 액정표시장치는 절연 기판의 소정영역에 형성되는 게이트 전극, 상기 게이트 전극을 포함한 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층의 양측단 및 게이트 절연막상에 일정한 간격을 갖고 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 상부에 형성되는 확산 방지막, 상기 드레인 전극 상부의 확산 방지막에 전기적으로 연결되어 형성되는 화소전극, 상기 확산방지막 및 화소전극을 포함한 기판 전면에 형성되는 보호막을 포함하여 구성됨에 그 특징이 있다.
액정표시장치, 구리배선, 확산방지막
Description
도 1은 일반적인 액정표시장치를 나타내는 평면도
도 2a 내지 도 2f는 종래 기술에 의한 액정표시장치의 제조방법을 나타낸 공정단면도
도 3은 본 발명의 액정표시장치를 나타내는 평면도
도 4는 도 3의 I - I'선에 따른 본 발명의 액정표시장치를 나타내는 단면도
도 5a 내지 도 5e는 본 발명에 의한 액정표시장치의 제조방법을 나타내는 공정 단면도
<도면의 주요부분에 대한 명칭>
41, 110 : 기판 42, 111a : 게이트 전극
46, 114a : 소스 전극 47, 115 : 드레인 전극
120 : 확산방지막 50, 121 : 화소전극
본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로, 특히 화소전극 및 확산방지막을 동시에 형성하여 공정을 단순화시킨 액정표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이 하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 제 2 유리 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.
한편, 상기 박막트랜지스터는 활성층으로 반도체막을 이용한다. 상기 반도체막은 비정질 실리콘 또는 결정성 실리콘으로 형성된다. 저온에서 기상 퇴적법으로 비교적 용이하게 제조될 수 있고 따라서 양산에 적합한 비정질 실리콘으로 형성된 반도체막을 가장 널리 사용했다.
그러나 상기 결정성 실리콘으로 형성된 반도체막을 포함하는 박막트랜지스터는 고속 동작을 실현하도록 큰 전류에 대한 충분한 구동능력을 가지며, LCD의 주변 구동 회로가 동일 기판상에서 표시부와 일체로 형성될 수 있게 한다. 이러한 이유들 때문에, 결정성 실리콘을 포함하는 박막트랜지스터가 오늘날 주목을 받고 있다.
도 1은 일반적인 액정표시장치를 나타낸 평면도이다.
도 1에 도시한 바와 같이, 하부 기판(10)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(11)이 배열되고, 상기 게이트 라인(11)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(12)이 배열된다.
그리고 상기 게이트 라인(11)과 데이터 라인(12)이 교차되어 정의된 각 화소영역(P)에는 매트릭스 형태로 형성되는 화소전극(16)과, 상기 게이트 라인(11)의 신호에 의해 스위칭 되어 상기 데이터 라인(12)의 신호를 상기 각 화소전극(16)에 전달하는 복수 개의 박막 트랜지스터가 형성된다.
여기서, 상기 박막 트랜지스터는 상기 게이트 라인(11)으로부터 돌출되어 형성되는 게이트 전극(13)과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과, 상기 게이트 전극(13) 상측의 게이트 절연막 위에 형성되는 반도체층(14)과, 상기 데이터 라인(12)으로부터 돌출되어 형성되는 소오스 전극(15a)과, 상기 소오스 전극(15a)에 일정한 간격을 갖고 형성되는 드레인 전극(15b)을 포함하여 구성되어 있다.
여기서, 상기 드레인 전극(15b)은 상기 콘택홀(17)을 통해 상기 화소전극(16)과 전기적으로 연결되어 있다.
한편, 상기와 같이 구성된 하부 기판(10)은 일정한 공간을 갖고 상부 기판(도시되지 않음)과 합착된다.
여기서, 상기 상부 기판에는 하부 기판(10)에 형성된 화소영역(P)과 각각 대응되는 개구부를 가지며 광 차단 역할을 수행하는 블랙 매트릭스(black matrix)층과, 칼라 색상을 구현하기 위한 적/녹/청(R/G/B) 컬러 필터층 및 상기 화소전극(반사전극)(16)과 함께 액정을 구동시키는 공통전극을 포함하여 구성되어 있다.
이와 같은 하부 기판(10)과 상부 기판은 스페이서(spacer)에 의해 일정 공간 을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착된 두 기판 사이에 액정이 주입된다.
이하, 첨부된 도면을 참고하여 종래의 액정표시장치의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2f는 종래의 액정표시장치의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 투명한 유리 기판(41)상에 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al 합금 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000Å의 두께로 금속막을 증착한다.
이어, 상기 금속막을 포토 및 식각 공정을 통해 선택적으로 에칭하여 상기 유리 기판(41)상에 게이트 전극(42)을 형성한다.
여기서, 상기 게이트 전극(42)이 양극산화 가능한 금속일 경우에는 힐락(hillock) 방지를 위해 게이트 전극(42)을 양극 산화할 수 있다.
도 2b에 도시한 바와 같이, 상기 게이트 전극(42)을 포함한 유리 기판(41)의 전면에 실리콘 질화막 또는 실리콘 산화막으로 이루어진 게이트 절연막(43)을 형성한다.
이어, 상기 게이트 절연막(43)상에 비정질 실리콘층(a-Si layer)(44)과 오믹 콘택층(n+)(45)을 차례로 형성한다.
한편, 상기 비정질 실리콘층(44)을 결정화할 수도 있다.
도 2c에 도시한 바와 같이, 포토 및 식각 공정을 통해 상기 오믹 콘택층(45) 및 비정실 실리콘층(44)을 선택적으로 제거하여 액티브층(44a)을 형성한다.
여기서, 상기 액티브층(44a)은 상기 게이트 전극(42)과 대응되면서 상기 게이트 전극(42)을 감싸고 형성되어 있다.
도 2d에 도시한 바와 같이, 상기 유리 기판(41)의 전면에 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 제거하여 전기적으로 분리된 소오스 전극(46)과 드레인 전극(47)을 형성한다.
여기서, 상기 소오스 전극(46)과 드레인 전극(47)을 형성하기 위해 상기 금속막을 식각하는 공정은 습식 식각(wet etch) 공정을 사용하고 있다.
또한, 상기 소오스 전극(46) 및 드레인 전극(47)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 도전성 금속막을 사용한다.
그리고 상기 소오스 전극(46) 및 드레인 전극(47) 사이에 노출된 오믹 콘택층(45)을 건식 식각을 이용하여 선택적으로 제거하여 분리한다.
여기서, 상기 오믹 콘택층(45)을 제거할 때 그 하부의 액티브층(44a)도 소정 두께만큼 제거된다. 즉, 상기 오믹 콘택층(45)을 제거할 때 상기 액티브층(44a)에 데미지(damage)가 가해진다.
도 2e에 도시한 바와 같이, 상기 소오스 전극(46) 및 드레인 전극(47)을 포함한 유리 기판(41)의 전면에 보호막(48)을 형성하고, 상기 드레인 전극(47)의 표면이 소정부분 노출되도록 상기 보호막(48)을 선택적으로 제거하여 콘택홀(49)을 형성한다.
도 2f에 도시한 바와 같이, 상기 콘택홀(49)을 포함한 유리 기판(41)의 전면 에 투명한 금속막을 증착한 후, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 제거하여 상기 콘택홀을 통해 상기 드레인 전극(47)과 전기적으로 연결되는 화소전극(50)을 형성한다.
그러나 종래 기술에 의한 액정표시장치 및 그의 제조방법은 다음과 같은 문제점이 있다.
최근 집적화 기술의 발달로 인하여 데이터 라인의 선폭이 줄어듦에 따라 저항이 증가하므로, 비저항이 낮은 구리를 배선으로 사용한다. 이때 구리가 데이터 라인 상부에 형성되는 보호막으로 확산되는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위한 것으로 확산방지막을 형성하여 구리가 보호막으로 확산되는 것을 방지하고, 이와 동시에 화소전극을 형성하는 액정표시장치 및 이의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 절연 기판의 소정영역에 형성되는 게이트 전극, 상기 게이트 전극을 포함한 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층의 양측단 및 게이트 절연막상에 일정한 간격을 갖고 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 상부에 형성되는 확산 방지막, 상기 드레인 전극 상부의 확산 방지막에 전기적으로 연결되어 형성되는 화소전극, 상기 확산방지막 및 화소전극을 포함한 기판 전면에 형성되는 보호막을 포함하여 구성됨에 그 특징이 있다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조 방법은 절연 기판상의 소정영역에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계, 상기 반도체층의 양측단 및 게이트 절연막 상에 일정한 간격을 갖는 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극 상부에 확산방지막을 형성하는 단계, 상기 드레인 전극 상부의 확산방지막에 전기적으로 연결되는 화소전극을 형성하는 단계, 상기 확산방지막 및 화소전극을 포함한 기판 전면에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치 및 그의 제조 방법을 보다 상세히 설명하면 다음과 같다.
도 3, 도 4는 본 발명의 일 실시예로서, 도 3은 본 발명의 액정표시장치를 나타내는 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ'선에 따른 본 발명의 액정표시장치를 나타내는 단면도이다.
본 발명에 의한 액정표시장치는 도 3, 도 4에 도시된 바와 같이, 투명한 재질의 유리 기판(110)상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인(111) 및 이에 돌출되는 게이트 전극(111a), 상기 게이트 라인(111)을 포함한 기판(110) 전면에 형성되는 게이트 절연막(112), 상기 게이트 전극(111a) 상부의 게이트 절연막(112) 상에 형성되는 반도체층(113), 상기 반도체층(113)의 일측면에 상기 게이트 라인(111)과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인(114) 및 상기 데이터 라인(114)으로부터 상기 반도체층(113)의 상측으로 돌출되는 소스 전극(114a), 상기 반도체층(113)의 타측면에 상기 소스 전극(114a)과 일정한 간격을 갖고 형성되는 드레인 전극(115), 상기 데이터 라인(114), 소스 전극(114a) 및 드레인 전극(115) 상부에 형성된 확산방지막(120), 상기 확산방지막(120)에 연결되고 상기 화소영역에 형성되는 화소전극(121) 및 상기 확산방지막(120) 및 화소전극(121)을 포함한 기판(110) 전면에 형성되는 보호막(122)을 포함하여 구성되어 있다.
상기 데이터 라인(114), 소스 전극(114a) 및 드레인 전극(115)은 구리(Cu)배선으로 되어 있다.
또한 상기 확산방지막(120) 및 화소전극(121)은 동일한 물질로 동시에 형성된 것으로, 그 재료는 ITO(Indium Tin Oxide), 몰리브덴-텅스텐(MoW), 몰리브덴-바나듐(MoV), 몰리브덴-망간(MoMn), 몰리브덴-지르코늄(MoZr), 몰리브덴-하프늄(MoHf), 티타늄-텅스텐(TiW), 티타늄-바나듐(TiV), 티타늄-망간(TiMn), 티타늄-지르코늄(TiZr) 및 티타늄-하프늄(TiHf) 등을 사용할 수 있다. 또한 그 두께는 10 ~ 400 Å으로 형성함이 바람직하다. 상기 두께로 형성하는 경우 상기 구리의 확산을 방지함과 동시에 화소전극으로써의 역할도 가능하다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 액정표시장치의 제조방법은 먼저, 도 5a와 같이, 투명한 재질의 유리 기판(110) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착한다.
이어, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 패터닝하여 게이트 라인(도시하지 않음) 및 상기 게이트 라인에서 분기 되는 게이트 전극(111a)을 형성한다. 이어, 상기 게이트 전극(111a)을 포함한 기판(110) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(112)을 형성한다.
도 5b와 같이, 상기 게이트 절연막(112) 상부의 전면에 순수한 비정질 실리콘층(113a)과 불순물이 포함된 비정질 실리콘층(113b)을 적층하고, 포토 및 식각 공정을 통해 상기 순수한 비정질 실리콘층(113a)과 불순물이 포함된 비정질 실리콘층(113b)을 선택적으로 제거하여 상기 게이트 전극(111a) 상부의 게이트 절연막(112) 상에 반도체층(113)을 형성한다.
도 5c와 같이, 상기 반도체층(113)을 포함한 게이트 절연막(112) 상의 기판(110) 전면에 구리(Cu)를 스퍼터링(sputtering) 방법으로 증착하고, 상기 구리(Cu)를 선택적으로 식각하여 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인(114), 이에 돌출되고 상기 반도체층(113) 상부의 일측에 소스 전극(114a), 상기 반도체층(113) 상부의 타측에 드레인 전극(115)을 형성한다. 그리고, 상기 소스 전극(114a)과 드레인 전극(115) 사이에 상기 불순물이 포함된 비정질 실리콘층(113b)을 제거한다.
도 5d와 같이, 상기 반도체층(113), 소스 전극(114a), 드레인 전극(115)을 포함한 기판(110) 전면에 ITO(Indium Tin Oxide), 몰리브덴-텅스텐(MoW), 몰리브덴-바나듐(MoV), 몰리브덴-망간(MoMn), 몰리브덴-지르코늄(MoZr), 몰리브덴-하프늄(MoHf), 티타늄-텅스텐(TiW), 티타늄-바나듐(TiV), 티타늄-망간(TiMn), 티타늄-지르코늄(TiZr) 및 티타늄-하프늄(TiHf) 등의 금속물질 중 어느 하나를 10 ~ 400 Å의 두께로 스퍼터링(sputtering)방법으로 증착한다.
다음으로 상기 금속물질을 선택적으로 식각하여 데이터 라인(114), 소스 전극(114a), 드레인 전극(115) 상부에 확산방지막(120) 및 상기 화소영역에는 화소전극(121)을 형성한다. 이때 하나의 공정으로 확산방지막(120) 및 화소전극(121)을 형성함으로써 공정을 단순화시킬 수 있다.
도 5e와 같이, 상기 확산방지막(120) 및 화소전극(121)을 포함한 기판(111)의 전면에 무기재료인 SiNx, SiO2를 화학기상증착 방법으로 증착하거나 또는 유기재료인 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin)를 도포하여 보호막(122)을 형성한다.
한 편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 의한 액정표시장치 및 이의 제조방법은 다음과 같은 효과가 있다.
첫째, 데이터 라인, 소스 전극, 드레인 전극 상부에 보호막을 형성하기 전에 확산방지막을 형성함으로써 데이터 라인, 소스 전극, 드레인 전극의 금속이 보호막으로 확산하는 것을 방지할 수 있다.
둘째, 확산방지막을 형성함과 동시에 화소전극을 형성함으로써 공정을 단순화시킬 수 있다.
Claims (12)
- 절연 기판의 소정영역에 형성되는 게이트 전극;상기 게이트 전극을 포함한 기판의 전면에 형성되는 게이트 절연막;상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층;상기 반도체층의 양측단 및 게이트 절연막상에 일정한 간격을 갖고 형성되는 소스 및 드레인 전극;상기 소스 및 드레인 전극 상부에 형성되는 확산 방지막;상기 드레인 전극 상부의 확산 방지막에 전기적으로 연결되어 형성되는 화소전극; 및상기 확산방지막 및 화소전극을 포함한 기판 전면에 형성되는 보호막을 포함하여 구성되고,상기 확산방지막 및 화소전극은 일체형으로 이루어진 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 소스 및 드레인 전극은 구리 배선으로 이루어진 것을 특징으로 하는 액정표시장치.
- 삭제
- 제 1 항에 있어서,상기 확산방지막 및 화소전극은 동일한 물질로 동시에 형성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 확산방지막 및 화소전극은 ITO(Indium Tin Oxide), 몰리브덴-텅스텐(MoW), 몰리브덴-바나듐(MoV), 몰리브덴-망간(MoMn), 몰리브덴-지르코늄(MoZr), 몰리브덴-하프늄(MoHf), 티타늄-텅스텐(TiW), 티타늄-바나듐(TiV), 티타늄-망간(TiMn), 티타늄-지르코늄(TiZr) 및 티타늄-하프늄(TiHf) 중 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 확산방지막 및 화소전극은 10 ~ 400 Å의 두께로 형성된 것을 특징으로 하는 액정표시장치.
- 절연 기판상의 소정영역에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계;상기 게이트 전극 상부의 게이트 절연막상에 반도체층을 형성하는 단계;상기 반도체층의 양측단 및 게이트 절연막 상에 일정한 간격을 갖는 소스 및 드레인 전극을 형성하는 단계;상기 소스 및 드레인 전극 상부에 확산방지막을 형성하는 단계;상기 드레인 전극 상부의 확산방지막에 전기적으로 연결되는 화소전극을 형성하는 단계; 및상기 확산방지막 및 화소전극을 포함한 기판 전면에 보호막을 형성하는 단계를 포함하여 이루어지고,상기 확산방지막 및 화소전극은 일체형으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서,상기 소스 및 드레인 전극은 구리로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 제 7 항에 있어서,상기 확산방지막 및 화소전극은 동일한 물질로 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서,상기 확산방지막 및 화소전극은 ITO(Indium Tin Oxide), 몰리브덴-텅스텐(MoW), 몰리브덴-바나듐(MoV), 몰리브덴-망간(MoMn), 몰리브덴-지르코늄(MoZr), 몰리브덴-하프늄(MoHf), 티타늄-텅스텐(TiW), 티타늄-바나듐(TiV), 티타늄-망간(TiMn), 티타늄-지르코늄(TiZr) 및 티타늄-하프늄(TiHf) 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서,상기 확산방지막 및 화소전극은 10 ~ 400 Å의 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060073270A KR101274684B1 (ko) | 2006-08-03 | 2006-08-03 | 액정표시장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060073270A KR101274684B1 (ko) | 2006-08-03 | 2006-08-03 | 액정표시장치 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080012448A KR20080012448A (ko) | 2008-02-12 |
| KR101274684B1 true KR101274684B1 (ko) | 2013-06-12 |
Family
ID=39340561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060073270A KR101274684B1 (ko) | 2006-08-03 | 2006-08-03 | 액정표시장치 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101274684B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9893203B2 (en) | 2015-10-16 | 2018-02-13 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102033343B (zh) | 2009-09-25 | 2012-09-19 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| KR102081307B1 (ko) * | 2012-12-10 | 2020-02-26 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
| KR102169013B1 (ko) * | 2013-12-17 | 2020-10-23 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950030384A (ko) * | 1994-04-14 | 1995-11-24 | 이헌조 | 박막 트랜지스터 구조 |
| JPH08146463A (ja) * | 1994-11-25 | 1996-06-07 | Sharp Corp | スイッチング素子アレイおよびそれを用いた表示装置 |
| KR20040046384A (ko) * | 2002-11-27 | 2004-06-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20060084245A (ko) * | 2005-01-19 | 2006-07-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
-
2006
- 2006-08-03 KR KR1020060073270A patent/KR101274684B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950030384A (ko) * | 1994-04-14 | 1995-11-24 | 이헌조 | 박막 트랜지스터 구조 |
| JPH08146463A (ja) * | 1994-11-25 | 1996-06-07 | Sharp Corp | スイッチング素子アレイおよびそれを用いた表示装置 |
| KR20040046384A (ko) * | 2002-11-27 | 2004-06-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20060084245A (ko) * | 2005-01-19 | 2006-07-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9893203B2 (en) | 2015-10-16 | 2018-02-13 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080012448A (ko) | 2008-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100766318B1 (ko) | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP4733005B2 (ja) | 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 | |
| KR101274706B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2010020277A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| KR101697586B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR100799463B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100519372B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100493382B1 (ko) | 액정표시장치의 제조방법 | |
| US8698994B2 (en) | Liquid crystal display device including anti-corrosion layer | |
| KR101274684B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101308437B1 (ko) | 액정표시장치의 제조방법 | |
| KR20080052768A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100525442B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR101264715B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101397444B1 (ko) | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 | |
| KR101340992B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20040036987A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101659259B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
| KR20090060082A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR20070119899A (ko) | 박막 트랜지스터 및 이의 제조방법, 이를 이용한액정표시장치 및 이의 제조방법 | |
| KR20080075274A (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20080001112A (ko) | 액정표시장치 및 이의 제조방법 | |
| KR20040034161A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101250317B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 7 |