KR101397444B1 - 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 - Google Patents
구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 Download PDFInfo
- Publication number
- KR101397444B1 KR101397444B1 KR1020070126382A KR20070126382A KR101397444B1 KR 101397444 B1 KR101397444 B1 KR 101397444B1 KR 1020070126382 A KR1020070126382 A KR 1020070126382A KR 20070126382 A KR20070126382 A KR 20070126382A KR 101397444 B1 KR101397444 B1 KR 101397444B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- copper
- substrate
- nitrogen gas
- conductive film
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 93
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 92
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000010409 thin film Substances 0.000 title abstract description 41
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 52
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 37
- 229910052786 argon Inorganic materials 0.000 claims abstract description 31
- -1 copper nitride Chemical class 0.000 claims abstract description 30
- 239000007789 gas Substances 0.000 claims abstract description 24
- 238000004544 sputter deposition Methods 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 abstract description 40
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 5
- 238000010301 surface-oxidation reaction Methods 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012789 electroconductive film Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법은 별도의 확산 방지막이 없이 소량의 질소가 함유된 질화구리(CuN) 단일막으로 순수 구리의 비저항을 확보하는 동시에 순수 구리의 산화에 대한 저항성을 확보하기 위한 것으로, 기판을 제공하는 단계; 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 상기 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계; 상기 도전막을 패터닝하여 게이트전극과 게이트라인을 형성하는 단계; 상기 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브패턴을 형성하는 단계; 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 한다.
구리배선, 질화구리, 비저항, 표면산화, 박막 트랜지스터
Description
본 발명은 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 박막 트랜지스터의 배선을 저저항 금속인 구리로 형성하기 위한 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기 판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영 역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
상기 박막 트랜지스터는 액정표시장치가 대면적화될수록 게이트 신호의 지연을 방지하기 위해 게이트전극을 구리(Cu) 등의 저저항 금속으로 형성한다. 이때, 상기 구리는 이온의 크기가 작아 실리콘 또는 산화실리콘으로 확산이 잘 된다. 따라서, 산화실리콘으로 이루어진 절연기판 상에 구리로 게이트전극과 게이트라인의 게이트 배선을 형성하게 되면 구리가 절연기판 내로 확산되어 경계 프로파일이 명확하지 않고 접착력이 저하되게 된다. 이에 따라 절연기판 위에 구리를 증착하기 전에 소정의 확산 방지막을 형성하여 상기 구리가 절연기판으로 확산되는 것을 방지하여 접착 특성을 향상시킨다.
도 2a 내지 도 2g는 일반적인 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 2a에 도시된 바와 같이, 석영 또는 유리 등의 절연기판(10) 위에 스퍼터링(sputtering) 등의 방법으로 티타늄(Ti), 탄탈늄(Ta), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni) 또는 백금(Pt) 등의 고융점 금속을 증착하여 확산 방지막(20a)을 형성한다.
그리고, 상기 확산 방지막(20a) 위에 스퍼터링 등의 방법으로 구리 도전 막(20b)을 형성하고, 상기 구리 도전막(20b) 위에 티타늄, 탄탈늄, 몰리브덴, 크롬, 니켈 또는 백금 등의 고융점 금속을 증착하여 소정의 캡(cap)층(20c)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 캡층(20c) 위에 포토레지스트를 도포한 후, 포토리소그래피공정(제 1 마스크공정)을 이용하여 노광 및 현상하여 상기 캡층(20c) 위에 소정의 마스크패턴(70)을 형성한다.
이후, 도 2c에 도시된 바와 같이, 상기 마스크패턴(70)을 마스크로 하여 상기 캡층(20c)의 노출된 부분을 불산(HF)으로 식각하고, 상기 구리 도전막(20b)을 인산(H3PO4), 질산(HNO3) 또는 초산 등으로 습식 식각하여 상기 확산 방지막(20a)을 노출시킨다. 계속해서, 상기 노출된 확산 방지막(20a)을 불산으로 습식 식각하거나 반응성이온식각(Reactive Ion Etching; RIE) 등의 건식 식각하여 제거한다.
이때, 상기 식각공정을 통해 패터닝된 확산 방지막패턴(21a), 구리 도전막패턴(21b) 및 캡층패턴(21c)은 게이트전극(21)이 된다.
다음으로, 도 2d에 도시된 바와 같아, 상기 게이트전극(21)이 형성된 절연기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.
이때, 상기 캡층패턴(21c)은 구리 도전막패턴(21b) 내의 구리 성분이 상기 제 1 절연막(15a)으로 확산되는 것을 방지하여 절연특성 등의 물리적 특성이 저하되는 것을 방지한다.
그리고, 도 2e에 도시된 바와 같이, 상기 절연기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25n)을 형성하게 된다.
다음으로, 도 2f에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 절연기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 2g에 도시된 바와 같이, 투명한 도전성 금속물질을 절연기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상술한 바와 같이 일반적인 박막 트랜지스터의 제조방법은 게이트전극을 형성하기 위해 절연기판 위에 고융점 금속의 확산 방지막, 구리 도전막 및 고융점 금속의 캡층을 형성하게 된다. 이때, 상기 확산 방지막 및 캡층에 의해 구리 도전막 내의 구리 성분이 절연기판과 이후에 형성될 제 1 절연막으로 확산되는 것이 방지되므로 상기 절연기판과 게이트전극 사이의 접착력이 향상되고 제 1 절연막의 절연특성 등의 물리적 특성이 저하되는 것이 방지되게 된다.
그러나, 상기의 일반적인 박막 트랜지스터의 제조방법은 상기 고융점 금속의 확산 방지막 및 캡층을 상기 구리 도전막과 다른 에천트(etchant)를 사용하여 개별적으로 식각하여야 하기 때문에 게이트전극을 패터닝할 때 3번의 식각공정을 거쳐야 한다. 이에 따라 공정이 복잡해지는 문제점이 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 구리배선 형성에 필요한 확산 방지층을 사용하지 않고 소량의 질소가 함유된 질화구리 단일막으로 기판과의 접착력을 확보하도록 한 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기 질화구리 단일막으로 순수 구리의 산화에 대한 저항성을 확보하도록 한 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 구리배선 형성방법은 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계; 및 상기 도전막을 패터닝하여 구리배선을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 한다.
또한, 본 발명의 박막 트랜지스터의 제조방법은 기판을 제공하는 단계; 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 상기 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계; 상기 도전막을 패터닝하여 게이트전 극과 게이트라인을 형성하는 단계; 상기 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브패턴을 형성하는 단계; 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법은 질화구리 단일막으로 박막 트랜지스터의 배선을 형성하도록 함으로써 공정을 단순화시킬 수 있는 효과를 제공한다.
또한, 본 발명에 따른 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법은 상기 박막 트랜지스터의 배선을 패터닝하기 위한 식각공정 수를 감소시켜 공정을 단순화시킬 수 있게 된다.
또한, 본 발명에 따른 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법은 질화구리 단일막으로도 순수 구리의 비저항을 확보하는 동시에 표면산화로부터 보호할 수 있는 우수한 물성의 구리배선을 제공하게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 구리배선 형성방법을 개략적으로 나타내는 예시도이다.
도면에 도시된 바와 같이, 석영 또는 유리 등의 절연기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 구리 도전막(120)을 형성한다.
이때, 상기 구리 도전막(120)은 아르곤과 같은 불활성 가스로 채워진 스퍼터링 챔버 내에 질소(N2) 가스의 양을 최소화한 상태에서 스퍼터링함으로써 상기 절연기판(110) 위에 소량의 질소가 함유된 질화구리(CuN)로 형성되게 된다.
여기서, 상기 질화구리는 질소가 소량 함유되어 있지만, 순수 구리와 같은 수준의 비저항을 가지게 되는 동시에 상기 절연기판(110)으로의 구리 이온의 확산이 방지되어 상기 절연기판(110)과의 접착력이 확보되게 된다. 또한, 상기 본 발명의 실시예에 따른 질화구리는 순수 구리의 산화에 대한 저항성이 확보되는 특징을 나타낸다.
이때, 상기 질화구리는 순수 구리의 비저항을 확보하기 위해 질소가 소량으로 함유되어야 하며, 이를 위해 주입되는 아르곤에 대한 질소 가스의 비가 0.1~2 정도가 되어야 한다. 이때, 상기 주입되는 질소 가스는 공정조건에 따라 변동이 되지만 500sccm 이하인 것이 바람직하다.
도 4는 도 3에 도시된 구리배선 형성방법에 있어서, 본 발명의 실시예에 따른 질화구리를 형성하기 위한 실험조건을 예시적으로 나타내는 표다.
도면에 도시된 바와 같이, 실험은 아르곤 가스와 질소 가스의 주입량을 제외하고는 동일한 공정조건 하에서 진행되었으며, 4번째 조건은 질소 가스가 주입되지 않아 순수 구리로 이루어진 구리배선이 형성된 경우를 나타내고 있다.
첫 번째 조건 내지 3번째 조건은 상대적으로 적은 양의 아르곤 가스와 질소 가스가 주입되는 경우를 나타내고 5번째 조건 내지 8번째 조건은 상기 첫 번째 조건 내지 3번째 조건에 비해 상대적으로 많은 양의 아르곤 가스와 질소 가스가 주입되는 경우를 나타내고 있다.
이때, 상기 첫 번째 조건은 아르곤 가스와 질소 가스가 각각 250sccm과 500sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 2인 경우를 나타내고 있으며, 2번째 조건은 2번째 조건은 아르곤 가스와 질소 가스가 각각 250sccm과 250sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 1인 경우를 나타내고 있다.
그리고, 상기 3번째 조건은 아르곤 가스와 질소 가스가 각각 375sccm과 125sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 0.33인 경우를 나타내고 있다.
또한, 상기 5번째 조건 및 6번째 조건은 아르곤 가스는 주입되지 않은 상태에서 질소 가스만 각각 1500sccm 및 1000sccm으로 주입된 경우를 나타내고 있으며, 상기 7번째 조건은 아르곤 가스와 질소 가스가 각각 500sccm과 10000sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 2인 경우를 나타내고 있다.
그리고, 상기 8번째 조건은 아르곤 가스와 질소 가스가 각각 500sccm과 500sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 1인 경우를 나타내고 있다.
도 5 및 도 6은 도 4에 도시된 실험조건에 따라 형성된 질화구리의 온도에 따른 표면저항을 나타내는 그래프이다.
먼저, 상기 도 4에 도시된 첫 번째 조건 내지 3번째 조건에 따라 형성된 질화구리의 경우에는 도 5에 도시된 바와 같이, 상온에서부터 400℃까지의 온도 하에서 실질적으로 상기 4번째 조건의 순수 구리의 표면저항과 유사한 낮은 표면저항을 가짐을 알 수 있다.
특히, 주입되는 아르곤에 대한 질소 가스의 비가 1 이하인 상기 2번째 조건과 3번째 조건의 질화구리는 0.5Ω/cm2이하의 낮은 표면저항을 가지게 되어 순수 구리의 비저항을 확보할 수 있음을 알 수 있다.
또한, 상기 도 4에 도시된 5번째 조건 내지 7번째 조건에 따라 형성된 질화구리의 경우에는 도 6에 도시된 바와 같이, 상온에서부터 400℃까지의 온도 하에서 표면저항이 2Ω/cm2이상이며, 특히 낮은 온도 하에서는 비교적 큰 표면저항을 가짐을 알 수 있다.
다만, 아르곤 가스와 질소 가스가 각각 500sccm과 500sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 1인 조건에 따라 형성된 질화구리의 경우에는 상기 5번째 조건 내지 7번째 조건에 따라 형성된 질화구리에 비해 낮은 표면저항을 가짐을 알 수 있다.
도 7a 내지 도 7g는 본 발명의 실시예에 따른 구리배선을 이용한 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 석영 또는 유리 등의 절연기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 질소가 소량으로 함유된 질화구리(CuN)로 이루어진 구리 도전막(120)을 형성한다.
여기서, 상기 구리 도전막(120)은 챔버(chamber) 내에 아르곤 가스와 질소 가스를 주입하는 반응성 스퍼터링(reactive sputtering) 방법으로 형성하며, 이때 상기 주입되는 아르곤에 대한 질소 가스의 비가 0.1~2 정도가 되어야 한다. 또한, 전술한 바와 같이 상기 주입되는 질소 가스는 공정조건에 따라 변동이 되지만 500sccm 이하인 것이 바람직하다.
다음으로, 도 7b에 도시된 바와 같이, 상기 구리 도전막(120) 위에 포토레지스트를 도포한 후, 포토리소그래피공정(제 1 마스크공정)을 이용하여 노광 및 현상하여 상기 구리 도전막(120) 위에 소정의 마스크패턴(170)을 형성한다.
이후, 도 7c에 도시된 바와 같이, 상기 마스크패턴(170)을 마스크로 하여 상기 구리 도전막(120)의 노출된 부분을 인산, 질산, 초산 또는 인산＋초산＋질산＋물의 혼산으로 한번에 습식 식각하여 게이트전극(121)과 게이트라인(미도시)을 형성한다. 이와 같이 본 발명의 실시예의 경우에는 한번의 식각 공정으로 게이트전극(121)을 형성할 수 있어 공정이 단순화되는 효과를 제공한다.
다음으로, 도 7d에 도시된 바와 같아, 상기 게이트전극(121)이 형성된 절연기판(110) 전면에 차례대로 제 1 절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(121) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.
이때, 상기 액티브패턴(124) 위에는 상기 액티브패턴(124)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 형성되게 된다.
그리고, 도 7e에 도시된 바와 같이, 상기 절연기판(110) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(124) 상부에 소오스전극(122)과 드레인전극(123)을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인(미도시)을 형성한다. 이때, 상기 액티브패턴(124) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)을 형성하게 된다.
이때, 본 발명의 실시예는 개별적인 마스크공정을 통해 액티브패턴(124) 및 소오스전극(122)과 드레인전극(123)을 형성하는 경우를 예를 들어 설명하고 있으나, 본 발명은 이에 한정되는 것이 아니며, 상기 액티브패턴(124) 및 소오스전극(122)과 드레인전극(123)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정으로 형성할 수도 있다.
또한, 상기 소오스전극(122)과 드레인전극(123)은 본 발명의 실시예에 따라 형성된 구리배선을 이용하여 형성할 수 있다.
다음으로, 도 7f에 도시된 바와 같이, 상기 소오스전극(122)과 드레인전극(123)이 형성된 절연기판(110) 전면에 제 2 절연막(115b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(115b)의 일부 영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
그리고, 도 7g에 도시된 바와 같이, 투명한 도전성 금속물질을 절연기판(110) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(140)을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
상기 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2g는 일반적인 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 구리배선 형성방법을 개략적으로 나타내는 예시도.
도 4는 도 3에 도시된 구리배선 형성방법에 있어서, 본 발명의 실시예에 따른 질화구리를 형성하기 위한 실험조건을 예시적으로 나타내는 표.
도 5 및 도 6은 도 4에 도시된 실험조건에 따라 형성된 질화구리의 온도에 따른 표면저항을 나타내는 그래프.
도 7a 내지 도 7g는 본 발명의 실시예에 따른 구리배선을 이용한 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 어레이 기판 120 : 도전막
121 : 게이트전극 122 : 소오스전극
123 : 드레인전극 124 : 액티브패턴
Claims (8)
- 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계; 및상기 도전막을 패터닝하여 구리배선을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 하는 구리배선의 형성방법.
- 제 1 항에 있어서, 상기 주입되는 질소 가스는 공정조건에 따라 변동이 되지만 125~500sccm 범위인 것을 특징으로 하는 구리배선의 형성방법.
- 제 1 항에 있어서, 상기 도전막은 상온에서부터 400℃까지의 온도 범위에서 형성하는 것을 특징으로 하는 구리배선의 형성방법.
- 기판을 제공하는 단계;챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 상기 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계;상기 도전막을 패터닝하여 게이트전극과 게이트라인을 형성하는 단계;상기 기판 위에 제 1 절연막을 형성하는 단계;상기 게이트전극 상부에 액티브패턴을 형성하는 단계;상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;상기 기판 위에 제 2 절연막을 형성하는 단계;상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 주입되는 질소 가스는 공정조건에 따라 변동이 되지만 125~500sccm 범위인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 도전막은 상온에서부터 400℃까지의 온도 범위에서 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 소오스전극과 드레인전극 및 데이터라인을 형성하는 단계는챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 상기 액티브패턴 상부에 질화구리로 이루어진 도전막을 형성하는 단계; 및상기 도전막을 패터닝하여 상기 액티브패턴 상부에 소오스전극과 드레인전극 을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 챔버 내에 아르곤 가스와 질소 가스를 각각 375sccm과 125sccm으로 주입한 상태에서 스퍼터링을 통해 상기 기판 위에 질화구리로 이루어진 도전막을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070126382A KR101397444B1 (ko) | 2007-12-06 | 2007-12-06 | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070126382A KR101397444B1 (ko) | 2007-12-06 | 2007-12-06 | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090059500A KR20090059500A (ko) | 2009-06-11 |
| KR101397444B1 true KR101397444B1 (ko) | 2014-05-20 |
Family
ID=40989592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070126382A KR101397444B1 (ko) | 2007-12-06 | 2007-12-06 | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101397444B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200018679A (ko) * | 2017-06-22 | 2020-02-19 | 이스트만 케미칼 컴파니 | 물리적으로 증착된 전기화학 센서용 전극 |
| US11835481B2 (en) | 2016-06-15 | 2023-12-05 | Eastman Chemical Company | Physical vapor deposited biosensor components |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040732A (ko) * | 1998-12-19 | 2000-07-05 | 구본준 | 박막트랜지스터 및 그의 제조방법 |
| KR100303141B1 (ko) | 1999-02-23 | 2001-09-26 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| KR20060027918A (ko) * | 2004-09-24 | 2006-03-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조방법 |
| KR20070053490A (ko) * | 2005-11-21 | 2007-05-25 | 삼성전자주식회사 | 표시기판의 제조 방법 |
-
2007
- 2007-12-06 KR KR1020070126382A patent/KR101397444B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040732A (ko) * | 1998-12-19 | 2000-07-05 | 구본준 | 박막트랜지스터 및 그의 제조방법 |
| KR100303141B1 (ko) | 1999-02-23 | 2001-09-26 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| KR20060027918A (ko) * | 2004-09-24 | 2006-03-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조방법 |
| KR20070053490A (ko) * | 2005-11-21 | 2007-05-25 | 삼성전자주식회사 | 표시기판의 제조 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11835481B2 (en) | 2016-06-15 | 2023-12-05 | Eastman Chemical Company | Physical vapor deposited biosensor components |
| KR20200018679A (ko) * | 2017-06-22 | 2020-02-19 | 이스트만 케미칼 컴파니 | 물리적으로 증착된 전기화학 센서용 전극 |
| US11881549B2 (en) | 2017-06-22 | 2024-01-23 | Eastman Chemical Company | Physical vapor deposited electrode for electrochemical sensors |
| KR102646492B1 (ko) * | 2017-06-22 | 2024-03-12 | 이스트만 케미칼 컴파니 | 물리적으로 증착된 전기화학 센서용 전극 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090059500A (ko) | 2009-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211235B2 (en) | Display device and manufacturing method thereof | |
| US7915062B2 (en) | Method of manufacturing a TFT array substrate | |
| US7566906B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8735883B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| CN107403806A (zh) | 显示装置 | |
| US7799619B2 (en) | Thin film transistor array substrate and fabricating method thereof | |
| KR101658533B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US20070031642A1 (en) | Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same | |
| KR101622733B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR20070009329A (ko) | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 | |
| CN101087004A (zh) | Tft阵列衬底、其制造方法以及显示装置 | |
| KR101308437B1 (ko) | 액정표시장치의 제조방법 | |
| KR101545923B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101397444B1 (ko) | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 | |
| KR100720445B1 (ko) | 액정표시소자의 콘택 배선 및 그 형성방법 | |
| KR101274684B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101605723B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| JP2008034853A (ja) | 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| KR100778835B1 (ko) | 액정표시장치의 제조방법 | |
| KR100928493B1 (ko) | 박막트랜지스터의 형성방법 | |
| KR101583602B1 (ko) | 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 | |
| KR20110058519A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20050096306A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP2000180890A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 6 |