KR101397444B1 - Method of forming a copper line and method of fabricating thin film transistor using thereof - Google Patents

Method of forming a copper line and method of fabricating thin film transistor using thereof Download PDF

Info

Publication number
KR101397444B1
KR101397444B1 KR1020070126382A KR20070126382A KR101397444B1 KR 101397444 B1 KR101397444 B1 KR 101397444B1 KR 1020070126382 A KR1020070126382 A KR 1020070126382A KR 20070126382 A KR20070126382 A KR 20070126382A KR 101397444 B1 KR101397444 B1 KR 101397444B1
Authority
KR
South Korea
Prior art keywords
forming
copper
substrate
nitrogen gas
conductive film
Prior art date
Application number
KR1020070126382A
Other languages
Korean (ko)
Other versions
KR20090059500A (en
Inventor
양희정
김동선
오두석
호원준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070126382A priority Critical patent/KR101397444B1/en
Publication of KR20090059500A publication Critical patent/KR20090059500A/en
Application granted granted Critical
Publication of KR101397444B1 publication Critical patent/KR101397444B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

본 발명의 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법은 별도의 확산 방지막이 없이 소량의 질소가 함유된 질화구리(CuN) 단일막으로 순수 구리의 비저항을 확보하는 동시에 순수 구리의 산화에 대한 저항성을 확보하기 위한 것으로, 기판을 제공하는 단계; 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 상기 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계; 상기 도전막을 패터닝하여 게이트전극과 게이트라인을 형성하는 단계; 상기 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브패턴을 형성하는 단계; 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 한다.The copper wiring forming method and the thin film transistor manufacturing method using the copper wiring of the present invention are characterized in that a resistivity of pure copper is secured by a single film of copper nitride (CuN) containing a small amount of nitrogen without an additional diffusion preventing film, Claims [I] A method for securing resistivity, comprising: providing a substrate; Forming a conductive film made of copper nitride on the substrate by sputtering while injecting argon gas and nitrogen gas into the chamber; Forming a gate electrode and a gate line by patterning the conductive film; Forming a first insulating film on the substrate; Forming an active pattern on the gate electrode; Forming a source electrode and a drain electrode on the active pattern, forming a data line crossing the gate line and defining a pixel region; Forming a second insulating film on the substrate; Removing a portion of the second insulating film to form a contact hole exposing a portion of the drain electrode; And forming a pixel electrode electrically connected to the drain electrode through the contact hole, wherein a ratio of nitrogen gas to the injected argon gas ranges from 0.1 to 2.

구리배선, 질화구리, 비저항, 표면산화, 박막 트랜지스터 Copper wiring, copper nitride, resistivity, surface oxidation, thin film transistor

Description

구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법{METHOD OF FORMING A COPPER LINE AND METHOD OF FABRICATING THIN FILM TRANSISTOR USING THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a copper wiring forming method and a thin film transistor manufacturing method using the copper wiring,

본 발명은 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 박막 트랜지스터의 배선을 저저항 금속인 구리로 형성하기 위한 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a copper wiring forming method and a method of manufacturing a thin film transistor using the same, and more particularly, to a copper wiring forming method for forming a wiring of a thin film transistor from copper, which is a low resistance metal, .

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, interest in information display has increased, and a demand for using portable information media has increased, and a light-weight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out. Particularly, among such flat panel display devices, a liquid crystal display (LCD) is an apparatus for displaying an image using the optical anisotropy of a liquid crystal, and is excellent in resolution, color display and picture quality and is actively applied to a notebook or a desktop monitor have.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기 판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display comprises a color filter substrate, an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.An active matrix (AM) method, which is a driving method mainly used in the liquid crystal display, is a method of driving a liquid crystal of a pixel portion by using an amorphous silicon thin film transistor (a-Si TFT) to be.

이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, the structure of a typical liquid crystal display device will be described in detail with reference to FIG.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display comprises a color filter substrate 5, an array substrate 10, and a liquid crystal layer (not shown) formed between the color filter substrate 5 and the array substrate 10 30).

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 includes a color filter C composed of a plurality of sub-color filters 7 implementing colors of red (R), green (G) and blue (B) A black matrix 6 for separating the sub-color filters 7 from each other and shielding light transmitted through the liquid crystal layer 30 and a transparent common electrode for applying a voltage to the liquid crystal layer 30 8).

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영 역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.The array substrate 10 includes a plurality of gate lines 16 and data lines 17 arranged vertically and horizontally to define a plurality of pixel regions P and a plurality of gate lines 16 and data lines 17 A thin film transistor T which is a switching element formed in the intersection region and a pixel electrode 18 formed on the pixel region P. [

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 constituted as described above are adhered to each other by a sealant (not shown) formed on the periphery of the image display area to constitute a liquid crystal display panel, 5 and the array substrate 10 are bonded together through a cemented key (not shown) formed on the color filter substrate 5 or the array substrate 10.

상기 박막 트랜지스터는 액정표시장치가 대면적화될수록 게이트 신호의 지연을 방지하기 위해 게이트전극을 구리(Cu) 등의 저저항 금속으로 형성한다. 이때, 상기 구리는 이온의 크기가 작아 실리콘 또는 산화실리콘으로 확산이 잘 된다. 따라서, 산화실리콘으로 이루어진 절연기판 상에 구리로 게이트전극과 게이트라인의 게이트 배선을 형성하게 되면 구리가 절연기판 내로 확산되어 경계 프로파일이 명확하지 않고 접착력이 저하되게 된다. 이에 따라 절연기판 위에 구리를 증착하기 전에 소정의 확산 방지막을 형성하여 상기 구리가 절연기판으로 확산되는 것을 방지하여 접착 특성을 향상시킨다.The thin film transistor is formed of a low resistance metal such as copper (Cu) to prevent the delay of the gate signal as the liquid crystal display becomes larger. At this time, the copper has a small ion size and is well diffused into silicon or silicon oxide. Therefore, when the gate wiring of the gate electrode and the gate line is formed of copper on the insulating substrate made of silicon oxide, the copper diffuses into the insulating substrate, the boundary profile is not clear, and the adhesive force is lowered. Accordingly, a predetermined diffusion barrier film is formed before the copper is deposited on the insulating substrate to prevent the copper from diffusing into the insulating substrate, thereby improving the adhesion property.

도 2a 내지 도 2g는 일반적인 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.2A to 2G are sectional views sequentially showing a manufacturing process of a general thin film transistor.

도 2a에 도시된 바와 같이, 석영 또는 유리 등의 절연기판(10) 위에 스퍼터링(sputtering) 등의 방법으로 티타늄(Ti), 탄탈늄(Ta), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni) 또는 백금(Pt) 등의 고융점 금속을 증착하여 확산 방지막(20a)을 형성한다.(Ti), tantalum (Ta), molybdenum (Mo), chromium (Cr), nickel (Ni), and the like are formed on the insulating substrate 10 such as quartz or glass by sputtering or the like Ni) or platinum (Pt) is deposited to form the diffusion preventing film 20a.

그리고, 상기 확산 방지막(20a) 위에 스퍼터링 등의 방법으로 구리 도전 막(20b)을 형성하고, 상기 구리 도전막(20b) 위에 티타늄, 탄탈늄, 몰리브덴, 크롬, 니켈 또는 백금 등의 고융점 금속을 증착하여 소정의 캡(cap)층(20c)을 형성한다.A copper conductive film 20b is formed on the diffusion preventing film 20a by sputtering or the like and a refractory metal such as titanium, tantalum, molybdenum, chromium, nickel, or platinum is formed on the copper conductive film 20b. And a predetermined cap layer 20c is formed by vapor deposition.

다음으로, 도 2b에 도시된 바와 같이, 상기 캡층(20c) 위에 포토레지스트를 도포한 후, 포토리소그래피공정(제 1 마스크공정)을 이용하여 노광 및 현상하여 상기 캡층(20c) 위에 소정의 마스크패턴(70)을 형성한다.Next, as shown in FIG. 2B, a photoresist is coated on the cap layer 20c, and then exposed and developed using a photolithography process (first mask process) to form a predetermined mask pattern (70).

이후, 도 2c에 도시된 바와 같이, 상기 마스크패턴(70)을 마스크로 하여 상기 캡층(20c)의 노출된 부분을 불산(HF)으로 식각하고, 상기 구리 도전막(20b)을 인산(H3PO4), 질산(HNO3) 또는 초산 등으로 습식 식각하여 상기 확산 방지막(20a)을 노출시킨다. 계속해서, 상기 노출된 확산 방지막(20a)을 불산으로 습식 식각하거나 반응성이온식각(Reactive Ion Etching; RIE) 등의 건식 식각하여 제거한다.2C, the exposed portion of the cap layer 20c is etched with HF using the mask pattern 70 as a mask, and the copper conductive layer 20b is etched with phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), acetic acid or the like to expose the diffusion prevention film 20a. Subsequently, the exposed diffusion barrier layer 20a is removed by wet etching with hydrofluoric acid or dry etching such as reactive ion etching (RIE).

이때, 상기 식각공정을 통해 패터닝된 확산 방지막패턴(21a), 구리 도전막패턴(21b) 및 캡층패턴(21c)은 게이트전극(21)이 된다.At this time, the diffusion prevention film pattern 21a, the copper conductive film pattern 21b, and the cap layer pattern 21c patterned through the etching process become the gate electrode 21.

다음으로, 도 2d에 도시된 바와 같아, 상기 게이트전극(21)이 형성된 절연기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.Next, as shown in FIG. 2D, a first insulating film 15a, an amorphous silicon thin film and an n + amorphous silicon thin film are sequentially deposited on the entire surface of the insulating substrate 10 on which the gate electrode 21 is formed The amorphous silicon thin film and the n + amorphous silicon thin film are selectively patterned using a photolithography process (second mask process) to form an active pattern 24 made of the amorphous silicon thin film on the gate electrode 21.

이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.At this time, an n + amorphous silicon thin film pattern 25 patterned in the same manner as the active pattern 24 is formed on the active pattern 24.

이때, 상기 캡층패턴(21c)은 구리 도전막패턴(21b) 내의 구리 성분이 상기 제 1 절연막(15a)으로 확산되는 것을 방지하여 절연특성 등의 물리적 특성이 저하되는 것을 방지한다.At this time, the cap layer pattern 21c prevents the copper component in the copper conductive layer pattern 21b from being diffused into the first insulating layer 15a, thereby preventing the physical properties such as the insulation characteristics from being degraded.

그리고, 도 2e에 도시된 바와 같이, 상기 절연기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25n)을 형성하게 된다.2E, a conductive metal material is deposited on the entire surface of the insulating substrate 10 and then selectively patterned using a photolithography process (a third mask process) The electrode 22 and the drain electrode 23 are formed. At this time, the n + amorphous silicon thin film pattern formed on the active pattern 24 is removed by the third mask process so that the active pattern 24 and the source / drain electrodes 22 and 23 are ohmic- Thereby forming an ohmic contact layer 25n for ohmic contact.

다음으로, 도 2f에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 절연기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.Next, as shown in FIG. 2F, a second insulating film 15b is deposited on the entire surface of the insulating substrate 10 on which the source electrode 22 and the drain electrode 23 are formed, and then a photolithography process A part of the second insulating film 15b is removed through the contact hole 40 to expose a part of the drain electrode 23.

마지막으로, 도 2g에 도시된 바와 같이, 투명한 도전성 금속물질을 절연기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.Finally, as shown in FIG. 2G, a transparent conductive metal material is deposited on the entire surface of the insulating substrate 10, and then selectively patterned using a photolithography process (fifth mask process) The pixel electrode 18 electrically connected to the drain electrode 23 is formed.

상술한 바와 같이 일반적인 박막 트랜지스터의 제조방법은 게이트전극을 형성하기 위해 절연기판 위에 고융점 금속의 확산 방지막, 구리 도전막 및 고융점 금속의 캡층을 형성하게 된다. 이때, 상기 확산 방지막 및 캡층에 의해 구리 도전막 내의 구리 성분이 절연기판과 이후에 형성될 제 1 절연막으로 확산되는 것이 방지되므로 상기 절연기판과 게이트전극 사이의 접착력이 향상되고 제 1 절연막의 절연특성 등의 물리적 특성이 저하되는 것이 방지되게 된다.As described above, in the general method of manufacturing a thin film transistor, a diffusion barrier film of a refractory metal, a copper conductive film, and a cap layer of a refractory metal are formed on an insulating substrate to form a gate electrode. Since the copper component in the copper conductive film is prevented from diffusing into the first insulating film to be formed later with the insulating substrate, the adhesion between the insulating substrate and the gate electrode is improved by the diffusion preventing film and the cap layer, And the like can be prevented from deteriorating.

그러나, 상기의 일반적인 박막 트랜지스터의 제조방법은 상기 고융점 금속의 확산 방지막 및 캡층을 상기 구리 도전막과 다른 에천트(etchant)를 사용하여 개별적으로 식각하여야 하기 때문에 게이트전극을 패터닝할 때 3번의 식각공정을 거쳐야 한다. 이에 따라 공정이 복잡해지는 문제점이 있었다.However, since the diffusion barrier film and the cap layer of the refractory metal are separately etched by using etchants different from the copper conductive film, the conventional method of fabricating the thin film transistor requires etching three times when patterning the gate electrode. Process. Thus complicating the process.

본 발명은 상기한 문제를 해결하기 위한 것으로, 구리배선 형성에 필요한 확산 방지층을 사용하지 않고 소량의 질소가 함유된 질화구리 단일막으로 기판과의 접착력을 확보하도록 한 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a copper wiring forming method for securing an adhesive force with a substrate by using a copper nitride single film containing a small amount of nitrogen without using a diffusion preventing layer required for forming copper wiring, And a method of manufacturing a transistor.

본 발명의 다른 목적은 상기 질화구리 단일막으로 순수 구리의 산화에 대한 저항성을 확보하도록 한 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는데 있다.It is another object of the present invention to provide a method of forming a copper wiring and a method of manufacturing a thin film transistor using the copper nitride single film so as to ensure resistance to oxidation of pure copper.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and claims.

상기한 목적을 달성하기 위하여, 본 발명의 구리배선 형성방법은 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계; 및 상기 도전막을 패터닝하여 구리배선을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a copper wiring, the method including forming a conductive film made of copper nitride on a substrate through sputtering with argon gas and nitrogen gas being introduced into the chamber; And forming a copper wiring by patterning the conductive film, wherein a ratio of nitrogen gas to the injected argon gas ranges from 0.1 to 2.

또한, 본 발명의 박막 트랜지스터의 제조방법은 기판을 제공하는 단계; 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 상기 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계; 상기 도전막을 패터닝하여 게이트전 극과 게이트라인을 형성하는 단계; 상기 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브패턴을 형성하는 단계; 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 한다.Further, a method of manufacturing a thin film transistor of the present invention includes: providing a substrate; Forming a conductive film made of copper nitride on the substrate by sputtering while injecting argon gas and nitrogen gas into the chamber; Forming a gate electrode and a gate electrode by patterning the conductive film; Forming a first insulating film on the substrate; Forming an active pattern on the gate electrode; Forming a source electrode and a drain electrode on the active pattern, forming a data line crossing the gate line and defining a pixel region; Forming a second insulating film on the substrate; Removing a portion of the second insulating film to form a contact hole exposing a portion of the drain electrode; And forming a pixel electrode electrically connected to the drain electrode through the contact hole, wherein a ratio of nitrogen gas to the injected argon gas ranges from 0.1 to 2.

상술한 바와 같이, 본 발명에 따른 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법은 질화구리 단일막으로 박막 트랜지스터의 배선을 형성하도록 함으로써 공정을 단순화시킬 수 있는 효과를 제공한다.As described above, the copper wiring forming method and the thin film transistor manufacturing method using the copper wiring according to the present invention provide the effect of simplifying the process by forming the wiring of the thin film transistor with the copper nitride single film.

또한, 본 발명에 따른 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법은 상기 박막 트랜지스터의 배선을 패터닝하기 위한 식각공정 수를 감소시켜 공정을 단순화시킬 수 있게 된다.In addition, the copper wiring forming method and the thin film transistor manufacturing method using the copper wiring according to the present invention can simplify the process by reducing the number of etching processes for patterning the wiring of the thin film transistor.

또한, 본 발명에 따른 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법은 질화구리 단일막으로도 순수 구리의 비저항을 확보하는 동시에 표면산화로부터 보호할 수 있는 우수한 물성의 구리배선을 제공하게 된다.Also, the copper wiring forming method and the thin film transistor manufacturing method using the copper wiring according to the present invention can provide a copper wiring having excellent physical properties that can secure the resistivity of pure copper and protect it from surface oxidation even with a single copper nitride film.

이하, 첨부한 도면을 참조하여 본 발명에 따른 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of a copper wiring forming method and a method of manufacturing a thin film transistor using the copper wiring according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 구리배선 형성방법을 개략적으로 나타내는 예시도이다.3 is an exemplary view schematically showing a copper wiring forming method according to an embodiment of the present invention.

도면에 도시된 바와 같이, 석영 또는 유리 등의 절연기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 구리 도전막(120)을 형성한다.As shown in the drawing, a copper conductive film 120 is formed on an insulating substrate 110 such as quartz or glass by sputtering or the like.

이때, 상기 구리 도전막(120)은 아르곤과 같은 불활성 가스로 채워진 스퍼터링 챔버 내에 질소(N2) 가스의 양을 최소화한 상태에서 스퍼터링함으로써 상기 절연기판(110) 위에 소량의 질소가 함유된 질화구리(CuN)로 형성되게 된다.At this time, the copper conductive film 120 is formed by sputtering a sputtering chamber filled with an inert gas such as argon in a state where the amount of nitrogen (N 2 ) gas is minimized, thereby forming a copper nitride (CuN).

여기서, 상기 질화구리는 질소가 소량 함유되어 있지만, 순수 구리와 같은 수준의 비저항을 가지게 되는 동시에 상기 절연기판(110)으로의 구리 이온의 확산이 방지되어 상기 절연기판(110)과의 접착력이 확보되게 된다. 또한, 상기 본 발명의 실시예에 따른 질화구리는 순수 구리의 산화에 대한 저항성이 확보되는 특징을 나타낸다.Although the copper nitride contains a small amount of nitrogen, the copper nitride has a resistivity of the same level as that of pure copper, and diffusion of copper ions into the insulating substrate 110 is prevented so that adhesion with the insulating substrate 110 is ensured . In addition, the copper nitride according to the embodiment of the present invention is characterized in that resistance against oxidation of pure copper is ensured.

이때, 상기 질화구리는 순수 구리의 비저항을 확보하기 위해 질소가 소량으로 함유되어야 하며, 이를 위해 주입되는 아르곤에 대한 질소 가스의 비가 0.1~2 정도가 되어야 한다. 이때, 상기 주입되는 질소 가스는 공정조건에 따라 변동이 되지만 500sccm 이하인 것이 바람직하다.At this time, the copper nitride should contain a small amount of nitrogen in order to secure the resistivity of pure copper. For this, the ratio of nitrogen gas to argon injected should be about 0.1 ~ 2. At this time, the injected nitrogen gas may vary depending on process conditions, but it is preferably 500 sccm or less.

도 4는 도 3에 도시된 구리배선 형성방법에 있어서, 본 발명의 실시예에 따른 질화구리를 형성하기 위한 실험조건을 예시적으로 나타내는 표다.FIG. 4 is a diagram exemplarily showing experimental conditions for forming copper nitride according to the embodiment of the present invention in the copper wiring forming method shown in FIG. 3; FIG.

도면에 도시된 바와 같이, 실험은 아르곤 가스와 질소 가스의 주입량을 제외하고는 동일한 공정조건 하에서 진행되었으며, 4번째 조건은 질소 가스가 주입되지 않아 순수 구리로 이루어진 구리배선이 형성된 경우를 나타내고 있다.As shown in the figure, the experiment was conducted under the same process conditions except for the injection amount of argon gas and nitrogen gas, and the fourth condition was a case where copper wiring made of pure copper was formed without injecting nitrogen gas.

첫 번째 조건 내지 3번째 조건은 상대적으로 적은 양의 아르곤 가스와 질소 가스가 주입되는 경우를 나타내고 5번째 조건 내지 8번째 조건은 상기 첫 번째 조건 내지 3번째 조건에 비해 상대적으로 많은 양의 아르곤 가스와 질소 가스가 주입되는 경우를 나타내고 있다.The first condition to the third condition represents a case where a relatively small amount of argon gas and nitrogen gas are injected and the fifth condition to the eighth condition represents a relatively large amount of argon gas and And nitrogen gas is injected.

이때, 상기 첫 번째 조건은 아르곤 가스와 질소 가스가 각각 250sccm과 500sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 2인 경우를 나타내고 있으며, 2번째 조건은 2번째 조건은 아르곤 가스와 질소 가스가 각각 250sccm과 250sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 1인 경우를 나타내고 있다.In this case, the first condition is that the ratio of nitrogen gas to argon gas injected at 250 sccm and 500 sccm is 2, respectively. In the second condition, argon gas and nitrogen gas And 250 sccm and 250 sccm, respectively, and the ratio of nitrogen gas to argon injected is 1, respectively.

그리고, 상기 3번째 조건은 아르곤 가스와 질소 가스가 각각 375sccm과 125sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 0.33인 경우를 나타내고 있다.In the third condition, the ratio of nitrogen gas to argon gas injected with argon gas and nitrogen gas of 375 sccm and 125 sccm, respectively, is 0.33.

또한, 상기 5번째 조건 및 6번째 조건은 아르곤 가스는 주입되지 않은 상태에서 질소 가스만 각각 1500sccm 및 1000sccm으로 주입된 경우를 나타내고 있으며, 상기 7번째 조건은 아르곤 가스와 질소 가스가 각각 500sccm과 10000sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 2인 경우를 나타내고 있다.In the fifth condition and the sixth condition, only nitrogen gas was injected at a flow rate of 1500 sccm and 1000 sccm, respectively, while the argon gas and nitrogen gas were injected at 500 sccm and 10000 sccm respectively And the ratio of nitrogen gas to argon injected and injected is 2.

그리고, 상기 8번째 조건은 아르곤 가스와 질소 가스가 각각 500sccm과 500sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 1인 경우를 나타내고 있다.The eighth condition is a case where the ratio of nitrogen gas to argon injected with argon gas and nitrogen gas injected at 500 sccm and 500 sccm is 1, respectively.

도 5 및 도 6은 도 4에 도시된 실험조건에 따라 형성된 질화구리의 온도에 따른 표면저항을 나타내는 그래프이다.FIGS. 5 and 6 are graphs showing surface resistances of copper nitride formed according to the experimental conditions shown in FIG. 4 according to temperature. FIG.

먼저, 상기 도 4에 도시된 첫 번째 조건 내지 3번째 조건에 따라 형성된 질화구리의 경우에는 도 5에 도시된 바와 같이, 상온에서부터 400℃까지의 온도 하에서 실질적으로 상기 4번째 조건의 순수 구리의 표면저항과 유사한 낮은 표면저항을 가짐을 알 수 있다.In the case of the copper nitride formed according to the first condition to the third condition shown in FIG. 4, as shown in FIG. 5, the surface of the pure copper of the fourth condition It has a low surface resistance similar to that of a resistor.

특히, 주입되는 아르곤에 대한 질소 가스의 비가 1 이하인 상기 2번째 조건과 3번째 조건의 질화구리는 0.5Ω/cm2이하의 낮은 표면저항을 가지게 되어 순수 구리의 비저항을 확보할 수 있음을 알 수 있다.Particularly, it can be seen that the copper nitride having the ratio of the nitrogen gas to the injected argon of 1 or less and having the third condition has a low surface resistance of 0.5? / Cm 2 or less, thereby securing the resistivity of pure copper have.

또한, 상기 도 4에 도시된 5번째 조건 내지 7번째 조건에 따라 형성된 질화구리의 경우에는 도 6에 도시된 바와 같이, 상온에서부터 400℃까지의 온도 하에서 표면저항이 2Ω/cm2이상이며, 특히 낮은 온도 하에서는 비교적 큰 표면저항을 가짐을 알 수 있다.In the case of copper nitride formed according to the fifth to seventh conditions shown in FIG. 4, as shown in FIG. 6, the surface resistance is 2 Ω / cm 2 or more at a temperature from room temperature to 400 ° C., And a relatively large surface resistance at a low temperature.

다만, 아르곤 가스와 질소 가스가 각각 500sccm과 500sccm으로 주입되어 주입되는 아르곤에 대한 질소 가스의 비가 1인 조건에 따라 형성된 질화구리의 경우에는 상기 5번째 조건 내지 7번째 조건에 따라 형성된 질화구리에 비해 낮은 표면저항을 가짐을 알 수 있다.However, in the case of copper nitride formed under the condition that the ratio of nitrogen gas to argon injected with argon gas and nitrogen gas injected at 500 sccm and 500 sccm, respectively, is 1, copper nitride formed according to the fifth to seventh conditions It has a low surface resistance.

도 7a 내지 도 7g는 본 발명의 실시예에 따른 구리배선을 이용한 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.FIGS. 7A to 7G are cross-sectional views sequentially illustrating a manufacturing process of a thin film transistor using a copper wiring according to an embodiment of the present invention.

도 7a에 도시된 바와 같이, 석영 또는 유리 등의 절연기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 질소가 소량으로 함유된 질화구리(CuN)로 이루어진 구리 도전막(120)을 형성한다.As shown in FIG. 7A, a copper conductive film 120 made of copper nitride (CuN) containing a small amount of nitrogen is formed on an insulating substrate 110 such as quartz or glass by a method such as sputtering.

여기서, 상기 구리 도전막(120)은 챔버(chamber) 내에 아르곤 가스와 질소 가스를 주입하는 반응성 스퍼터링(reactive sputtering) 방법으로 형성하며, 이때 상기 주입되는 아르곤에 대한 질소 가스의 비가 0.1~2 정도가 되어야 한다. 또한, 전술한 바와 같이 상기 주입되는 질소 가스는 공정조건에 따라 변동이 되지만 500sccm 이하인 것이 바람직하다.Here, the copper conductive layer 120 is formed by a reactive sputtering method of injecting an argon gas and a nitrogen gas into a chamber, wherein the ratio of the nitrogen gas to the injected argon is about 0.1 to 2 . Further, as described above, the injected nitrogen gas varies depending on process conditions, but it is preferable that the injected nitrogen gas is 500 sccm or less.

다음으로, 도 7b에 도시된 바와 같이, 상기 구리 도전막(120) 위에 포토레지스트를 도포한 후, 포토리소그래피공정(제 1 마스크공정)을 이용하여 노광 및 현상하여 상기 구리 도전막(120) 위에 소정의 마스크패턴(170)을 형성한다.Next, as shown in FIG. 7B, a photoresist is coated on the copper conductive layer 120, and then exposed and developed using a photolithography process (first mask process) to form a copper layer on the copper conductive layer 120 A predetermined mask pattern 170 is formed.

이후, 도 7c에 도시된 바와 같이, 상기 마스크패턴(170)을 마스크로 하여 상기 구리 도전막(120)의 노출된 부분을 인산, 질산, 초산 또는 인산＋초산＋질산＋물의 혼산으로 한번에 습식 식각하여 게이트전극(121)과 게이트라인(미도시)을 형성한다. 이와 같이 본 발명의 실시예의 경우에는 한번의 식각 공정으로 게이트전극(121)을 형성할 수 있어 공정이 단순화되는 효과를 제공한다.7C, using the mask pattern 170 as a mask, the exposed portion of the copper electroconductive film 120 is wet etched by a mixture of phosphoric acid, nitric acid, acetic acid or phosphoric acid + acetic acid + nitric acid + water, Thereby forming a gate electrode 121 and a gate line (not shown). As described above, in the embodiment of the present invention, the gate electrode 121 can be formed by a single etching process, thereby simplifying the process.

다음으로, 도 7d에 도시된 바와 같아, 상기 게이트전극(121)이 형성된 절연기판(110) 전면에 차례대로 제 1 절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(121) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.7D, the first insulating layer 115a, the amorphous silicon thin film and the n + amorphous silicon thin film are sequentially deposited on the entire surface of the insulating substrate 110 on which the gate electrode 121 is formed. Then, The active pattern 124 made of the amorphous silicon thin film is formed on the gate electrode 121 by selectively patterning the amorphous silicon thin film and the n + amorphous silicon thin film using a process (second mask process).

이때, 상기 액티브패턴(124) 위에는 상기 액티브패턴(124)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 형성되게 된다.At this time, an n + amorphous silicon thin film pattern 125 patterned in the same manner as the active pattern 124 is formed on the active pattern 124.

그리고, 도 7e에 도시된 바와 같이, 상기 절연기판(110) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(124) 상부에 소오스전극(122)과 드레인전극(123)을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인(미도시)을 형성한다. 이때, 상기 액티브패턴(124) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)을 형성하게 된다.7E, a conductive metal material is deposited on the entire surface of the insulating substrate 110, and then selectively patterned using a photolithography process (a third mask process) An electrode 122 and a drain electrode 123 are formed, and a data line (not shown) which intersects the gate line and defines a pixel region is formed. At this time, the n + amorphous silicon thin film pattern formed on the active pattern 124 is removed by the third mask process to form ohmic-contact holes between the active pattern 124 and the source / drain electrodes 122 and 123, Thereby forming an ohmic contact layer 125n to be contacted.

이때, 본 발명의 실시예는 개별적인 마스크공정을 통해 액티브패턴(124) 및 소오스전극(122)과 드레인전극(123)을 형성하는 경우를 예를 들어 설명하고 있으나, 본 발명은 이에 한정되는 것이 아니며, 상기 액티브패턴(124) 및 소오스전극(122)과 드레인전극(123)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정으로 형성할 수도 있다.Although the active pattern 124 and the source electrode 122 and the drain electrode 123 are formed through an individual mask process in the embodiment of the present invention, the present invention is not limited thereto. The active pattern 124 and the source and drain electrodes 122 and 123 may be formed by a single mask process by using a half-tone mask.

또한, 상기 소오스전극(122)과 드레인전극(123)은 본 발명의 실시예에 따라 형성된 구리배선을 이용하여 형성할 수 있다.The source electrode 122 and the drain electrode 123 may be formed using a copper wiring formed according to an embodiment of the present invention.

다음으로, 도 7f에 도시된 바와 같이, 상기 소오스전극(122)과 드레인전극(123)이 형성된 절연기판(110) 전면에 제 2 절연막(115b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(115b)의 일부 영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.Next, as shown in FIG. 7F, a second insulating layer 115b is deposited on the entire surface of the insulating substrate 110 on which the source electrode 122 and the drain electrode 123 are formed, and then a photolithography process A portion of the second insulating layer 115b is removed to form a contact hole 140 exposing a portion of the drain electrode 123. [

그리고, 도 7g에 도시된 바와 같이, 투명한 도전성 금속물질을 절연기판(110) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(140)을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.7G, a transparent conductive metal material is deposited on the entire surface of the insulating substrate 110, and then selectively patterned using a photolithography process (fifth mask process) to form a drain A pixel electrode 118 electrically connected to the electrode 123 is formed.

상기 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.Although the above embodiment describes an amorphous silicon thin film transistor using an amorphous silicon thin film as an active pattern, the present invention is not limited thereto, and the present invention can also be applied to a polycrystalline silicon thin film transistor using a polycrystalline silicon thin film as the active pattern do.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.In addition, the present invention can be applied not only to a liquid crystal display device but also to other display devices manufactured using thin film transistors, for example, organic electroluminescent display devices in which organic light emitting diodes (OLEDs) have.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도 2a 내지 도 2g는 일반적인 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.2A to 2G are cross-sectional views sequentially showing a manufacturing process of a general thin-film transistor.

도 3은 본 발명의 실시예에 따른 구리배선 형성방법을 개략적으로 나타내는 예시도.3 is a schematic view showing a method of forming a copper wiring according to an embodiment of the present invention.

도 4는 도 3에 도시된 구리배선 형성방법에 있어서, 본 발명의 실시예에 따른 질화구리를 형성하기 위한 실험조건을 예시적으로 나타내는 표.4 is a table exemplarily showing experimental conditions for forming copper nitride according to an embodiment of the present invention in the copper wiring forming method shown in FIG.

도 5 및 도 6은 도 4에 도시된 실험조건에 따라 형성된 질화구리의 온도에 따른 표면저항을 나타내는 그래프.FIGS. 5 and 6 are graphs showing surface resistances of copper nitride formed according to the experimental conditions shown in FIG. 4 according to temperature. FIG.

도 7a 내지 도 7g는 본 발명의 실시예에 따른 구리배선을 이용한 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.7A to 7G are cross-sectional views sequentially showing a manufacturing process of a thin film transistor using a copper wiring according to an embodiment of the present invention.

** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS

110 : 어레이 기판 120 : 도전막110: array substrate 120: conductive film

121 : 게이트전극 122 : 소오스전극121: gate electrode 122: source electrode

123 : 드레인전극 124 : 액티브패턴123: drain electrode 124: active pattern

Claims (8)

챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계; 및Forming a conductive film made of copper nitride on the substrate through sputtering in a state where argon gas and nitrogen gas are injected into the chamber; And 상기 도전막을 패터닝하여 구리배선을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 하는 구리배선의 형성방법.And forming a copper wiring by patterning the conductive film, wherein a ratio of the nitrogen gas to the injected argon gas ranges from 0.1 to 2. 제 1 항에 있어서, 상기 주입되는 질소 가스는 공정조건에 따라 변동이 되지만 125~500sccm 범위인 것을 특징으로 하는 구리배선의 형성방법.2. The method of claim 1, wherein the injected nitrogen gas varies in a range of 125-500 sccm, depending on process conditions. 제 1 항에 있어서, 상기 도전막은 상온에서부터 400℃까지의 온도 범위에서 형성하는 것을 특징으로 하는 구리배선의 형성방법.The method of forming a copper wiring according to claim 1, wherein the conductive film is formed at a temperature ranging from room temperature to 400 占 폚. 기판을 제공하는 단계;Providing a substrate; 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 상기 기판 위에 질화구리로 이루어진 도전막을 형성하는 단계;Forming a conductive film made of copper nitride on the substrate by sputtering while injecting argon gas and nitrogen gas into the chamber; 상기 도전막을 패터닝하여 게이트전극과 게이트라인을 형성하는 단계;Forming a gate electrode and a gate line by patterning the conductive film; 상기 기판 위에 제 1 절연막을 형성하는 단계;Forming a first insulating film on the substrate; 상기 게이트전극 상부에 액티브패턴을 형성하는 단계;Forming an active pattern on the gate electrode; 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;Forming a source electrode and a drain electrode on the active pattern, forming a data line crossing the gate line and defining a pixel region; 상기 기판 위에 제 2 절연막을 형성하는 단계;Forming a second insulating film on the substrate; 상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및Removing a portion of the second insulating film to form a contact hole exposing a portion of the drain electrode; And 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 주입되는 아르곤 가스에 대한 질소 가스의 비는 0.1~2 범위인 것을 특징으로 하는 박막 트랜지스터의 제조방법.And forming a pixel electrode electrically connected to the drain electrode through the contact hole, wherein a ratio of nitrogen gas to the injected argon gas ranges from 0.1 to 2. 제 4 항에 있어서, 상기 주입되는 질소 가스는 공정조건에 따라 변동이 되지만 125~500sccm 범위인 것을 특징으로 하는 박막 트랜지스터의 제조방법.5. The method of claim 4, wherein the injected nitrogen gas varies in a range of 125 to 500 sccm, depending on process conditions. 제 4 항에 있어서, 상기 도전막은 상온에서부터 400℃까지의 온도 범위에서 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.5. The method according to claim 4, wherein the conductive film is formed at a temperature ranging from room temperature to 400 占 폚. 제 4 항에 있어서, 상기 소오스전극과 드레인전극 및 데이터라인을 형성하는 단계는5. The method of claim 4, wherein forming the source electrode, the drain electrode, and the data line comprises: 챔버 내에 아르곤 가스와 질소 가스를 주입한 상태에서 스퍼터링을 통해 상기 액티브패턴 상부에 질화구리로 이루어진 도전막을 형성하는 단계; 및Forming a conductive film made of copper nitride on the active pattern through sputtering while injecting argon gas and nitrogen gas into the chamber; And 상기 도전막을 패터닝하여 상기 액티브패턴 상부에 소오스전극과 드레인전극 을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.Forming a source electrode and a drain electrode on the active pattern by patterning the conductive film; and forming a data line crossing the gate line and defining a pixel region. 제 4 항에 있어서, 상기 챔버 내에 아르곤 가스와 질소 가스를 각각 375sccm과 125sccm으로 주입한 상태에서 스퍼터링을 통해 상기 기판 위에 질화구리로 이루어진 도전막을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.5. The method of claim 4, wherein a conductive film made of copper nitride is formed on the substrate by sputtering while injecting argon gas and nitrogen gas into the chamber at 375 sccm and 125 sccm, respectively.
KR1020070126382A 2007-12-06 2007-12-06 Method of forming a copper line and method of fabricating thin film transistor using thereof KR101397444B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070126382A KR101397444B1 (en) 2007-12-06 2007-12-06 Method of forming a copper line and method of fabricating thin film transistor using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070126382A KR101397444B1 (en) 2007-12-06 2007-12-06 Method of forming a copper line and method of fabricating thin film transistor using thereof

Publications (2)

Publication Number Publication Date
KR20090059500A KR20090059500A (en) 2009-06-11
KR101397444B1 true KR101397444B1 (en) 2014-05-20

Family

ID=40989592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070126382A KR101397444B1 (en) 2007-12-06 2007-12-06 Method of forming a copper line and method of fabricating thin film transistor using thereof

Country Status (1)

Country Link
KR (1) KR101397444B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018679A (en) * 2017-06-22 2020-02-19 이스트만 케미칼 컴파니 Electrode for physically deposited electrochemical sensor
US11835481B2 (en) 2016-06-15 2023-12-05 Eastman Chemical Company Physical vapor deposited biosensor components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040732A (en) * 1998-12-19 2000-07-05 구본준 Thin film transistor and method for manufacturing the same
KR100303141B1 (en) 1999-02-23 2001-09-26 구본준, 론 위라하디락사 Method for fabricating thin film transistor
KR20060027918A (en) * 2004-09-24 2006-03-29 삼성전자주식회사 Thin film transistor array panel and manufacturing method therefor
KR20070053490A (en) * 2005-11-21 2007-05-25 삼성전자주식회사 Method of fabricating display substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040732A (en) * 1998-12-19 2000-07-05 구본준 Thin film transistor and method for manufacturing the same
KR100303141B1 (en) 1999-02-23 2001-09-26 구본준, 론 위라하디락사 Method for fabricating thin film transistor
KR20060027918A (en) * 2004-09-24 2006-03-29 삼성전자주식회사 Thin film transistor array panel and manufacturing method therefor
KR20070053490A (en) * 2005-11-21 2007-05-25 삼성전자주식회사 Method of fabricating display substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11835481B2 (en) 2016-06-15 2023-12-05 Eastman Chemical Company Physical vapor deposited biosensor components
KR20200018679A (en) * 2017-06-22 2020-02-19 이스트만 케미칼 컴파니 Electrode for physically deposited electrochemical sensor
US11881549B2 (en) 2017-06-22 2024-01-23 Eastman Chemical Company Physical vapor deposited electrode for electrochemical sensors
KR102646492B1 (en) * 2017-06-22 2024-03-12 이스트만 케미칼 컴파니 Physically deposited electrodes for electrochemical sensors

Also Published As

Publication number Publication date
KR20090059500A (en) 2009-06-11

Similar Documents

Publication Publication Date Title
US7915062B2 (en) Method of manufacturing a TFT array substrate
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
CN107403806A (en) Display device
US10211235B2 (en) Display device and manufacturing method thereof
US7799619B2 (en) Thin film transistor array substrate and fabricating method thereof
KR101658533B1 (en) Oxide thin film transistor and method of fabricating the same
US20070031642A1 (en) Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same
KR101622733B1 (en) Method of fabricating oxide thin film transistor
KR20070009329A (en) Method for forming contact hole and method for fabricating thin film transistor plate fabricated by the same
CN101087004A (en) TFT array substrate, manufacturing method thereof and display device
KR101545923B1 (en) Oxide thin film transistor and method of fabricating the same
KR101308437B1 (en) Method for manufacturing of liquid crystal display
KR101397444B1 (en) Method of forming a copper line and method of fabricating thin film transistor using thereof
KR100720445B1 (en) contact line of liquid crystal display device and method for fabricating the same
KR101274684B1 (en) Liquid Crystal Display and Method For Manufacturing of The Same
KR101605723B1 (en) Method of fabricating oxide thin film transistor
JP2008034853A (en) Thin-film transistor substrate, manufacturing method thereof, and display panel having the same
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100778835B1 (en) Method of Manufacturing of Liquid Crystal Display
KR100928493B1 (en) Formation method of thin film transistor
KR101583602B1 (en) Method for fabricating Cu metal Wire and an array substrate for LCD including the Cu metal Wire
KR20110058519A (en) Method of fabricating substrate for thin film transistor
KR20050096306A (en) Array substrate and the fabrication method for lcd
JP2000180890A (en) Tft array substrate, liquid crystal display device using the same and production of tft array substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6