KR101308437B1 - Method for manufacturing of liquid crystal display - Google Patents

Method for manufacturing of liquid crystal display Download PDF

Info

Publication number
KR101308437B1
KR101308437B1 KR1020060073385A KR20060073385A KR101308437B1 KR 101308437 B1 KR101308437 B1 KR 101308437B1 KR 1020060073385 A KR1020060073385 A KR 1020060073385A KR 20060073385 A KR20060073385 A KR 20060073385A KR 101308437 B1 KR101308437 B1 KR 101308437B1
Authority
KR
South Korea
Prior art keywords
layer
liquid crystal
metal
crystal display
diffusion barrier
Prior art date
Application number
KR1020060073385A
Other languages
Korean (ko)
Other versions
KR20080012490A (en
Inventor
양희정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060073385A priority Critical patent/KR101308437B1/en
Publication of KR20080012490A publication Critical patent/KR20080012490A/en
Application granted granted Critical
Publication of KR101308437B1 publication Critical patent/KR101308437B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로, 특히 액정표시장치는 절연 기판의 소정영역에 형성되는 게이트 전극, 상기 게이트 전극을 포함한 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층의 양측단 및 게이트 절연막상에 일정한 간격을 갖고 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 상하부에 형성되는 확산 방지막, 상기 확산방지막을 포함한 기판 전면에 형성되며, 상기 드레인 전극 상부의 확산방지막 상측 소정부위에 콘택홀을 구비한 보호막, 상기 콘택홀을 통해 상기 드레인 전극 상부의 확산방지막과 전기적으로 연결되는 화소전극을 포함하여 구성됨에 그 특징이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same. In particular, a liquid crystal display device includes a gate electrode formed on a predetermined region of an insulating substrate, a gate insulating film formed on the entire surface of the substrate including the gate electrode, and a gate over the gate electrode. A semiconductor layer formed on the insulating film, source and drain electrodes formed at regular intervals on both ends of the semiconductor layer and the gate insulating film, a diffusion barrier film formed on upper and lower portions of the source and drain electrodes, and an entire surface of the substrate including the diffusion barrier film. And a pixel electrode having a contact hole on a predetermined portion above the diffusion barrier on the drain electrode, and a pixel electrode electrically connected to the diffusion barrier on the drain electrode through the contact hole.

액정표시장치, 확산방지막, 구리 LCD, Diffusion Barrier, Copper

Description

액정표시장치의 제조방법{METHOD FOR MANUFACTURING OF LIQUID CRYSTAL DISPLAY}Manufacturing method of liquid crystal display device {METHOD FOR MANUFACTURING OF LIQUID CRYSTAL DISPLAY}

도 1은 일반적인 액정표시장치를 나타내는 평면도1 is a plan view showing a general liquid crystal display device

도 2a 내지 도 2f는 종래 기술에 의한 액정표시장치의 제조방법을 나타낸 공정단면도2A through 2F are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the related art.

도 3은 본 발명에 의한 액정표시장치를 나타내는 평면도3 is a plan view showing a liquid crystal display device according to the present invention.

도 4는 도 3의 I - I'선에 따른 본 발명에 의한 액정표시장치를 나타내는 단면도4 is a cross-sectional view of a liquid crystal display according to the present invention taken along line II ′ of FIG. 3.

도 5a 내지 도 5f는 본 발명에 의한 액정표시장치의 제조방법을 나타내는 공정 단면도5A to 5F are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로, 특히 계면특성 향상 및 비저항을 낮추도록 한 액정표시장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which improve interface properties and lower specific resistance.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이 하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a monitor of a television and a computer for receiving and displaying broadcast signals.

일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.A general liquid crystal display device may be largely divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates bonded to each other with a predetermined space; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.Here, the first glass substrate (TFT array substrate) has a plurality of gate lines arranged in one direction at regular intervals, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing a gate line and a data line, and a plurality of thin film transistors switched by signals of the gate line to transfer the signal of the data line to each pixel electrode. Is formed.

그리고, 제 2 유리 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼 라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.The second glass substrate (color filter array substrate) may include a light shielding layer for blocking light in portions other than the pixel region, an R, G, and B color filter layer for expressing color colors, and an image for realizing an image. The common electrode is formed.

이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.The first and second substrates are bonded to each other by a seal material having a predetermined space by a spacer and having a liquid crystal injection hole to inject liquid crystal between the two substrates.

한편, 상기 박막트랜지스터는 활성층으로 반도체막을 이용한다. 상기 반도체막은 비정질 실리콘 또는 결정성 실리콘으로 형성된다. 저온에서 기상 퇴적법으로 비교적 용이하게 제조될 수 있고 따라서 양산에 적합한 비정질 실리콘으로 형성된 반도체막을 가장 널리 사용했다. In the meantime, the thin film transistor uses a semiconductor film as an active layer. The semiconductor film is formed of amorphous silicon or crystalline silicon. The semiconductor film formed of amorphous silicon, which can be produced relatively easily by vapor deposition at low temperature and is suitable for mass production, was most widely used.

그러나 상기 결정성 실리콘으로 형성된 반도체막을 포함하는 박막트랜지스터는 고속 동작을 실현하도록 큰 전류에 대한 충분한 구동능력을 가지며, LCD의 주변 구동 회로가 동일 기판상에서 표시부와 일체로 형성될 수 있게 한다. 이러한 이유들 때문에, 결정성 실리콘을 포함하는 박막트랜지스터가 오늘날 주목을 받고 있다.However, the thin film transistor including the semiconductor film formed of the crystalline silicon has sufficient driving capability for a large current to realize high speed operation, and allows the peripheral driving circuit of the LCD to be formed integrally with the display portion on the same substrate. For these reasons, thin film transistors containing crystalline silicon are attracting attention today.

도 1은 일반적인 액정표시장치를 나타낸 평면도이다.1 is a plan view illustrating a general liquid crystal display device.

도 1에 도시한 바와 같이, 하부 기판(10)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(11)이 배열되고, 상기 게이트 라인(11)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(12)이 배열된다.As shown in FIG. 1, a plurality of gate lines 11 are arranged in one direction at regular intervals to define the pixel region P on the lower substrate 10, and are perpendicular to the gate lines 11. The plurality of data lines 12 are arranged at regular intervals in the direction.

그리고 상기 게이트 라인(11)과 데이터 라인(12)이 교차되어 정의된 각 화소영역(P)에는 매트릭스 형태로 형성되는 화소전극(16)과, 상기 게이트 라인(11)의 신호에 의해 스위칭 되어 상기 데이터 라인(12)의 신호를 상기 각 화소전극(16)에 전달하는 복수 개의 박막 트랜지스터가 형성된다.In addition, each pixel region P defined by the crossing of the gate line 11 and the data line 12 is switched by a pixel electrode 16 formed in a matrix form and a signal of the gate line 11. A plurality of thin film transistors which transmit a signal of the data line 12 to the pixel electrodes 16 are formed.

여기서, 상기 박막 트랜지스터는 상기 게이트 라인(11)으로부터 돌출되어 형성되는 게이트 전극(13)과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과, 상기 게이트 전극(13) 상측의 게이트 절연막 위에 형성되는 반도체층(14)과, 상기 데이터 라인(12)으로부터 돌출되어 형성되는 소오스 전극(15a)과, 상기 소오스 전극(15a)에 일정한 간격을 갖고 형성되는 드레인 전극(15b)을 포함하여 구성되어 있다.Here, the thin film transistor is formed on the gate electrode 13 protruding from the gate line 11, the gate insulating film (not shown) formed on the front surface, and the gate insulating film above the gate electrode 13. And a source electrode 15a formed to protrude from the data line 12, and a drain electrode 15b formed at regular intervals on the source electrode 15a. .

여기서, 상기 드레인 전극(15b)은 상기 콘택홀(17)을 통해 상기 화소전극(16)과 전기적으로 연결되어 있다.The drain electrode 15b is electrically connected to the pixel electrode 16 through the contact hole 17.

한편, 상기와 같이 구성된 하부 기판(10)은 일정한 공간을 갖고 상부 기판(도시되지 않음)과 합착된다.Meanwhile, the lower substrate 10 configured as described above has a predetermined space and is bonded to the upper substrate (not shown).

여기서, 상기 상부 기판에는 하부 기판(10)에 형성된 화소영역(P)과 각각 대응되는 개구부를 가지며 광 차단 역할을 수행하는 블랙 매트릭스(black matrix)층과, 칼라 색상을 구현하기 위한 적/녹/청(R/G/B) 컬러 필터층 및 상기 화소전극(반사전극)(16)과 함께 액정을 구동시키는 공통전극을 포함하여 구성되어 있다.In this case, the upper substrate has an opening corresponding to the pixel region P formed in the lower substrate 10, and serves as a light blocking layer, and a red / green / color for implementing color. In addition to the blue (R / G / B) color filter layer and the pixel electrode (reflection electrode) 16, a common electrode for driving a liquid crystal is included.

이와 같은 하부 기판(10)과 상부 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착된 두 기판 사이에 액정이 주입된다.The lower and upper substrates 10 and 10 have a predetermined space by a spacer and liquid crystal is injected between two substrates bonded by a seal material having a liquid crystal injection hole.

이하, 첨부된 도면을 참고하여 종래의 액정표시장치의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional liquid crystal display device will be described with reference to the accompanying drawings.

도 2a 내지 도 2f는 종래의 액정표시장치의 제조방법을 나타낸 공정단면도이다.2A through 2F are cross-sectional views illustrating a method of manufacturing a conventional liquid crystal display device.

도 2a에 도시한 바와 같이, 투명한 유리 기판(41)상에 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al 합금 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000Å의 두께로 금속막을 증착한다.As shown in FIG. 2A, the sputtering method is selected from a metal made of Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al alloy, or the like on the transparent glass substrate 41. Thereby depositing a metal film at a thickness of 200 to 4000 kPa.

이어, 상기 금속막을 포토 및 식각 공정을 통해 선택적으로 에칭하여 상기 유리 기판(41)상에 게이트 전극(42)을 형성한다.Subsequently, the metal film is selectively etched through a photo and etching process to form a gate electrode 42 on the glass substrate 41.

여기서, 상기 게이트 전극(42)이 양극산화 가능한 금속일 경우에는 힐락(hillock) 방지를 위해 게이트 전극(42)을 양극 산화할 수 있다.Here, when the gate electrode 42 is a metal capable of anodizing, the gate electrode 42 may be anodized to prevent hillock.

도 2b에 도시한 바와 같이, 상기 게이트 전극(42)을 포함한 유리 기판(41)의 전면에 실리콘 질화막 또는 실리콘 산화막으로 이루어진 게이트 절연막(43)을 형성한다.As shown in FIG. 2B, a gate insulating film 43 made of a silicon nitride film or a silicon oxide film is formed on the entire surface of the glass substrate 41 including the gate electrode 42.

이어, 상기 게이트 절연막(43)상에 비정질 실리콘층(a-Si layer)(44)과 오믹 콘택층(n+)(45)을 차례로 형성한다.Subsequently, an amorphous silicon layer (a-Si layer) 44 and an ohmic contact layer (n +) 45 are sequentially formed on the gate insulating layer 43.

한편, 상기 비정질 실리콘층(44)을 결정화할 수도 있다.Meanwhile, the amorphous silicon layer 44 may be crystallized.

도 2c에 도시한 바와 같이, 포토 및 식각 공정을 통해 상기 오믹 콘택층(45) 및 비정실 실리콘층(44)을 선택적으로 제거하여 액티브층(44a)을 형성한다.As shown in FIG. 2C, the ohmic contact layer 45 and the amorphous silicon layer 44 are selectively removed through photo and etching processes to form the active layer 44a.

여기서, 상기 액티브층(44a)은 상기 게이트 전극(42)과 대응되면서 상기 게이트 전극(42)을 감싸고 형성되어 있다.Here, the active layer 44a is formed to cover the gate electrode 42 and surround the gate electrode 42.

도 2d에 도시한 바와 같이, 상기 유리 기판(41)의 전면에 금속막을 증착하 고, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 제거하여 전기적으로 분리된 소오스 전극(46)과 드레인 전극(47)을 형성한다.As shown in FIG. 2D, a metal film is deposited on the entire surface of the glass substrate 41, and the metal film is selectively removed through a photo and etching process to electrically separate the source electrode 46 and the drain electrode 47. ).

여기서, 상기 소오스 전극(46)과 드레인 전극(47)을 형성하기 위해 상기 금속막을 식각하는 공정은 습식 식각(wet etch) 공정을 사용하고 있다.Here, the etching of the metal film to form the source electrode 46 and the drain electrode 47 uses a wet etch process.

또한, 상기 소오스 전극(46) 및 드레인 전극(47)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 도전성 금속막을 사용한다.In addition, the source electrode 46 and the drain electrode 47 use a conductive metal film such as aluminum (Al), chromium (Cr), or molybdenum (Mo).

그리고 상기 소오스 전극(46) 및 드레인 전극(47) 사이에 노출된 오믹 콘택층(45)을 건식 식각을 이용하여 선택적으로 제거하여 분리한다.The ohmic contact layer 45 exposed between the source electrode 46 and the drain electrode 47 is selectively removed by dry etching.

여기서, 상기 오믹 콘택층(45)을 제거할 때 그 하부의 액티브층(44a)도 소정 두께만큼 제거된다. 즉, 상기 오믹 콘택층(45)을 제거할 때 상기 액티브층(44a)에 데미지(damage)가 가해진다.In this case, when the ohmic contact layer 45 is removed, the active layer 44a beneath it is also removed by a predetermined thickness. That is, when the ohmic contact layer 45 is removed, damage is applied to the active layer 44a.

도 2e에 도시한 바와 같이, 상기 소오스 전극(46) 및 드레인 전극(47)을 포함한 유리 기판(41)의 전면에 보호막(48)을 형성하고, 상기 드레인 전극(47)의 표면이 소정부분 노출되도록 상기 보호막(48)을 선택적으로 제거하여 콘택홀(49)을 형성한다.As shown in FIG. 2E, a protective film 48 is formed on the entire surface of the glass substrate 41 including the source electrode 46 and the drain electrode 47, and the surface of the drain electrode 47 is exposed to a predetermined portion. The protective layer 48 is selectively removed to form the contact hole 49.

도 2f에 도시한 바와 같이, 상기 콘택홀(49)을 포함한 유리 기판(41)의 전면에 투명한 금속막을 증착한 후, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 제거하여 상기 콘택홀을 통해 상기 드레인 전극(47)과 전기적으로 연결되는 화소전극(50)을 형성한다.As shown in FIG. 2F, a transparent metal film is deposited on the entire surface of the glass substrate 41 including the contact hole 49, and then selectively removed through the contact hole to remove the metal film through photo and etching processes. The pixel electrode 50 is electrically connected to the drain electrode 47.

그러나 종래 기술에 의한 액정표시장치 및 그의 제조방법은 다음과 같은 문제점이 있다.However, the liquid crystal display and its manufacturing method according to the prior art have the following problems.

최근 집적화 기술의 발달로 인하여 데이터 라인의 선폭이 줄어듦에 따라 저항이 증가하므로, 비저항이 낮은 구리, 은, 금 등을 배선 재료로 사용한다. 이때 구리 등이 상하부의 다른 층으로 확산되는 문제점이 있다.Recently, due to the development of integration technology, the resistance increases as the line width of the data line decreases. Therefore, copper, silver, gold, and the like having low specific resistance are used as the wiring material. At this time, there is a problem in that copper or the like is diffused to the other layers.

본 발명은 상기와 같은 종래의 문제를 해결하기 위한 것으로 구리와 알루미늄의 비율을 서로 다르게 하여 다수의 합금층을 차례로 증착한 후 열처리를 하여 확산방지막을 형성함으로써 계면 특성 향상 및 비저항을 낮추도록 한 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the conventional problems as described above, the liquid crystal to improve the interfacial properties and lower the resistivity by forming a diffusion barrier film by depositing a plurality of alloy layers in sequence by varying the ratio of copper and aluminum to heat treatment. It is an object of the present invention to provide a display device and a method of manufacturing the same.

상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 절연 기판의 소정영역에 형성되는 게이트 전극, 상기 게이트 전극을 포함한 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층의 양측단 및 게이트 절연막상에 일정한 간격을 갖고 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 상하부에 형성되는 확산 방지막, 상기 확산방지막을 포함한 기판 전면에 형성되며, 상기 드레인 전극 상부의 확산방지막 상측 소정부위에 콘택홀을 구비한 보호막, 상기 콘택홀을 통해 상기 드레인 전극 상부의 확산방지막과 전기적으로 연결되는 화소전극을 포함하여 구성됨에 그 특징이 있다.The liquid crystal display according to the present invention according to the above object is formed on a gate electrode formed on a predetermined region of an insulating substrate, a gate insulating film formed on the front surface of the substrate including the gate electrode, formed on the gate insulating film on the gate electrode Source and drain electrodes formed on the semiconductor layer, both ends of the semiconductor layer, and on the gate insulating layer at regular intervals, a diffusion barrier layer formed on upper and lower portions of the source and drain electrodes, and an entire surface of the substrate including the diffusion barrier layer; And a pixel electrode electrically connected to the diffusion barrier layer on the drain electrode through the contact hole.

상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조방법은 절연 기판상의 소정영역에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상부의 게이트 절연막상에 반도체층을 형성하는 단계, 상기 반도체층을 포함한 기판 전면에 제 1 금속 및 제 2 금속의 비율을 서로 다르게 하여 제 1 합금층, 제 2 합금층, 제 3 합금층을 차례로 증착하는 단계, 상기 제 1, 제 2, 제 3 합금층을 선택적으로 식각하고 식각하고 열처리하여 상기 반도체층의 양측단에 일정한 간격을 갖도록 소스/드레인 전극 및 상기 소스/드레인 전극의 상하부에 확산방지막을 형성하는 단계, 상기 확산방지막을 포함한 기판 전면에 보호막을 형성하는 단계, 상기 드레인 전극 상부의 확산방지막 표면이 소정부분 노출되도록 상기 보호막에 콘택홀을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극 상부의 확산방지막과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, including forming a gate electrode in a predetermined region on an insulating substrate, forming a gate insulating film on the entire surface of the substrate including the gate electrode, Forming a semiconductor layer on the gate insulating layer, and sequentially depositing a first alloy layer, a second alloy layer, and a third alloy layer by different ratios of the first metal and the second metal on the entire surface of the substrate including the semiconductor layer; In the step, the first, second and third alloy layer is selectively etched, etched and heat treated to form a diffusion barrier layer on the top and bottom of the source / drain electrode and the source / drain electrode so as to have a predetermined gap at both ends of the semiconductor layer. Forming a passivation layer on the entire surface of the substrate including the diffusion barrier layer; It characterized in that there is a minute to yirueojim and forming a pixel electrode connected to the diffusion preventing film and the drain electrode of electrically top forming a contact hole in the passivation layer, through the contact hole exposure.

이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치 및 그의 제조 방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 3, 도 4는 본 발명의 일 실시예로서, 도 3은 본 발명에 의한 액정표시장치를 나타내는 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ'선에 따른 본 발명에 의한 액정표시장치를 나타내는 단면도이다.3 and 4 illustrate one embodiment of the present invention. FIG. 3 is a plan view showing a liquid crystal display according to the present invention, and FIG. 4 shows a liquid crystal display according to the present invention taken along line II ′ of FIG. 3. It is sectional drawing to show.

본 발명에 의한 액정표시장치는 도 3, 도 4에 도시된 바와 같이, 투명한 재질의 절연 기판(110)상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인(111) 및 이에 돌출되는 게이트 전극(111a), 상기 게이트 전극(111a)을 포함한 기판(110)의 전면에 형성되는 게이트 절연막(112), 상기 게이트 전극(111a) 상부의 게이트 절연막(112) 상에 형성되는 반도체층(113), 상기 반도체층(113)의 양측단 및 게이트 절연막(112)상에 상기 게이트 라인(111)과 수직한 방향으로 형성되어 화소영역을 정의하는 데이터 라인(114) 및 상기 데이터 라인(114)으로부터 돌출되어 상기 반도체층(113)의 일측단에 오버랩되어 형성되는 소스 전극(114a) 및 상기 소스 전극(114a)과 일정한 간격을 갖고 상기 반도체층(113)의 타측단에 오버랩되어 형성되는 드레인 전극(114a, 115), 상기 소스 및 드레인 전극(114a, 115) 상하부에 형성되는 확산 방지막(125), 상기 확산방지막(125)을 포함한 기판(110) 전면에 형성되며, 상기 드레인 전극(115) 상부의 확산방지막(125) 상측 소정부위에 콘택홀을 구비한 보호막(117), 상기 콘택홀을 통해 상기 드레인 전극(115) 상부의 확산방지막(125)과 전기적으로 연결되는 화소전극(118)을 포함하여 구성되어 있다.3 and 4, the liquid crystal display according to the present invention, the gate line 111 formed in one direction at regular intervals on the insulating substrate 110 of a transparent material and the gate electrode 111a protruding therefrom ), A gate insulating layer 112 formed on the entire surface of the substrate 110 including the gate electrode 111a, a semiconductor layer 113 formed on the gate insulating layer 112 on the gate electrode 111a, and the semiconductor. The semiconductor is formed on both side ends of the layer 113 and the gate insulating layer 112 in a direction perpendicular to the gate line 111 to protrude from the data line 114 and the data line 114 to define a pixel area. The source electrode 114a formed to overlap one end of the layer 113 and the drain electrodes 114a and 115 formed to overlap the other end of the semiconductor layer 113 at regular intervals from the source electrode 114a. Before the source and drain (114a, 115) is formed on the entire surface of the substrate 110 including the diffusion barrier 125, the diffusion barrier 125 formed on the upper and lower portions, and contacts the upper portion of the diffusion barrier 125, the upper portion of the drain electrode 115 The passivation layer 117 includes a hole and a pixel electrode 118 electrically connected to the diffusion barrier 125 on the drain electrode 115 through the contact hole.

여기서 상기 소스 전극(114a), 드레인 전극(115)은 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 등의 금속물질 중 어느 하나로 형성되어 있다.The source electrode 114a and the drain electrode 115 are formed of any one of metal materials such as copper (Cu), aluminum (Al), silver (Ag), and gold (Au).

또한, 상기 확산방지막(125)은 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 티타늄(Ti), 크롬(Cr), 망간(Mn), 철(Fe), 아연(Zn), 지르코늄(Zr), 니오브(Nb), 몰리브덴(Mo), 팔라듐(Pd), 인듐(In), 하프늄(Hf), 탄탈(Ta), 텅스텐(W) 등의 금속의 산화물중 어느 하나로 형성되어 있다.In addition, the diffusion barrier 125 is made of aluminum (Al), magnesium (Mg), calcium (Ca), titanium (Ti), chromium (Cr), manganese (Mn), iron (Fe), zinc (Zn), zirconium (Zr), niobium (Nb), molybdenum (Mo), palladium (Pd), indium (In), hafnium (Hf), tantalum (Ta), and tungsten (W).

도 5a 내지 도 5e는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.5A through 5E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.

본 발명의 실시예에 따른 액정표시장치의 제조방법은 먼저, 도 5a와 같이, 투명한 재질의 유리 기판(110) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합 금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착한다.First, a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention may include copper (Cu), aluminum (Al), aluminum alloy (AlNd), and molybdenum on a transparent glass substrate 110 as shown in FIG. 5A. Low-resistance metal materials, such as Mo) and chromium (Cr), are deposited at least one or more layers.

이어, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 패터닝하여 게이트 라인(도시하지 않음) 및 상기 게이트 라인에서 분기 되는 게이트 전극(111a)을 형성한다. 이어, 상기 게이트 전극(111a)을 포함한 기판(110) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(112)을 형성한다. Subsequently, the metal material is selectively patterned through a photo and etching process to form a gate line (not shown) and a gate electrode 111a branching from the gate line. Subsequently, an insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface of the substrate 110 including the gate electrode 111a to form the gate insulating layer 112.

도 5b와 같이, 상기 게이트 절연막(112) 상부의 전면에 순수한 비정질 실리콘층(113a)과 불순물이 포함된 비정질 실리콘층(113b)을 차례로 적층하여 형성하고, 포토 및 식각 공정을 통해 상기 순수한 비정질 실리콘층(113a)과 불순물이 포함된 비정질 실리콘층(113b)을 선택적으로 제거하여 상기 게이트 전극(111a) 상부의 게이트 절연막(112) 상에 반도체층(113)을 형성한다.As shown in FIG. 5B, a pure amorphous silicon layer 113a and an amorphous silicon layer 113b containing impurities are sequentially stacked on the entire surface of the gate insulating layer 112, and the pure amorphous silicon is formed through a photo and etching process. The semiconductor layer 113 is formed on the gate insulating layer 112 on the gate electrode 111a by selectively removing the layer 113a and the amorphous silicon layer 113b including impurities.

도 5c와 같이, 상기 반도체층(113)을 포함한 기판(110)의 전면에 구리(Cu) - 알루미늄(Al) 합금층을 스퍼터링 방법으로 증착한다. As shown in FIG. 5C, a copper (Cu) -aluminum (Al) alloy layer is deposited on the entire surface of the substrate 110 including the semiconductor layer 113 by a sputtering method.

여기서, 상기 구리(Cu)-알루미늄(Al) 합금층을 증착할 때 파워(power)를 조정하여 구리와 알루미늄의 비율이 차이가 나도록 3개의 층으로 증착한다. 즉, 파워를 500eV로 하여 구리와 알루미늄의 비율이 1:1이 되도록 제 1 합금층(120)을 층착하고, 파워를 100eV로 변화시켜 구리와 알루미늄의 비율이 5:1이 되도록 제 2 합금층(121)을 층착하며, 다시 파워를 500eV로 하여 구리와 알루미늄의 비율이 1:1이 되도록 제 3 합금층(122)을 증착한다.Here, the deposition of the copper (Cu) -aluminum (Al) alloy layer by adjusting the power (power) is deposited in three layers so that the ratio of copper and aluminum is different. In other words, the first alloy layer 120 is laminated to have a power of 500 eV so that the ratio of copper and aluminum is 1: 1, and the second alloy layer has a power of 100 eV so that the ratio of copper and aluminum is 5: 1. The third alloy layer 122 is deposited so that the 121 is laminated and the power is 500 eV so that the ratio of copper and aluminum is 1: 1.

도 5d와 같이, 상기 제 1, 제 2, 제 3 합금층(120, 121, 122)을 포토 및 식각공정을 통해 선택적으로 제거하여 상기 반도체층(113) 일측면에 상기 게이트 라인과 수직한 방향으로 화소영역을 정의하는 데이터 라인(114) 및 이에 돌출되는 소스 전극(114a), 상기 반도체층(113) 타측면에 상기 소스 전극(114a)과 일정한 간격을 갖는 드레인 전극(115) 및 상기 데이터 라인(114), 소스 전극(114a), 드레인 전극(115)의 상하부에 확산방지막(125)을 형성한다.As shown in FIG. 5D, the first, second, and third alloy layers 120, 121, and 122 are selectively removed through a photo-etching process to be perpendicular to the gate line on one side of the semiconductor layer 113. The data line 114 defining the pixel region, the source electrode 114a protruding therefrom, the drain electrode 115 and the data line at regular intervals from the source electrode 114a on the other side of the semiconductor layer 113. The diffusion barrier film 125 is formed above and below the 114, source electrode 114a, and drain electrode 115.

이어, 상기 소스 및 드레인 전극(114a, 115)이 형성된 절연 기판(110)을 소정온도에서 열처리를 실시한다.Subsequently, the insulating substrate 110 on which the source and drain electrodes 114a and 115 are formed is heat-treated at a predetermined temperature.

여기서, 상기 열처리는 산소(O2) 분위기에서 200 ~ 400℃로 10분동안 실시하여 알루미늄을 확산시킬 수 있다.Here, the heat treatment may be performed for 10 minutes at 200 ~ 400 ℃ in oxygen (O 2 ) atmosphere to diffuse aluminum.

이 때 구리(Cu)는 데이터 라인(114), 소스 전극(114a), 드레인 전극(115)을 구성하고, 알루미늄(Al)은 산소와 결합하여 산화알루미늄(Al2O3)이 되어 확산방지막(125)을 구성하게 된다.At this time, copper (Cu) constitutes a data line 114, a source electrode 114a, a drain electrode 115, and aluminum (Al) is combined with oxygen to form aluminum oxide (Al 2 O 3 ) to prevent the diffusion film ( 125).

도 5e와 같이, 상기 확산방지막(125)을 포함한 기판(110) 전면에 무기재료인 SiNx, SiO2를 화학기상증착 방법으로 증착하거나 또는 유기재료인 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin)를 도포하여 보호막(117)을 형성한다.As illustrated in FIG. 5E, SiNx and SiO 2 , which are inorganic materials, are deposited on the entire surface of the substrate 110 including the diffusion barrier 125 by chemical vapor deposition. The protective film 117 is formed by application.

도 5f와 같이, 상기 드레인 전극(115)의 표면이 소정부분 노출되도록 상기 보호막(117)을 선택적으로 식각하여 콘택홀을 형성한다.As illustrated in FIG. 5F, the protective layer 117 is selectively etched to expose a predetermined portion of the surface of the drain electrode 115 to form a contact hole.

다음으로 상기 콘택홀을 포함한 기판(110) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 금속을 증착하고, 포토 및 식각 공정을 통해 상기 투명한 금속을 선택적으로 패터닝하여 상기 콘택홀을 통해 상기 드레인 전극(115)과 전기적으로 연결되는 화소전극(118)을 형성한다.Next, a transparent metal such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited on the entire surface of the substrate 110 including the contact hole, and the pattern is selectively patterned through the photo and etching process to contact the contact. The pixel electrode 118 is electrically connected to the drain electrode 115 through a hole.

상기에서 데이터 라인(114), 소스 전극(114a), 드레인 전극(115)의 재료로서 구리(Cu) 대신 알루미늄(Al), 은(Ag), 금(Au) 등을 사용할 수 있다.As the material of the data line 114, the source electrode 114a, and the drain electrode 115, aluminum (Al), silver (Ag), gold (Au), or the like may be used instead of copper (Cu).

또한, 확산방지막(125)의 재료로서 알루미늄(Al) 대신 마그네슘(Mg), 칼슘(Ca), 티타늄(Ti), 크롬(Cr), 망간(Mn), 철(Fe), 아연(Zn), 지르코늄(Zr), 니오브(Nb), 몰리브덴(Mo), 팔라듐(Pd), 인듐(In), 하프늄(Hf), 탄탈(Ta), 텅스텐(W) 등을 사용할 수 있다.In addition, magnesium (Mg), calcium (Ca), titanium (Ti), chromium (Cr), manganese (Mn), iron (Fe), zinc (Zn), instead of aluminum (Al) as a material of the diffusion barrier 125 Zirconium (Zr), niobium (Nb), molybdenum (Mo), palladium (Pd), indium (In), hafnium (Hf), tantalum (Ta), tungsten (W) and the like can be used.

본 발명은 데이터 라인(114), 소스 전극(114a), 드레인 전극(115)의 재료로서 구리(Cu)를 사용하고, 상기 구리의 다른 층으로의 확산을 방지하기 위하여 확산방지막(125)으로 산화알루미늄(Al2O3)을 사용하였으나 이에 한정되는 것이 아니고, 게이트 라인(111) 및 게이트 전극(111a)에도 적용되며 이는 본 발명의 보호범위에 속함은 당연하다.The present invention uses copper (Cu) as a material for the data line 114, the source electrode 114a, and the drain electrode 115, and oxidizes the diffusion barrier 125 to prevent diffusion of the copper into another layer. Although aluminum (Al 2 O 3 ) is used, the present invention is not limited thereto, and may also be applied to the gate line 111 and the gate electrode 111a, which is naturally within the protection scope of the present invention.

한 편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is a technology that the various permutations, modifications and changes that can be made within the scope without departing from the spirit of the present invention It will be apparent to those of ordinary skill in the art.

이상에서 설명한 본 발명에 의한 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.The liquid crystal display device and the manufacturing method thereof according to the present invention described above have the following effects.

즉, 금속배선 및 확산방지막을 형성하기 위하여 합금층을 증착할 때 금속의 비율을 변화시키면서 증착함으로써 합금층의 내부는 비저항이 낮은 금속으로, 외부는 확산방지막으로 동시에 형성할 수 있다.That is, when the alloy layer is deposited in order to form the metal wiring and the diffusion barrier layer, the metal layer may be formed by changing the ratio of metal and depositing the inside of the alloy layer with a low specific resistance and the outside with a diffusion barrier layer.

또한, 상기와 같은 방법으로 증착함으로써 열처리 시에 기존의 공정보다 더 낮은 온도로 더 짧은 시간 내에 확산방지막을 형성할 수 있다.In addition, by depositing in the above manner it can form a diffusion barrier in a shorter time at a lower temperature than conventional processes during heat treatment.

Claims (10)

삭제delete 삭제delete 삭제delete 절연 기판상의 소정영역에 게이트 전극을 형성하는 단계;Forming a gate electrode in a predetermined region on the insulating substrate; 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the substrate including the gate electrode; 상기 게이트 전극 상부의 게이트 절연막상에 반도체층을 형성하는 단계;Forming a semiconductor layer on the gate insulating film on the gate electrode; 상기 반도체층을 포함한 기판 전면에 제 1 금속 및 제 2 금속의 비율을 서로 다르게 하여 제 1 합금층, 제 2 합금층, 제 3 합금층을 차례로 증착하는 단계;Depositing a first alloy layer, a second alloy layer, and a third alloy layer in sequence with different ratios of the first metal and the second metal on the entire surface of the substrate including the semiconductor layer; 상기 제 1, 제 2, 제 3 합금층을 선택적으로 식각하고 식각하고 열처리하여 상기 반도체층의 양측단에 일정한 간격을 갖도록 소스/드레인 전극 및 상기 소스/드레인 전극의 상하부에 확산방지막을 형성하는 단계;Selectively etching, etching, and heat-treating the first, second, and third alloy layers to form a diffusion barrier layer on upper and lower portions of the source / drain electrodes and the source / drain electrodes so as to have a predetermined gap at both ends of the semiconductor layer. ; 상기 확산방지막을 포함한 기판 전면에 보호막을 형성하는 단계;Forming a protective film on the entire surface of the substrate including the diffusion barrier film; 상기 드레인 전극 상부의 확산방지막 표면이 소정부분 노출되도록 상기 보호막에 콘택홀을 형성하는 단계;Forming a contact hole in the passivation layer to expose a portion of the diffusion barrier layer on the drain electrode; 상기 콘택홀을 통해 상기 드레인 전극 상부의 확산방지막과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.And forming a pixel electrode electrically connected to the diffusion barrier layer on the drain electrode through the contact hole. 제 4 항에 있어서,5. The method of claim 4, 상기 열처리는 200℃ 내지 400℃에서 10분동안 하는 것을 특징으로 하는 액 정표시장치의 제조방법.The heat treatment is performed for 10 minutes at 200 ℃ to 400 ℃ manufacturing method of the liquid crystal display device. 제 4 항에 있어서,5. The method of claim 4, 상기 열처리는 O2분위기에서 하는 것을 특징으로 하는 액정표시장치의 제조방법.The heat treatment is a manufacturing method of the liquid crystal display device, characterized in that in the O 2 atmosphere. 제 4 항에 있어서,5. The method of claim 4, 상기 제 1 금속은 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 티타늄(Ti), 크롬(Cr), 망간(Mn), 철(Fe), 아연(Zn), 지르코늄(Zr), 니오브(Nb), 몰리브덴(Mo), 팔라듐(Pd), 인듐(In), 하프늄(Hf), 탄탈(Ta), 텅스텐(W) 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.The first metal is aluminum (Al), magnesium (Mg), calcium (Ca), titanium (Ti), chromium (Cr), manganese (Mn), iron (Fe), zinc (Zn), zirconium (Zr), Niobium (Nb), molybdenum (Mo), palladium (Pd), indium (In), hafnium (Hf), tantalum (Ta), tungsten (W) method of manufacturing a liquid crystal display device. 제 4 항에 있어서,5. The method of claim 4, 상기 제 2 금속은 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.The second metal is any one of copper (Cu), aluminum (Al), silver (Ag), gold (Au) manufacturing method of a liquid crystal display device. 제 4 항에 있어서,5. The method of claim 4, 상기 제 1 금속과 제 2 금속의 비율이 제 1 합금층 및 제 3 합금층에서 동일한 것을 특징으로 하는 액정표시장치의 제조방법.And the ratio of the first metal and the second metal is the same in the first alloy layer and the third alloy layer. 제 4 항에 있어서, 5. The method of claim 4, 상기 제 1 금속은 알루미늄(Al)이고, 제 2 금속은 구리(Cu)이며, 제 1 금속과 제 2 금속의 비율은 제 1 합금층 및 제 3 합금층에서는 1 : 5 이고, 제 2 합금층에서는 1 : 1인 것을 특징으로 하는 액정표시장치의 제조방법.The first metal is aluminum (Al), the second metal is copper (Cu), and the ratio of the first metal to the second metal is 1: 5 in the first alloy layer and the third alloy layer, and the second alloy layer. 1: 1, the manufacturing method of the liquid crystal display device.
KR1020060073385A 2006-08-03 2006-08-03 Method for manufacturing of liquid crystal display KR101308437B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073385A KR101308437B1 (en) 2006-08-03 2006-08-03 Method for manufacturing of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073385A KR101308437B1 (en) 2006-08-03 2006-08-03 Method for manufacturing of liquid crystal display

Publications (2)

Publication Number Publication Date
KR20080012490A KR20080012490A (en) 2008-02-12
KR101308437B1 true KR101308437B1 (en) 2013-09-16

Family

ID=39340601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073385A KR101308437B1 (en) 2006-08-03 2006-08-03 Method for manufacturing of liquid crystal display

Country Status (1)

Country Link
KR (1) KR101308437B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499227B1 (en) 2008-08-20 2015-03-06 삼성디스플레이 주식회사 Thin film transistor panel and method of manufacturing for the same
KR101424919B1 (en) * 2013-02-28 2014-08-01 인하대학교 산학협력단 Transistor with copper diffusion barrier layer, method for manufacturing the same and electronic device comprising transistor
KR102066136B1 (en) * 2013-04-30 2020-01-15 엘지디스플레이 주식회사 Liquid crystal display device and method for manufacturing the same
KR102025103B1 (en) 2013-07-22 2019-09-26 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
EP4113628A4 (en) * 2020-03-19 2023-04-26 BOE Technology Group Co., Ltd. Thin-film transistor and preparation method therefor, and display substrate and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862628A (en) * 1994-08-16 1996-03-08 Toshiba Corp Liquid crystal display element and its production
KR100451849B1 (en) * 2001-12-31 2004-10-08 엘지.필립스 엘시디 주식회사 manufacturing method of an array panel of liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862628A (en) * 1994-08-16 1996-03-08 Toshiba Corp Liquid crystal display element and its production
KR100451849B1 (en) * 2001-12-31 2004-10-08 엘지.필립스 엘시디 주식회사 manufacturing method of an array panel of liquid crystal display

Also Published As

Publication number Publication date
KR20080012490A (en) 2008-02-12

Similar Documents

Publication Publication Date Title
KR101325053B1 (en) Thin film transistor substrate and manufacturing method thereof
JP5129228B2 (en) Array substrate and manufacturing method thereof
KR101593443B1 (en) Method of fabricating array substrate
KR102068956B1 (en) Thin film transistor, thin film transistor array substrate, and method of fabricating the same
TWI396885B (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
KR101454190B1 (en) Array substrate and method of fabricating the same
CN107968097B (en) Display device, display substrate and manufacturing method thereof
KR20100056649A (en) Array substrate and method of fabricating the same
KR20120065854A (en) Method of fabricating oxide thin film transistor
JP4632617B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
KR101308437B1 (en) Method for manufacturing of liquid crystal display
KR101046928B1 (en) Thin film transistor array panel and manufacturing method
KR20080084084A (en) Method for fabricating thin film transistor and array substrate for lcd including the same
KR20110027472A (en) Oxide thin film transistor and method of fabricating the same
KR100493382B1 (en) Method For Manufacturing of Liquid Crystal Display Device
US20070231974A1 (en) Thin film transistor having copper line and fabricating method thereof
KR101274684B1 (en) Liquid Crystal Display and Method For Manufacturing of The Same
KR101146486B1 (en) metal line fabrication method and the array substrate for LCD by using it
KR101085450B1 (en) Tft substrate and manufacturing method of the same
KR20160044168A (en) Display substrate and method of manufacturing the same
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100539583B1 (en) Method for crystallizing Silicon and method for manufacturing Thin Film Transistor (TFT) using the same
KR100928493B1 (en) Formation method of thin film transistor
KR20110066640A (en) Thin film transistor substrate and liquid crystal display device and method of manufacturing the sames

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7