KR20000040732A - 박막트랜지스터 및 그의 제조방법 - Google Patents
박막트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20000040732A KR20000040732A KR1019980056451A KR19980056451A KR20000040732A KR 20000040732 A KR20000040732 A KR 20000040732A KR 1019980056451 A KR1019980056451 A KR 1019980056451A KR 19980056451 A KR19980056451 A KR 19980056451A KR 20000040732 A KR20000040732 A KR 20000040732A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- layer
- thin film
- ohmic contact
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010949 copper Substances 0.000 claims abstract description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052802 copper Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910003087 TiOx Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 241001239379 Calophysus macropterus Species 0.000 description 3
- 229910016024 MoTa Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로서 절연기판 상에 게이트전극을 형성하고 상기 게이트전극 표면에 확산방지층을 형성하는 공정과, 상기 확산방지층 상에 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 형성하고 상기 활성층 및 오믹접촉층을 상기 게이트절연막이 노출되도록 패터닝하여 상기 게이트전극과 대응하는 부분을 제외한 나머지 부분을 제거하는 공정과, 상기 오믹접촉층과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극을 형성하는 공정을 구비한다. 따라서, 확산장벽층이 게이트전극을 이루는 구리가 활성층으로 확산되지 않도록하여 채널의 저항이 변하지 않도록 하므로 소자 특성 및 재현성의 저하를 방지할 수 있다.
Description
본 발명은 박막트랜지스터의 제조방법에 관한 것으로서, 특히, 게이트전극을 저저항 금속으로 형성하는 박막트랜지스터의 제조방법에 관한 것이다.
액정표시장치는 박막트랜지스터(Thin Film Transistor)로 이루어진 구동소자인 스위칭 소자와 빛을 투과하거나 반사하는 화소(pixel) 전극을 기본단위로 하는 화소가 매트릭스 구조로 배열된 구조를 가진다. 박막트랜지스터는 액정표시장치가 대면적화될수록 게이트 신호의 지연을 방지하기 위해 게이트전극을 구리(Cu) 등의 저저항 금속으로 형성한다.
도 1a 내지 도1c는 종래 기술에 따른 박막트랜지스터의 제조 공정도이다.
도 1a를 참조하면, 투명한 절연기판(11) 상에 스퍼터링(sputtering) 등의 방법으로 구리(Cu)를 증착하여 금속박막을 형성한다. 그리고, 구리 박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 절연기판(11)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(13)을 형성한다.
도 1b를 참조하면, 절연기판(11) 상에 게이트전극(13)을 덮도록 게이트절연막(15), 활성층(17) 및 오믹접촉층(19)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 순차적으로 형성한다.
상기에서 게이트절연막(15)은 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(17)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(19)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(19) 및 활성층(17)의 소정 부분을 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(15)이 노출되도록 패터닝한다. 이 때, 활성층(17) 및 오믹접촉층(19)은 게이트전극(13)과 대응하는 부분에만 잔류되도록 한다.
도 1c를 참조하면, 게이트절연막(13) 상에 오믹접촉층(19)을 덮도록 CVD 방법 또는 스퍼터링 방법으로 몰리브덴(Mo)과 MoW, MoTa 및 MoNb 등의 몰리브덴 합금(Mo alloy)을 CVD 방법이나 스퍼터링(sputtering) 방법으로 증착하여 금속 박막을 형성한다. 상기에서 오믹접촉층(19)과 금속 박막은 오믹 접촉을 형성한다.
그리고, 금속 박막을 포토리쏘그래피 방법으로 게이트절연막(13)이 노출되도록 패터닝하여 소오스 및 드레인전극(21)(23)을 형성한다. 이 때, 소오스 및 드레인전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분은 오믹접촉층(19)도 제거하여 활성층(19)이 노출되도록 한다. 상기에서 오믹접촉층(19)의 게이트전극(13)과 대응하는 소오스 및 드레인전극(21)(23) 사이는 채널이 된다.
그러나, 종래 기술에 따른 박막트랜지스터의 제조 방법은 게이트절연막, 활성층 및 오믹접촉층을 CVD 방법으로 순차적으로 형성할 때 게이트전극을 이루는 구리가 확산되어 채널의 저항이 변하여 소자 특성이 저하될 뿐만 아니라 재현성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 게이트전극을 이루는 구리가 확산되는 것을 방지하여 소자 특성 및 재현성이 저하되는 것을 방지할 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터의 제조방법은 절연기판 상에 게이트전극을 형성하고 상기 게이트전극 표면에 확산방지층을 형성하는 공정과, 상기 확산방지층 상에 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 형성하고 상기 활성층 및 오믹접촉층을 상기 게이트절연막이 노출되도록 패터닝하여 상기 게이트전극과 대응하는 부분을 제외한 나머지 부분을 제거하는 공정과, 상기 오믹접촉층과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 박막트랜지스터의 제조 공정도
도 2a 내지 도 2c는 본 발명에 따른 박막트랜지스터의 제조 공정
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도2c는 본 발명에 따른 박막트랜지스터의 제조 공정도이다.
도 2a를 참조하면, 투명한 절연기판(31) 상에 구리(Cu)를 스퍼터링(sputtering) 등의 방법으로 증착, 또는, 무전해 도금방법으로 도포하여 금속박막을 형성한다. 상기에서 절연기판(31)으로 유리, 석영 또는 투명한 플라스틱 등이 사용된다.
구리 박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 절연기판(11)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(33)을 형성한다. 이 때, 식각 용액으로 여러 가지 묽은 산, 예를 들면, (NH4)2S2O8, 인산, 질산, 초산 또는 인산＋초산＋질산＋물의 혼산을 사용하여 구리 박막을 패터닝한다.
상기에서 게이트전극(33)을 구리로 형성하였으나, 본 발명의 다른 실시예로 인듐주석산화막(ITO)/구리의 적층 구조로 형성할 수도 있다. 이러한 구조에서 ITO는 절연기판(31)과 구리 사이의 접착력을 향상시킨다.
절연기판(31) 상에 스퍼터링 방법으로 Ti를 50∼100Å 정도의 두께로 게이트전극(33)을 덮도록 증착한다. 그리고, Ti를 O2분위기에서 200∼300℃ 정도의 온도로 10분∼2시간 동안 열산화하여 TiOx의 확산방지층(35)을 형성한다.
도 2b를 참조하면, 확산방지층(35) 상에 게이트절연막(37), 활성층(39) 및 오믹접촉층(41)을 CVD 방법으로 순차적으로 형성한다.
상기에서 게이트절연막(37)은 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(39)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(41)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다. 상기에서 게이트절연막(37), 활성층(39) 및 오믹접촉층(41)을 형성할 때 확산방지층(35)은 게이트전극(33)의 구리 성분이 게이트절연막(37) 및 활성층(39)으로 확산되는 것을 방지한다.
오믹접촉층(41) 및 활성층(39)의 소정 부분을 게이트절연막(37)이 노출되도록 이방성식각을 포함하는 포토리쏘그래피 방법으로 패터닝한다. 이 때, 활성층(39) 및 오믹접촉층(41)은 게이트전극(41)과 대응하는 부분에만 잔류되도록 한다.
도 2c를 참조하면, 게이트절연막(35) 상에 오믹접촉층(41)을 덮도록 CVD 방법 또는 스퍼터링 방법으로 몰리브덴(Mo)과 MoW, MoTa 및 MoNb 등의 몰리브덴 합금(Mo alloy)을 CVD 방법이나 스퍼터링(sputtering) 방법으로 증착하여 금속 박막을 형성한다. 상기에서 오믹접촉층(41)과 금속 박막은 오믹 접촉을 형성한다.
그리고, 금속 박막을 이방성 식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(35)이 노출되도록 패터닝하여 소오스 및 드레인전극(43)(45)을 형성한다. 이 때, 소오스 및 드레인전극(43)(45) 사이의 게이트전극(33)과 대응하는 부분은 오믹접촉층(41)도 제거하여 활성층(39)이 노출되도록 한다. 상기에서 오믹접촉층(41)의 게이트전극(33)과 대응하는 소오스 및 드레인전극(43)(45) 사이는 채널이 된다.
상기에서 소오스 및 드레인전극(43)(45)를 몰리브덴(Mo)과 MoW, MoTa 및 MoNb 등의 몰리브덴 합금(Mo alloy)의 단일 금속층으로 형성하였으나, 알루미늄(Al)을 하부층에 형성시킨 2층 이상의 다층 금속층으로 형성할 수도 있다.
상술한 바와 같이 본 발명에 따른 박막트랜지스터의 제조 방법은 절연기판 상에 구리를 포함하는 게이트전극을 형성한 후 절연기판 상에 게이트전극을 덮도록 Ti를 얇게 증착하고 산화하여 TiOx의 확산장벽층을 형성한다. 그리고, 확산장벽층 상에 게이트절연막, 활성층 및 오믹접촉층을 CVD 방법으로 형성한다.
따라서, 본 발명은 확산장벽층이 게이트전극을 이루는 구리가 활성층으로 확산되지 않도록하여 채널의 저항이 변하지 않도록 하므로 소자 특성 및 재현성의 저하를 방지할 수 있는 잇점이 있다.
Claims (9)
- 절연기판 상에 게이트전극을 형성하고 상기 게이트전극 표면에 확산방지층을 형성하는 공정과,상기 확산방지층 상에 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 형성하고 상기 활성층 및 오믹접촉층을 상기 게이트절연막이 노출되도록 패터닝하여 상기 게이트전극과 대응하는 부분을 제외한 나머지 부분을 제거하는 공정과,상기 오믹접촉층과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극을 형성하는 공정을 구비하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서 상기 게이트전극을 구리(Cu)로 형성하는 박막트랜지스터의 제조방법.
- 청구항 2에 있어서 상기 게이트전극을 스퍼터링(sputtering) 방법으로 증착하거나, 또는, 무전해 도금방법으로 도금하여 형성하는 박막트랜지스터의 제조방법.
- 청구항 3에 있어서 상기 게이트전극을 (NH4)2S2O8, 인산, 질산, 초산 또는 인산＋초산＋질산＋물의 혼산으로 식각하여 패터닝하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서 상기 게이트전극을 인듐주석산화막(ITO)/구리의 적층 구조로 형성하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서 상기 확산방지층을 TiOx로 형성하는 박막트랜지스터의 제조방법.
- 청구항 6에 있어서 상기 TiOx를 상기 게이트전극을 덮도록 Ti를 증착하고 열산화하여 형성하는 박막트랜지스터의 제조방법.
- 청구항 7에 있어서 상기 Ti를 스퍼터링 방법으로 50∼100Å의 두께로 형성하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서 상기 TiOx를 O2분위기에서 200∼300℃의 온도로 10분∼2시간 동안 열산화하여 형성하는 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0056451A KR100480368B1 (ko) | 1998-12-19 | 1998-12-19 | 박막트랜지스터및그의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0056451A KR100480368B1 (ko) | 1998-12-19 | 1998-12-19 | 박막트랜지스터및그의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000040732A true KR20000040732A (ko) | 2000-07-05 |
| KR100480368B1 KR100480368B1 (ko) | 2005-09-05 |
Family
ID=19563965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0056451A KR100480368B1 (ko) | 1998-12-19 | 1998-12-19 | 박막트랜지스터및그의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480368B1 (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467545B1 (ko) * | 2000-06-27 | 2005-01-24 | 인터내셔널 비지네스 머신즈 코포레이션 | 트랜지스터 디바이스 |
| KR100683752B1 (ko) * | 2005-01-19 | 2007-02-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
| KR100744396B1 (ko) * | 2006-04-10 | 2007-07-30 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이기판의 제조방법 |
| US7619254B2 (en) | 2004-11-17 | 2009-11-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| KR101165843B1 (ko) * | 2005-06-30 | 2012-07-13 | 엘지디스플레이 주식회사 | 식각액, 이를 이용한 금속배선 형성방법 및 액정표시장치 제조방법 |
| KR101236427B1 (ko) * | 2006-05-10 | 2013-02-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법 |
| KR101244895B1 (ko) * | 2006-04-06 | 2013-03-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101397444B1 (ko) * | 2007-12-06 | 2014-05-20 | 엘지디스플레이 주식회사 | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 |
| CN109273458A (zh) * | 2018-09-21 | 2019-01-25 | 惠科股份有限公司 | 阵列基板及其制作方法，以及显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799322A (ja) * | 1993-06-24 | 1995-04-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
-
1998
- 1998-12-19 KR KR10-1998-0056451A patent/KR100480368B1/ko not_active IP Right Cessation
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467545B1 (ko) * | 2000-06-27 | 2005-01-24 | 인터내셔널 비지네스 머신즈 코포레이션 | 트랜지스터 디바이스 |
| US9111802B2 (en) | 2004-11-17 | 2015-08-18 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US7619254B2 (en) | 2004-11-17 | 2009-11-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US8372701B2 (en) | 2004-11-17 | 2013-02-12 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US8637869B2 (en) | 2004-11-17 | 2014-01-28 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US9431426B2 (en) | 2004-11-17 | 2016-08-30 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| KR100683752B1 (ko) * | 2005-01-19 | 2007-02-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
| KR101165843B1 (ko) * | 2005-06-30 | 2012-07-13 | 엘지디스플레이 주식회사 | 식각액, 이를 이용한 금속배선 형성방법 및 액정표시장치 제조방법 |
| KR101244895B1 (ko) * | 2006-04-06 | 2013-03-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR100744396B1 (ko) * | 2006-04-10 | 2007-07-30 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이기판의 제조방법 |
| KR101236427B1 (ko) * | 2006-05-10 | 2013-02-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법 |
| KR101397444B1 (ko) * | 2007-12-06 | 2014-05-20 | 엘지디스플레이 주식회사 | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 |
| CN109273458A (zh) * | 2018-09-21 | 2019-01-25 | 惠科股份有限公司 | 阵列基板及其制作方法，以及显示面板 |
| WO2020056906A1 (zh) * | 2018-09-21 | 2020-03-26 | 惠科股份有限公司 | 阵列基板及其制作方法，以及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100480368B1 (ko) | 2005-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4663829B2 (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
| KR100415617B1 (ko) | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 | |
| KR100225098B1 (ko) | 박막트랜지스터의 제조방법 | |
| TWI396885B (zh) | 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 | |
| US20060292888A1 (en) | Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant | |
| EP0239958A2 (en) | Thin film semiconductor device and method of manufacturing the same | |
| US20040238886A1 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| KR20080003706A (ko) | 액정표시장치의 기판 및 그 제조방법 | |
| US5864149A (en) | Staggered thin film transistor with transparent electrodes and an improved ohmic contact structure | |
| KR100480368B1 (ko) | 박막트랜지스터및그의제조방법 | |
| US20050242352A1 (en) | Fabrication method of polycrystalline silicon liquid crystal display device | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| KR100303141B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6695955B2 (en) | Method of forming polycrystalline silicon for liquid crystal display device | |
| KR100358700B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100710276B1 (ko) | 액정표시장치의 제조방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR100252310B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100696262B1 (ko) | 액정표시장치의 제조방법 | |
| JP2008098673A (ja) | 薄膜トランジスタを用いた液晶表示装置 | |
| KR20090059500A (ko) | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 | |
| KR100434314B1 (ko) | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 | |
| JPS6247621A (ja) | 液晶表示装置 | |
| KR0142548B1 (ko) | 박막트랜지스터의 게이트 산화막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 14 |
|
| EXPY | Expiration of term |