KR100683752B1 - 박막 트랜지스터 및 이의 제조 방법 - Google Patents

박막 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR100683752B1
KR100683752B1 KR1020050004976A KR20050004976A KR100683752B1 KR 100683752 B1 KR100683752 B1 KR 100683752B1 KR 1020050004976 A KR1020050004976 A KR 1020050004976A KR 20050004976 A KR20050004976 A KR 20050004976A KR 100683752 B1 KR100683752 B1 KR 100683752B1
Authority
KR
South Korea
Prior art keywords
gate electrode
thin film
diffusion barrier
source
film transistor
Prior art date
Application number
KR1020050004976A
Other languages
English (en)
Other versions
KR20060084245A (ko
Inventor
서민철
구재본
이헌정
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050004976A priority Critical patent/KR100683752B1/ko
Publication of KR20060084245A publication Critical patent/KR20060084245A/ko
Application granted granted Critical
Publication of KR100683752B1 publication Critical patent/KR100683752B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극; 상기 게이트 전극과 절연된 소스 및 드레인 전극; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 및 상기 게이트 전극을 상기 소스 및 드레인 전극 또는 상기 유기 반도체층과 절연시키는 절연층을 구비하고, 상기 게이트 전극 및 상기 소스 및 드레인 전극 중 적어도 하나와 상기 절연층이 접촉하는 영역들 중 적어도 하나에 확산 방지층을 구비한 박막 트랜지스터 및 상기 박막 트랜지스터의 제조 방법에 관한 것이다. 상기 박막 트랜지스터는 누설 전류량이 적으며 낮은 문턱 전압을 갖는다.

Description

박막 트랜지스터 및 이의 제조 방법{A thin film transistor and a method for prepairng the same}
도 1 내지 5는 본 발명을 따르는 박막 트랜지스터의 일 구현예를 각각 도시한 단면도이고,
도 6은 본 발명을 따르는 박막 트랜지스터의 일 구현예를 구비한 유기 전계 발광 표시 장치의 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
11, 21 : 기판 12, 22 : 게이트 전극
13, 23 : 절연층 14a, 14b, 24a, 24b : 소스 및 드레인 전극
15, 25 : 유기 반도체층 17, 27 : 확산 방지층
본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는, 적은 누설 전류량 및 낮은 문턱 전압을 갖는 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발 광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다. 이러한 플렉서블한 특성을 위해 디스플레이 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는데, 이 때, 플라스틱 기판은 열에 취약하다는 점을 고려하여, 저온 공정을 사용해야 한다. 따라서, 고온 공정을 수반하는 종래의 폴리 실리콘계 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
이를 해결하기 위해, 최근에 유기 반도체 물질이 대두되고 있다. 유기 반도체 물질을 이용한 유기 반도체층은 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다. 이러한 유기 박막 트랜지스터는 예를 들면, 대한민국 특허 공개번호 제2004-0012212호에 개시되어 있으며, 상기 공개공보의 기재사항 중 "유기 물질막"이 본 발명의 유기 반도체층에 해당한다.
상기 유기 박막 트랜지스터 중 Cu와 같은 금속으로 이루어진 게이트 전극 및 Au과 같은 금속으로 이루어진 소스 및 드레인 전극과 같은 도전층은 절연 물질로 이루어진 절연층과 접촉하게 되는데, 이 때 상기 도전층을 이루는 금속들은 이들의 높은 확산도(diffusivity)때문에 절연층으로 침투할 수 있다. 이 때문에, 누설 전류량이 증가하게 되고, 전하 트랩핑(charge trapping)이 발생할 뿐만 아니라, 문턱 전압도 증가하는 등, 박막 트랜지스터의 신뢰성이 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로, 확산 방지층을 구비함으로써, 전류 누설이 방지되고 문턱 전압이 낮아진 유기 박막 트랜지스터와 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기 본 발명의 과제를 이루기 위하여, 본 발명은,
게이트 전극;
상기 게이트 전극과 절연된 소스 및 드레인 전극;
상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 및
상기 게이트 전극을 상기 소스 및 드레인 전극 또는 상기 유기 반도체층과 절연시키는 절연층을 구비하고,
상기 게이트 전극 및 상기 소스 및 드레인 전극 중 적어도 하나와 상기 절연층이 접촉하는 영역들 중 적어도 하나에 확산 방지층을 구비하는 유기 박막 트랜지스터를 제공한다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명은,
기판 상에 형성된 게이트 전극 상부에 제1확산 방지층을 형성하는 단계;
상기 제1확산 방지층 상부에 절연층을 도포하여 상기 게이트 전극을 절연하는 단계;
상기 절연층 상의 상기 게이트 전극의 양단에 대응하는 소정의 위치에 제2확산 방지층을 형성한 다음, 상기 제2확산 방지층 상부에 소스 및 드레인 전극을 형성하는 단계; 및
상기 소스 및 드레인 전극을 덮도록 유기 반도체층을 형성하는 단계를 포함하는 유기 박막 트랜지스터 제조 방법을 제공한다.
본 발명을 따르는 박막 트랜지스터는 박막 트랜지스터 중 금속 물질로 이루어진 도전층과 절연 물질로 이루어진 절연층이 접촉하는 영역들 중 적어도 하나 이상에, 상기 도전층을 이루는 금속 물질이 상기 절연층으로 확산하는 것을 방지하는 확산 방지층을 구비하는 바, 전류 누설이 방지되며, 낮은 문턱 전압을 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 보다 상세히 설명한다.
본 발명의 박막 트랜지스터는 박막 트랜지스터 중 금속 물질로 이루어진 도전층과 절연 물질로 이루어진 절연층이 접촉하는 영역, 예를 들면 게이트 전극과 절연층이 접촉하는 영역 및 소스 및 드레인 전극과 절연층이 접촉하는 영역들 중 적어도 하나에 상기 전극을 이루는 금속 물질이 상기 절연층으로 확산되는 것을 방지하는 확산 방지층을 구비한다. 상기 확산 방지층은 도전층을 이루는 금속 물질이 절연층으로 확산되는 것으르 방지하는 역할을 한다.
상기 확산 방지층을 구비한 본 발명의 박막 트랜지스터의 일 구현예는 도 1 에 도시되어 있다.
도 1 중, 기판(11)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있다. 상기 기판 상에는 소정 패턴의 게이트 전극(12)이 구비되어 있다. 상기 게이트 전극(12)는 Cu 등과 같은 금속으로 이루어질 수 있다. 상기 게이트 전극(12) 상부에는 전술한 바와 같은 확산 방지층(17)이 구비되어 있고, 상기 확산 방지층(17)을 덮도록 절연층(13)이 형성되어 있다.
상기 확산 방지층(17)을 이루는 물질은 게이트 전극(12)을 이루는 금속 물질이 절연층(13)으로 확산되는 것을 방지할 수 있도록 상기 금속 물질의 활성화 에너지보다 높은 활성화 에너지를 갖는 물질이어야 하며, 내열성도 갖추는 것이 바람직하다. 상기 확산 방지층(17)은 전술한 바와 같은 조건을 충족시키는 물질로 이루어질 수 있는데, 이의 예에는 Mg, Al, Ti, Cr, Hf, Ta, W과 같은 금속, 상기 금속을 포함하는 합금, 상기 금속 및 합금의 질화물, 산화물 및 규소화물 등이 포함된다. 이들 중 2 이상을 물질을 조합하여 사용할 수 있다. 보다 구체적으로, 상기 확산 방지층(17)은 Ti, Cr, Ta, W, TiN, TiAlN, WN, TaN, MgO, HfO2, TiSi, TiSiN 또는 Ti/TiN으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 확산 방지층의 두께는 10Å 내지 200Å, 바람직하게는 10Å 내지 170Å, 보다 바람직하게는 30Å일 수 있다. 상기 확산 방지층의 두께가 10Å 미만인 경우에는 확산 방지층(17)의 연속성이 단절되어 게이트 전극(12)을 이루는 금속 물질이 절연층(13)으로 확산될 수 있다는 문제점이 발생할 수 있고, 상기 확산 방지 층의 두께가 200Å를 초과하는 경우에는 접촉 저항이 증가할 수 있다는 문제점이 발생할 수 있기 때문이다.
상기 확산 방지층(17)을 이루는 물질 및 두께에 대한 설명은 이하, 본 발명의 박막 트랜지스터 중 확산 방지층과 관련된 부분에 동일하게 적용된다.
상기 확산 방지층(17)에 의하여, 게이트 전극(12)을 이루는 금속 물질이 절연층(13)으로 확산되는 것이 방지될 수 있다.
상기 절연층(13)의 상부에는 소스 및 드레인 전극(14a, 14b)이 각각 형성되어 있다. 이 소스 및 드레인 전극(14a, 14b)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다. 상기 소스 및 드레인 전극(14a, 14b)의 상부로는 유기 반도체층(15)이 전면 형성된다.
상기 유기 반도체층(15)은 소스/드레인 영역과, 이 소스/드레인 영역을 연결하는 채널 영역을 구비한다. 상기 유기 반도체층(15)은 n형 또는 p형 유기반도체가 사용될 수 있고, 소스/드레인 영역에만 n형 또는 p형 불순물이 도핑될 수 있다.
상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다.
도 2에는 본 발명을 따르는 박막 트랜지스터의 다른 구현예가 도시되어 있다. 도 2 중, 확산 방지층(17)은 소스 및 드레인 전극(14a, 14b)과 절연층(13)이 접촉하는 영역에 구비되어 있는데, 상기 확산 방지층(17)은 상기 소스 및 드레인 전극(14a, 14b)를 이루는 금속 물질, 예를 들면 Au 등이 상기 절연층(13)으로 확산되는 것을 방지한다.
도 3에는 본 발명을 따르는 박막 트랜지스터의 또 다른 구현예가 도시되어 있다. 도 3 중, 게이트 전극(12)과 절연층(13)이 접촉하는 영역에는 제1확산 방지층이, 절연층(13)과 소스 및 드레인 전극(14a, 14b)이 접촉하는 영역에는 제2확산 방지층이 구비되어 있다. 상기 제1확산 방지층과 제2확산 방지층을 이루는 물질은 동일하거나 상이할 수 있다.
도 4에는 본 발명을 따르는 박막 트랜지스터의 또 다른 구현예가 도시되어 있다. 기판(11)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있으며, 상기 기판 상에는 소정 패턴의 게이트 전극(12)이 구비되어 있다. 상기 게이트 전극(12) 상부에는 확산 방지층(17)이 구비되어 있으며, 상기 확산 방지층(17) 상부 에는 절연층(13)이 형성되어 있다. 상기 확산 방지층(17)에 의하여, 게이트 전극(12)를 이루는 금속 물질이 절연층(13)으로 확산되는 것이 방지된다. 절연층(13)의 상부에는 유기 반도체층(15)가 구비되어 있는데, 상기 유기 반도체층(15)을 이루는 물질의 구체적인 예는 전술한 바와 같다. 상기 유기 반도체층(15) 상부로는 소스 및 드레인 전극(14a, 14b)가 구비되어 있다.
도 5에는 본 발명을 따르는 박막 트랜지스터의 또 다른 구현예가 도시되어 있다. 먼저, 글라스재 또는 플라스틱재로 이루어 질 수 있는 기판(11) 상부에는 소스 및 드레인 전극(14a, 14b)가 구비되어 있다. 상기 소스 및 드레인 전극(14a, 14b)의 상부에는 유기 반도체층(15)가 형성되는데, 상기 유기 반도체층(15)을 이루는 물질은 전술한 바와 같다. 상기 유기 반도체층(15)의 상부에는 유기 반도체층(15)을 게이트 전극(12)과 절연시키는 절연층(13)이 형성되어 있다. 절연층(13) 상부에는 확산 방지막(17)이 형성되어 있는데, 상기 확산 방지층(17)에 의하여, 게이트 전극(12)을 이루는 금속 물질이 절연층(13)으로 확산되는 것이 방지된다. 도 5에는 게이트 전극(12)의 하부에만 확산 방지막(17)이 구비되어 있으나, 확산 방지층(17)은 절연층(13)을 따라 연장될 수 있는 등, 다양한 변형이 가능함은 물론이다.
본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다.
본 발명의 박막 트랜지스터 제조 방법은 예를 들면, 기판 상에 형성된 게이트 전극 상부에 제1확산 방지층을 형성하는 단계; 상기 제1확산 방지층 상부에 절 연층을 도포하여 상기 게이트 전극을 절연하는 단계; 상기 절연층 상의 상기 게이트 전극의 양단에 대응하는 소정의 위치에 제2확산 방지층을 형성한 다음, 상기 제2확산 방지층 상부에 소스 및 드레인 전극을 형성하는 단계; 및 상기 소스 및 드레인 전극을 덮도록 유기 반도체층을 형성하는 단계로 이루어질 수 있다.
상기 확산 방지층은 당업계에 공지된 다양한 방법을 이용하여 형성될 수 있다. 보다 구체적으로, 스퍼터링법, 원자층 증착법(Atomic Layer Deposition : ALD), 화학증착법(Chemical Vapour Deposition : CVD) 플라즈마 증착법(Plasma Enhanced Vapour Deposition : PEVD) 등과 같은 다양한 증착법을 이용할 수 있다. 예를 들어, TiN으로 이루어진 확산 방지층을 형성하는 경우에는 TiCl4와 같은 액체 티타늄 화합물을 증착원으로 이용하는 원자층 증착법 또는 화학증착법을 이용할 수 있다. 한편, Ta으로 이루어진 확산 방지층을 형성하는 경우에는 기상의 TaCl5와 수소 원자를 이용할 수 있다.
상기와 같은 구조의 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시장치와 같은 평판 표시장치에 구비될 수 있다.
도 6은 평판 표시 장치의 한 구현예인 유기 전계 발광 표시장치에 본 발명의 박막 트랜지스터를 적용한 것을 나타낸 것으로서, 유기 전계 발광 표시 장치 중 하나의 부화소를 도시한 것이다. 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)를 구비하고 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다.
이러한 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
이러한 적(R), 녹(G), 청(B)색의 각 부화소는 도 6에서 볼 수 있는 바와 같은 TFT 구조와 자발광 소자인 EL소자(OLED)를 갖는다. 그리고, 박막 트랜지스터를 구비하는 데, 이 박막 트랜지스터는 전술한 실시예들에 따른 박막 트랜지스터가 될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 다양한 구조의 박막 트랜지스터를 구비할 수 있다.
도 6에서 볼 수 있듯이, 절연기판(21)상에 전술한 박막 트랜지스터(20)가 구비된다. 상기 박막 트랜지스터(20)는 기판(21) 상에 형성된 소정 패턴의 게이트 전극(22)을 구비하고, 이 게이트 전극(22)의 상부에는 확산 방지층(27)이 형성되어 있다. 상기 확산 방지층(27)에 대한 상세한 설명은 전술한 바와 동일하므로 생략한다. 상기 확산 방지층(27) 상부에는 절연층(23)이 형성된다. 그리고, 절연층(23)의 상부에는 소스 및 드레인 전극(24a, 24b)이 각각 형성된다.
상기 소스 및 드레인 전극(24a, 24b)의 상부로는 유기 반도체층(25)이 덮이게 된다.
상기 유기 반도체층(25)은 소스/드레인 영역과, 이 소스/드레인 영역을 연결하는 채널 영역을 구비한다.
유기 반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션막(28)이 형성되는 데, 이 패시베이션 막(28)은 단층 또는 복수층의 구조 로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션막(28)의 상부에는 화소정의막에 따라, EL 소자(30)의 유기 발광막(32)을 형성한다.
상기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 하나에 연결된 화소 전극(31)과, 전체 화소들을 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 상기 화소 전극(31)과 대향 전극(33)은 상기 유기 발광막(32)에 의해 서로 절연되어 있으며, 유기 발광막(32)에 서로 다른 극성의 전압을 가해 유기 발광막(32)에서 발광이 이뤄지도록 한다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 6에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
그리고, 유기 전계 발광 표시장치는, 기판(21)으로서 플렉서블한 플라스틱 기판을 사용하기에 적합하다.
상기한 바와 같은 본 발명에 따르면, 박막 트랜지스터 중 금속 물질로 이루어진 도전층과 절연 물질로 이루어진 절연층 상에 구비된 확산 방지층에 의하여 도전층을 이루는 금속 물질이 상기 절연층으로 확산되는 것이 방지된다. 따라서, 전류 누설량이 감소되고, 문턱 전압이 낮아진 박막 트랜지스터를 얻을 수 있다. 상기 박막 트랜지스터를 이용하면 신뢰성이 확보된 평판 표시장치를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 및
    상기 게이트 전극을 상기 소스 및 드레인 전극과 절연시키는 절연층을 구비하고,
    상기 게이트 전극 및 상기 소스 및 드레인 전극과 상기 절연층이 접촉하는 영역에 확산 방지층을 구비한 것을 특징으로 하는 유기 박막 트랜지스터로서,
    상기 확산 방지층의 두께가 10Å 내지 30Å인 것을 특징으로 하는 유기 박막 트랜지스터.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 확산 방지층은 Mg, Al, Ti, Cr, Hf, Ta, W, 이들을 포함하는 합금, 이들의 질화물, 이들의 산화물 및 이들의 규소화물 중 적어도 하나 이상으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 삭제
  6. 제1항 또는 제4항에 따른 유기 박막 트랜지스터의 제조 방법으로서,
    기판 상에 형성된 게이트 전극 상부에 제1확산 방지층을 형성하는 단계;
    상기 제1확산 방지층 상부에 절연층을 도포하여 상기 게이트 전극을 절연하는 단계;
    상기 절연층 상의 상기 게이트 전극의 양단에 대응하는 소정의 위치에 제2확산 방지층을 형성한 다음, 상기 제2확산 방지층 상부에 소스 및 드레인 전극을 형성하는 단계; 및
    상기 소스 및 드레인 전극을 덮도록 유기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
KR1020050004976A 2005-01-19 2005-01-19 박막 트랜지스터 및 이의 제조 방법 KR100683752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050004976A KR100683752B1 (ko) 2005-01-19 2005-01-19 박막 트랜지스터 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050004976A KR100683752B1 (ko) 2005-01-19 2005-01-19 박막 트랜지스터 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060084245A KR20060084245A (ko) 2006-07-24
KR100683752B1 true KR100683752B1 (ko) 2007-02-20

Family

ID=37174372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004976A KR100683752B1 (ko) 2005-01-19 2005-01-19 박막 트랜지스터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100683752B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274684B1 (ko) * 2006-08-03 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR100859113B1 (ko) * 2007-02-13 2008-09-18 홍익대학교부설과학기술연구소 문턱 전압의 조절이 가능한 유기 박막 트랜지스터 및 그것의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040732A (ko) * 1998-12-19 2000-07-05 구본준 박막트랜지스터 및 그의 제조방법
KR20010105461A (ko) * 2000-05-09 2001-11-29 이재갑 반도체 소자의 구리 합금배선 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040732A (ko) * 1998-12-19 2000-07-05 구본준 박막트랜지스터 및 그의 제조방법
KR20010105461A (ko) * 2000-05-09 2001-11-29 이재갑 반도체 소자의 구리 합금배선 형성방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020000040732
1020010105461

Also Published As

Publication number Publication date
KR20060084245A (ko) 2006-07-24

Similar Documents

Publication Publication Date Title
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
TWI578542B (zh) 包含薄膜電晶體的基板、製造該基板之方法以及包含該基板的有機發光顯示裝置
US7470931B2 (en) Thin film transistor and flat panel display using the same
US8193527B2 (en) Organic thin film transistor and flat panel display device including the same
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
JP2005286329A (ja) 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法
KR100696508B1 (ko) 평판표시장치
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
JP2005159290A (ja) キャパシター及びこれを具備した平板表示装置
KR100696514B1 (ko) 전면 발광형 유기 발광 표시장치
KR100683752B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR100592302B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100626074B1 (ko) 평판표시장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100719567B1 (ko) 평판 표시장치 및 그 제조방법
KR100741102B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치
KR100696509B1 (ko) 평판 표시장치 및 그 제조방법
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100708738B1 (ko) 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee