KR100647603B1 - 박막 트랜지스터 및 이를 구비한 평판표시장치 - Google Patents

박막 트랜지스터 및 이를 구비한 평판표시장치 Download PDF

Info

Publication number
KR100647603B1
KR100647603B1 KR1020040037677A KR20040037677A KR100647603B1 KR 100647603 B1 KR100647603 B1 KR 100647603B1 KR 1020040037677 A KR1020040037677 A KR 1020040037677A KR 20040037677 A KR20040037677 A KR 20040037677A KR 100647603 B1 KR100647603 B1 KR 100647603B1
Authority
KR
South Korea
Prior art keywords
derivatives
source
substituted
thin film
unsubstituted
Prior art date
Application number
KR1020040037677A
Other languages
English (en)
Other versions
KR20050112581A (ko
Inventor
양남철
서민철
구재본
이상민
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040037677A priority Critical patent/KR100647603B1/ko
Publication of KR20050112581A publication Critical patent/KR20050112581A/ko
Application granted granted Critical
Publication of KR100647603B1 publication Critical patent/KR100647603B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/02—Actuating devices; Operating means; Releasing devices electric; magnetic
    • F16K31/06—Actuating devices; Operating means; Releasing devices electric; magnetic using a magnet, e.g. diaphragm valves, cutting off by means of a liquid
    • F16K31/0644—One-way valve
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F15—FLUID-PRESSURE ACTUATORS; HYDRAULICS OR PNEUMATICS IN GENERAL
    • F15B—SYSTEMS ACTING BY MEANS OF FLUIDS IN GENERAL; FLUID-PRESSURE ACTUATORS, e.g. SERVOMOTORS; DETAILS OF FLUID-PRESSURE SYSTEMS, NOT OTHERWISE PROVIDED FOR
    • F15B2211/00—Circuits for servomotor systems
    • F15B2211/40—Flow control
    • F15B2211/405—Flow control characterised by the type of flow control means or valve
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K51/00—Other details not peculiar to particular types of valves or cut-off apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극; 상기 게이트 전극과 절연된 소스 및 드레인 전극; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 및 상기 소스 및 드레인 전극과 상기 게이트 전극을 절연시키는 게이트 절연막을 구비하고, 상기 유기 반도체층과 상기 소스 및 드레인 전극 사이에 자기분자조립체층을 구비하며, 상기 자기분자조립체층과 상기 유기 반도체층 사이에 도핑 영역을 구비한 박막 트랜지스터 및 이를 구비한 평판 표시 장치에 관한 것이다. 본 발명에 따르면 유기 반도체층과 소스 및 드레인 전극 간의 접촉 저항이 낮은 박막 트랜지스터를 얻을 수 있으며, 이를 이용하면 성능이 향상된 평판 표시 장치를 제조할 수 있다.

Description

박막 트랜지스터 및 이를 구비한 평판표시장치{A thin film transistor and a flat panel display therewith}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이고,
도 2는 본 발명의 박막 트랜지스터의 일 실시예를 유기 전계 발광 표시장치에 적용한 경우의 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
11, 21 : 기판 12, 22 : 게이트 전극
13, 23 : 게이트 절연막 14, 24 : 소스 및 드레인 전극
15, 25 : 유기 반도체층 16, 26 : 자기분자조립체층
19, 29 : 도핑 영역
본 발명은 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것으로서, 보다 상세하게는, 유기 반도체층과 소스 및 드레인 전극 간의 접촉 저항이 감소된 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
그런데, 상기 소스/드레인 전극은 통상 전하의 흐름이 원활하게 이뤄지도록 일함수가 낮은 금속으로 이뤄지는데, 이러한 금속과 반도체층이 접촉된 영역의 높은 접촉 저항으로 인하여, 소자의 특성이 저하되고, 나아가 소비전력이 증가되는 문제점이 있다.
금속과 반도체 간의 접촉 저항을 낮추기 위해 다양한 방법들이 사용되고 있다. 비정질 실리콘을 반도체층으로 사용하는 경우에는 비정질 실리콘과 금속재 소스/드레인 전극과의 사이에 n+ 실리콘층을 두어 전자 또는 홀의 이동을 원활히 하며, 폴리 실리콘을 반도체층으로 사용하는 경우에는 이 폴리 실리콘에 금속과의 접촉저항 개선을 위해 도핑을 한다.
그런데, 상기와 같은 방법은 300℃ 이상의 고온에서 사용해야 하기 때문에 만일 기판을 열에 취약한 플라스틱 기판으로 할 경우에는 사용할 수 없는 문제가 있다.
한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다.
이러한 플렉서블한 특성을 위해 디스플레이 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는 데, 이렇게 플라스틱 기판을 사용할 경우에는 전술한 바와 같이, 고온 공정을 사용하지 않고, 저온 공정을 사용해야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
이를 해결하기 위해, 최근에 유기 반도체가 대두되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다.
유기 반도체를 구비한 박막 트랜지스터 또한, 유기 반도체층을 이루는 물질과 소스/드레인 전극을 이루는 금속 물질이 접촉하는 경계 지점에서의 접촉 저항이 높다는 문제점이 있다. 이를 해결하기 위하여, 예를 들면, 대한민국 특허 출원번호 제2003-0085592호는 활성화 방사선에 의한 노광에 의해 활성화 가능한 도핑 물질을 도전성 유기 화합물 내로 도입한 다음 노광 공정에 통해 도핑 물질을 도전성 유기 화합물에 고착시키는 방법을 개시하고 있다.
그러나, 상기 특허를 포함한 종래의 방법으로는 만족할 만한 수준의 접촉 저항 감소를 이루지 못하였는 바, 이를 개선할 필요성은 여전히 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 유기 반도체 층과 소스 및 드레인 전극 간의 접촉 저항이 감소되는 효과를 얻을 수 있는 박막 트랜지스터, 상기 박막 트랜지스터를 제조하는 방법 및 이를 구비한 평판 표시장치를 제공하는 데, 그 목적이 있다.
상기 본 발명의 과제를 이루기 위하여, 본 발명은,
게이트 전극;
상기 게이트 전극과 절연된 소스 및 드레인 전극;
상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 및
상기 소스 및 드레인 전극과 상기 게이트 전극을 절연시키는 게이트 절연막을 구비하고,
상기 유기 반도체층과 상기 소스 및 드레인 전극 사이에 자기분자조립체층을 구비하며, 상기 자기분자조립체층과 상기 유기 반도체층 사이에 도핑 영역을 구비하는 박막 트랜지스터를 제공한다.
본 발명의 다른 특징에 의하면, 상기 자기분자조립체층은 하기 화학식 1로 표시되는 화합물로 이루어진다:
<화학식 1>
MO3S-Q-SH
상기 화학식 1에 있어서,
M은 H 또는 알칼리 금속이고;
Q는 치환 또는 미치환된 C1-10알킬렌기, 치환 또는 미치환된 C6-20사이클로알킬렌기, 치환 또는 미치환된 C6-20아릴렌기, N, O, P 및 S 중 선택된 1 내지 3개의 원자를 포함하는 치환 또는 미치환된 C3-19헤테로아릴렌기 또는 치환 또는 미치환된 C4-20아릴알킬렌기이다.
본 발명의 또 다른 특징에 의하면, 상기 화학식 1의 화합물은 하기 화학식으로 표시되는 화합물일 수 있다:
<화학식 2>
<화학식 3>
Figure 112004022383602-pat00002
<화학식 4>
Figure 112004022383602-pat00003
상기 화학식 중, M은 H 또는 알칼리 금속이다.
본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함한다.
본 발명의 또 다른 특징에 의하면, 상기 소스 및 드레인 전극은 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 또는 이의 합금으로 이루어질 수 있다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명은,
게이트 전극이 형성된 절연 기판 상에 게이트 절연막을 도포하여 상기 게이트 전극을 절연하는 단계;
상기 게이트 절연막 상에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계;
상기 소스 및 드레인 전극을 덮도록 자기분자조립체층을 형성하는 단계;
상기 자기분자조립체층을 덮도록 유기 반도체층을 형성하는 단계 및
상기 자기분자조립체층과 상기 유기 반도체층 사이에 도핑 영역을 형성하는 단계를 포함하는 박막 트랜지스터 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명은 전술한 바와 같은 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속되어 있는 평판 표시장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 TFT들을 도시한 단면도이다.
먼저, 도 1에서 볼 수 있듯이, 본 발명에 따른 TFT(10)들은 기판(11) 상에 구비된다. 상기 기판(11)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있다. 기판 상에 형성된 TFT(10)들은 서로 인접하여 구비된 것이며, 그 구조가 동일한 것이다.  이하에서는, 먼저, 이중 하나의 TFT(10)에 대해서 그 구조를 설명토록 한다.
상기 기판 상에는 소정 패턴의 게이트 전극(12)이 형성되고, 이 게이트 전극(12)을 덮도록 게이트 절연막(13)이 형성된다. 그리고, 게이트 절연막(13)의 상부에는 소스 및 드레인 전극(14)이 각각 형성된다. 이 소스 및 드레인 전극(14)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다. 소스 및 드레인 전극(14)은 통상적을 유기 반도체층을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 귀금속(noble metal)들을 주로 사용한다. 상기 소스 및 드레인 전극을 이루는 물질의 비제한적인 예로 서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os과 이의 합금이 현재 사용 가능한 물질이며, 이 중 Au, Pd, Pt, Ni 등이 바람직하다. 상기 소스 및 드레인 전극(14)의 상부로는 유기 반도체층(15)이 전면 형성된다.
상기 유기 반도체층(15)은 소스/드레인 영역(15b)과, 이 소스/드레인 영역(15b)을 연결하는 채널 영역(15a)을 구비한다. 상기 유기 반도체층(15)은 n형 또는 p형 유기반도체가 사용될 수 있다.
상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 등이 사용될 수 있다.
본 발명을 따르는 박막 트랜지스터는 유기 반도체층(15)과 소스 및 드레인 전극(14) 사이에 자기분자조립체층(16)을 구비한다. 상기 자기분자조립체층(16)은 하기 화학식 1로 표시되는 화합물로 이루어 질 수 있다:
<화학식 1>
MO3S-Q-SH
상기 화학식 1에 있어서,
M은 H 또는 알칼리 금속이고;
Q는 치환 또는 미치환된 C1-10알킬렌기, 치환 또는 미치환된 C6-20사이클로알킬렌기, 치환 또는 미치환된 C6-20아릴렌기, N, O, P 및 S 중 선택된 1 내지 3개의 원자를 포함하는 치환 또는 미치환된 C3-19헤테로아릴렌기 또는 치환 또는 미치환된 C4-20아릴알킬렌기이다.
상기 M은 H 또는 알칼리 금속이다. 바람직하게, M은 H, Na 또는 K이다.
상기 알킬렌기란 선형 또는 분지형 알칸 중 2 개의 수소가 결합으로 치환된 연결기로서, 본 발명의 알킬렌기는 C1-10알킬렌기, 바람직하게는 C2-3알킬렌기이다. 본 발명의 미치환된 알킬렌기의 구체적인 예에는 메틸렌, 에틸렌, 프로필렌, 부틸렌, 이소부틸렌, 펜틸렌 및 헥실렌 등이 있으며, 이 중, 에틸렌 또는 프로필렌이 바람직하다. 상기 알킬렌기 중 하나 이상의 수소 원자는 할로겐 원자로 치환될 수 있다.
상기 사이클로알킬렌기란 사이클로알칸 중 2 개의 수소가 결합으로 치환된 연결기로서, 본 발명의 사이클로알킬렌기는 C6-20사이클로알킬렌기, 바람직하게는 C6사이클로알킬렌기이다. 본 발명의 미치환된 사이클로알킬렌기의 구체적인 예에는 사이클로헥실렌기 등이 있으며, 상기 사이클로알킬렌기 중 하나 이상의 수소 원자는 상기 알킬렌기의 경우와 마찬가지의 치환기로 치환가능하다.
상기 아릴렌기란 하나 이상의 고리를 포함하는 카보사이클 방향족 시스템 중 2 개의 수소가 결합으로 치환된 연결기로서, 상기 고리들은 펜던트 방법으로 함께 부착되거나 또는 융합될 수 있다. 본 발명의 아릴렌기는 C6-20아릴렌기, 바람직하게는 C6아릴렌기이다. 본 발명의 미치환된 아릴렌기의 구체적인 예에는 페닐렌기 또는 나프틸렌기 등이 있으며, 상기 아릴렌기 중 하나 이상의 수소 원자는 상기 알킬렌기의 경우와 마찬가지의 치환기로 치환가능하다.
상기 헤테로아릴렌기란 N, O, P 또는 S 중에서 선택된 1, 2 또는 3 개의 헤테로 원자를 포함하고, 나머지 고리 원자가 C인 모노사이클릭 또는 비사이클릭 방향족 화합물 중 2 개의 수소 원자가 결합으로 치환된 연결기로서, 본 발명의 헤테로아릴렌기는 C3-19헤테로아릴렌기, 바람직하게는 두 개의 헤테로 원자를 포함하는 C7헤테로아릴렌기이다. 상기 헤테로 원자 중 특히, N이 바람직하다. 본 발명의 비치환 헤테로아릴렌기의 구체적인 예에는 벤즈이미다졸일 연결기가 포함되며, 본 발명의 헤테로아릴렌기는 중 하나 이상의 수소 원자는 상기 알킬렌기의 경우와 마찬 가지의 치환기로 치환가능하다.
상기 아릴알킬렌기는 상기 알킬렌기의 한 쪽 말단에 상기 아릴렌기 또는 헤테로아릴렌기가 포함되어 있는 연결기로서, 본 발명의 아릴알킬렌기는 C4-20아릴알킬렌기, 바람직하게는 C7아릴알킬렌기이다. 상기 아릴알킬렌기는 상기 알킬렌기의 경우와 마찬가지의 치환기로 치환가능하다.
상기 화학식 1 중 티올기는 소스 및 드레인 전극(14)에 대한 흡착 작용기로서의 역할을 한다. 상기 티올기에 의하여 본 발명의 자기분자조립체층(16)은 소스 및 드레인 전극(14)에 효과적으로 흡착될 수 있다. 한편, 상기 화학식 1 중 설폰산기(M이 H인 경우임) 또는 설포네이트염기(M이 알칼리 금속인 경우임)는 도핑 작용기로서의 역할을 한다. 즉, 상기 설폰산기 또는 설포네이트염기에 의하여, 본 발명의 자기분자조립체층(16)과 유기 반도체층(15)이 접촉하는 영역에는 도핑 영역(19)이 형성될 수 있다.
이러한, 상기 화학식 1로 표시되는 화합물 중, 하기 화학식으로 표시되는 화합물이 바람직하다.
<화학식 2>
Figure 112004022383602-pat00004
<화학식 3>
Figure 112004022383602-pat00005
<화학식 4>
Figure 112004022383602-pat00006
상기 화학식 중, M은 H 또는 알칼리 금속이다.
상기 화합물로 이루어진 자기분자조립체층(16)에 의하여 상기 자기분자조립체층과 접한 유기 반도체층 영역에는 도핑 영역(19)이 형성된다. 상기 도핑 영역(19)에 의하여 유기 반도체층(15)과 소스 및 드레인 전극(14) 간의 접촉 저항이 감소될 수 있다.
본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조를 갖는 형태 뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다.
본 발명의 박막 트랜지스터는, 게이트 전극이 형성된 절연 기판 상에 게이트 절연막을 도포하여 상기 게이트 전극을 절연한 다음, 상기 게이트 절연막 상에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성한 후, 상기 소스 및 드레인 전극을 덮는 자기분자조립체층 및 상기 자기분자조립체층을 덮도록 유기 반도체층을 차례로 형성한 다음, 상기 자기분자조립체층과 상기 유기 반도체층 사이에 도핑 영역을 형성함으로써 제조될 수 있다. 이 때, 상기 자기분자조립체층을 이루는 물질은 상기 화학식 1로 표시될 수 있는 물질로서, 이와 관련된 상세한 설명은 전술한 바와 동일하므로 생략한다. 상기 화학식 1로 표시될 수 있는 물질로 이루어진 본 발명의 자기분자조립체층 형성 단계에 의하여 상기 유기 반도체층을 산화-도핑시킬 수 있는 도핑 영역이 자기분자조립체층과 유기 반도체층 사이에 형성될 수 있다.
전술한 바와 같은 구조의 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시장치와 같은 평판 표시장치에 구비될 수 있다.
도 2는 평판 표시장치의 한 구현예인 유기 전계 발광 표시장치에 상기 TFT를 적용한 것을 나타낸 것이다.
도 2 는 유기 전계 발광 표시장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)를 구비하고 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다.
이러한 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
이러한 적(R), 녹(G), 청(B)색의 각 부화소는 도 3에서 볼 수 있는 바와 같은 TFT 구조와 자발광 소자인 EL소자(OLED)를 갖는다. 그리고, 박막 트랜지스터를 구비하는 데, 이 박막 트랜지스터는 전술한 실시예들에 따른 박막 트랜지스터가 될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 다양한 구조의 박막 트랜지스터를 구비할 수 있다.
도2에서 볼 수 있듯이, 절연기판(21)상에 전술한 박막 트랜지스터(20)가 구비된다.
도 2에 도시된 바와 같이 상기 박막 트랜지스터(20)는 기판(21) 상에 소정 패턴의 게이트 전극(22)이 형성되고, 이 게이트 전극(22)을 덮도록 게이트 절연막(23)이 형성된다. 그리고, 게이트 절연막(23)의 상부에는 소스 및 드레인 전극(24)이 각각 형성된다. 소스 및 드레인 전극(24)과 유기 반도체층(25) 사이에는 자기분자조립체층(26)이 구비되어 있으며, 상기 자기분자조립체층(26)과 유기 반도체층(25) 사이에는 상기 자기분자조립체층(26)의 도핑 작용기에 의하여 도핑 영역(29)이 형성되어 있다. 상기 도핑 작용기는 예를 들면, 설폰산기 또는 설포네이트염기일 수 있다. 상기 자기분자조립체층(26)을 이루는 화합물에 대한 상세한 설명은 전술한 바와 같으므로 생략한다.
상기 소스 및 드레인 전극(24)의 상부로는 유기 반도체층(25)이 덮이게 된다.
상기 유기 반도체층(25)은 소스/드레인 영역과, 이 소스/드레인 영역을 연결하는 채널 영역을 구비한다.
유기 반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션막(28)이 형성되는 데, 이 패시베이션 막(28)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션막(28)의 상부에는 화소정의막에 따라, EL 소자(30)의 유기 발광막(32)을 형성한다.
상기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들 이 적용될 수 있음은 물론이다.
상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 2에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
그리고, 유기 전계 발광 표시장치는, 기판(21)으로서 플렉서블한 플라스틱 기판을 사용하기에 적합하다.
상기한 바와 같은 본 발명에 따르면, 유기 반도체층과 소스 및 드레인 전극 간의 접촉 저항이 감소된 박막 트랜지스터를 얻을 수 있다. 상기 박막 트랜지스터를 이용하면 신뢰성이 확보된 평판 표시장치를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 및
    상기 소스 및 드레인 전극과 상기 게이트 전극을 절연시키는 게이트 절연막을 구비하고,
    상기 유기 반도체층과 상기 소스 및 드레인 전극 사이에 자기분자조립체층을 구비하며, 상기 자기분자조립체층과 상기 유기 반도체층 사이에 도핑 영역을 구비하고,
    상기 자기분자조립체층은 하기 화학식 1로 표시되는 화합물로 이루어진 것을 특징으로 하는 박막 트랜지스터:
    <화학식 1>
    MO3S-Q-SH
    상기 화학식 1에 있어서,
    M은 H 또는 알칼리 금속이고;
    Q는 치환 또는 미치환된 C1-10알킬렌기, 치환 또는 미치환된 C6-20사이클로알킬렌기, 치환 또는 미치환된 C6-20아릴렌기, N, O, P 및 S 중 선택된 1 내지 3개의 원자를 포함하는 치환 또는 미치환된 C3-19헤테로아릴렌기 또는 치환 또는 미치환된 C4-20아릴알킬렌기이다.
  2. 삭제
  3. 제1항에 있어서,
    상기 화학식 1의 화합물이 하기 화학식으로 표시되는 화합물인 것을 특징으로 하는 박막 트랜지스터:
    <화학식 2>
    Figure 712006002731885-pat00007
    <화학식 3>
    Figure 712006002731885-pat00008
    또는
    <화학식 4>
    Figure 712006002731885-pat00009
    상기 화학식 중, M은 H 또는 알칼리 금속이다.
  4. 제1항에 있어서,
    상기 유기 반도체층은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페 릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 소스 및 드레인 전극이 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 또는 이의 합금으로 이루어진 것을 특징으로 하는 박막 트랜지스터.
  6. 게이트 전극이 형성된 절연 기판 상에 게이트 절연막을 도포하여 상기 게이트 전극을 절연하는 단계;
    상기 게이트 절연막 상에 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극을 덮도록 자기분자조립체층을 형성하는 단계;
    상기 자기분자조립체층을 덮도록 유기 반도체층을 형성하는 단계 및
    상기 자기분자조립체층과 상기 유기 반도체층 사이에 도핑 영역을 형성하는 단계를 포함하고,
    상기 자기분자조립체층은 하기 화학식 1로 표시되는 화합물로 이루어진 것을 특징으로 하는 박막 트랜지스터 제조 방법:
    <화학식 1>
    MO3S-Q-SH
    상기 화학식 1에 있어서,
    M은 H 또는 알칼리 금속이고;
    Q는 치환 또는 미치환된 C1-10알킬렌기, 치환 또는 미치환된 C6-20사이클로알킬렌기, 치환 또는 미치환된 C6-20아릴렌기, N, O, P 및 S 중 선택된 1 내지 3개의 원자를 포함하는 치환 또는 미치환된 C3-19헤테로아릴렌기 또는 치환 또는 미치환된 C4-20아릴알킬렌기이다.
  7. 제1항 및 제3항 내지 제5항 중 어느 한 항의 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치.
KR1020040037677A 2004-05-27 2004-05-27 박막 트랜지스터 및 이를 구비한 평판표시장치 KR100647603B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040037677A KR100647603B1 (ko) 2004-05-27 2004-05-27 박막 트랜지스터 및 이를 구비한 평판표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037677A KR100647603B1 (ko) 2004-05-27 2004-05-27 박막 트랜지스터 및 이를 구비한 평판표시장치

Publications (2)

Publication Number Publication Date
KR20050112581A KR20050112581A (ko) 2005-12-01
KR100647603B1 true KR100647603B1 (ko) 2006-11-23

Family

ID=37287446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037677A KR100647603B1 (ko) 2004-05-27 2004-05-27 박막 트랜지스터 및 이를 구비한 평판표시장치

Country Status (1)

Country Link
KR (1) KR100647603B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680001B1 (ko) * 2006-04-05 2007-02-08 광주과학기술원 고분자 전하 저장층을 이용한 유기 전계효과 트랜지스터기반 비휘발성 유기물 트랜지스터 메모리 및 그 제조방법
KR100805700B1 (ko) 2006-12-29 2008-02-21 삼성에스디아이 주식회사 유기 전자 소자 및 그 제조방법
GB2455096B (en) * 2007-11-27 2011-11-02 Cambridge Display Tech Ltd Organic thin film transistors and methods of making the same
KR101357167B1 (ko) * 2010-12-23 2014-02-11 한국과학기술원 고성능 유기박막트랜지스터를 제조하는 방법

Also Published As

Publication number Publication date
KR20050112581A (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
KR100637204B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR100647683B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100708721B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
JP2006210930A (ja) 薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR20050116746A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100730148B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR20050116702A (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee