KR100647660B1 - 박막 트랜지스터 및 이를 채용한 평판표시장치 - Google Patents

박막 트랜지스터 및 이를 채용한 평판표시장치 Download PDF

Info

Publication number
KR100647660B1
KR100647660B1 KR1020040094908A KR20040094908A KR100647660B1 KR 100647660 B1 KR100647660 B1 KR 100647660B1 KR 1020040094908 A KR1020040094908 A KR 1020040094908A KR 20040094908 A KR20040094908 A KR 20040094908A KR 100647660 B1 KR100647660 B1 KR 100647660B1
Authority
KR
South Korea
Prior art keywords
derivatives
source
semiconductor layer
thin film
film transistor
Prior art date
Application number
KR1020040094908A
Other languages
English (en)
Other versions
KR20060055762A (ko
Inventor
서민철
구재본
이상민
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040094908A priority Critical patent/KR100647660B1/ko
Priority to JP2005320068A priority patent/JP4504908B2/ja
Priority to US11/280,761 priority patent/US7381984B2/en
Priority to CNA2005101267716A priority patent/CN1776932A/zh
Publication of KR20060055762A publication Critical patent/KR20060055762A/ko
Application granted granted Critical
Publication of KR100647660B1 publication Critical patent/KR100647660B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers

Abstract

본 발명은 게이트 전극; 상기 게이트 전극과 절연된 소스 및 드레인 전극; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및 상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고, 상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 루이스산 화합물을 함유하는 전자 수용층을 갖는 것을 특징으로 하는 박막 트랜지스터 및 이를 채용한 유기 전계 발광 소자를 제공한다. 본 발명에 따르면 저전계에서도 전하 축적(charge accumulation)이 용이해져 반도체층에 채널 도핑의 효과를 주어 에너지 장벽 특성을 배제해 줄 수 있고, 채널에 주입되는 캐리어의 양을 증가시킴으로써 결과적으로 접촉 저항의 감소, 캐리어 주입 증가 및 전하 이동도의 증가 효과를 갖는 박막 트랜지스터를 얻을 수 있다. 이와 같은 박막 트랜지스터를 채용하면 신뢰성이 개선되고 소비전력이 감소된 평판 표시 장치를 제작할 수 있다.

Description

박막 트랜지스터 및 이를 채용한 평판표시장치 {A thin film transistor, and a flat panel display employing the same}
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이고,
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이고,
도 3은 본 발명의 일실시예에 따른 박막 트랜지스터를 유기 전계 발광 표시 장치에 적용한 경우의 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
11, 21 : 기판 12, 22 : 게이트 전극
13, 23 : 절연층 14, 24 : 소스 및 드레인 전극
15, 25 : 유기 반도체층 16, 26 : 전자수용층
본 발명은 박막 트랜지스터 및 이를 채용한 평판 표시 장치에 관한 것으로서, 보다 상세하기로는 소스 및 드레인 전극과 반도체층간의 접촉저항이 감소된 유 기 전계 발광 소자에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
그런데, 상기 소스/드레인 전극은 통상 전하의 흐름이 원활하게 이뤄지도록 일함수가 낮은 금속으로 이뤄지는데, 이러한 금속과 반도체층이 접촉된 영역의 높은 접촉 저항으로 인하여, 소자의 특성이 저하되고, 나아가 소비전력이 증가되는 문제점이 있다.
최근 평판 표시 장치는 박형화와 아울러 플랙서블한 특성이 요구되고 있다. 이러한 특성을 위하여 표시 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이루어지고 있다.
최근 활발한 연구가 진행 중인 유기 박막 트랜지스터는 저공 공정으로 형성할 수 있는 유기 반도체층을 구비하여 플라스틱재 기판의 사용이 가능하다는 장점이 있다. 그러나 소스 및 드레인 전극과 반도체층이 접촉하는 지점에서 접촉 저항이 높다는 문제점이 있다.
이에 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 감안하여 반도체층과 소스 및 드레인 전극 간의 접촉 저항이 개선된 박막 트랜지스터 및 이를 채용한 평판 표시장치를 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명에서는, 게이트 전극;
상기 게이트 전극과 절연된 소스 및 드레인 전극;
상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및
상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고,
상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 루이스산 화합물을 함유하는 전자 수용층을 갖는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 다른 기술적 과제는 상술한 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치에 의하여 이루어진다.
이하, 본 발명을 보다 상세하게 설명하기로 한다.
소스 및 드레인 전극의 금속과 반도체층의 반도체가 접속한 경우에는 상기 금속과 반도체의 상이한 성질 즉, 금속의 일함수와 반도체의 전자 친화도의 차이에서 오는 포텐셜 베리어가 생기게 된다. 이러한 포텐셜 배리어가 크게 되면 전자의 흐름이 방해하여 전류의 흐름이 원할하지 못하게 된다.
이에 본 발명에서는 박막 트랜지스터의 소스 및 드레인 전극과 반도체층 사이에 루이스산 화합물을 포함하는 전자수용층(electron withdrawing layer)을 형성한다. 반도체층이 p형 반도체로 형성된 경우, 반도체층에는 전자들이 풍부한데 전자쌍 받게인 루이스산 화합물로 된 전자수용층을 반도체층과 소스 및 드레인 전극 사이에 형성하면 저전계에서도 전하 축적(charge accumulation)이 용이해진다. 그 결과, 반도체층에 채널 도핑의 효과를 주어 에너지 장벽 특성을 배제해 줄 수 있고, 채널에 주입되는 캐리어의 양을 증가시킴으로써 결과적으로 접촉 저항의 감소, 캐리어 주입 증가 및 전하 이동도의 증가 효과를 가져올 수 있다.
상기 전자수용층의 두께는 활성층인 반도체층의 전도도를 높이지 않고서도 캐리어 주입 증가 효과를 가져올 수 있도록 얇게 설정하여야 하며, 100Å 이하, 특히 5 내지 100Å이 되도록 조절하는 것이 바람직하다.
상기 전자수용층을 구성하는 루이스산 화합물의 예로서 AsF5, SO3, FeCl3 , SbCl5, SbF5, BF3, BCl3, BBr3, PF5 등이 있다. 이밖에도 전자쌍받게 기능을 갖는 물질이라면 모두 다 사용가능하다.
상기 전자수용층의 형성 방법은 특별하게 제한되는 것은 아니지만, 일예로서 루이스산 화합물을 증착하여 형성가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터(10)를 도시한 단면도이다.
이를 참조하여, 기판(11)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있다. 상기 기판 상에는 소정 패턴의 게이트 전극(12)이 형성되고, 이 게이트 전극(12)을 덮도록 절연층(13)이 형성된다. 그리고, 절연층(13)의 상부에는 소스 및 드레인 전극(14a), (14b)이 각각 형성된다. 이 소스 및 드레인 전극(14a), (14b)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다.
소스 및 드레인 전극(14a), (14b)은 통상적으로 유기 반도체층을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 귀금속(noble metal)들을 사용할 수 있다. 이를 고려한 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os과 이의 합금이 현재 사용 가능한 물질이며, 이 중 Au, Pd, Pt, Ni 등이 바람직하다.
한편, 본 발명의 소스 및 드레인 전극(14a),(14b)는 그 상부에 구비될 전자수용층과의 결합력을 고려하여, 산화가능한 금속 또는 금속의 산화물로 이루어질 있고, 그 예로서 예로서, 전술한 바와 같은 Au, Pd, Pt, Ni, Ru, Os 외에도, Al, Mo 등과 같은 금속을 사용할 수 있으며, 금속의 산화물로서는 Au2O3, PdO, PtO 2, NiO, Ni2O3, RuO4, OsO4, ITO, IZO 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전술한 바와 같은 모든 금속 또는 금속 산화물 중 2 이상을 조합하여 사용할 수 있음은 물론이다.
한편, 상기 소스 및 드레인 전극(14a), (14b)의 상부로는 유기 반도체층(15) 이 전면 형성된다. 상기 유기 반도체층(15)은 소스/드레인 영역(15b)과, 이 소스/드레인 영역(15b)을 연결하는 채널 영역(15a)을 구비한다.
상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실산 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실산 이무수물(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 그 유도체, 알파-5-티오펜의 올리고티오펜 및 그 유도체, 금속 프탈로시아닌, 금속 프리 프탈로시아닌 및 그 유도체, 파이로멜리트산 이무수물 및 그 유도체, 파이로멜리트산 디이미드 및 그 유도체 등이 사용될 수 있다. 상기 소스 및 드레인 전극(14a), (14b)의 상부로는 유기 반도체층(15)이 구비되어 있다.
상기 소스 및 드레인 전극(14a), (14b)과 유기 반도체층(15) 사이에는 전자수용층(16)이 구비되어 있다.
본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조를 갖는 형태 뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다. 예를 들면, 본 발명의 박막 트랜지스터는 도 2에 도시된 바와 같이, 소스 및 드레인 전극(14a), (14b), 전자수용층(16), 유기 반도체층(15), 절연층(13) 및 게이트 전극(12)이 순차적으로 적층된 구조를 가질 수 있다.
본 발명의 박막 트랜지스터는, 게이트 전극이 형성된 절연 기판상에 절연층을 형성한 다음, 상기 절연층 상에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성한 후, 상기 소스 및 드레인 전극을 덮는 전자수용층 및 상기 전자수용층을 덮도록 유기 반도체층을 차례로 형성함으로써 제조될 수 있다. 이러한 박막 트랜지스터의 제조 방법은 형성하고자 하는 박막 트랜지스터의 구조에 따라 다양하게 변형될 수 있음은 물론이다.
전술한 바와 같은 구조의 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시장치와 같은 평판 표시 장치에 구비될 수 있다.
도 3은 평판 표시 장치의 한 구현예인 유기 전계 발광 표시 장치에 상기 TFT를 적용한 것을 나타낸 것이다.
도 3은 유기 전계 발광 표시 장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)가 구비되어 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다.
이러한 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
도 3에 도시된 바와 같이, 기판(21) 상에는 소정 패턴의 게이트 전극(22)이 형성되어 있으며, 상기 게이트 전극(22)을 덮도록 절연층(23)이 형성되어 있다. 그리고, 게이트 절연막(23)의 상부에는 소스 및 드레인 전극(24a, 24b)이 각각 형 성된다. 소스 및 드레인 전극(24a, 24b) 상부에는 전자수용층(26)이 구비되어 있다. 상기 전자수용층(26)을 이루는 화합물에 대한 상세한 설명은 전술한 바와 같으므로 생략한다.
상기 전자수용층(26)의 상부로는 유기 반도체층(25)이 덮이게 되는데, 상기 유기 반도체층(25)은 소스/드레인 영역과, 이 소스/드레인 영역을 연결하는 채널 영역을 구비한다.
유기 반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션층(27)을 형성한다. 상기 패시베이션층(27)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션층(27)의 상부에는 화소정의막(28)에 따라, EL 소자(30)의 유기 발광막(32)을 형성한다.
상기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b)중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층 (HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 3에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
그리고, 유기 전계 발광 표시장치는, 기판(21)으로서 플렉서블한 플라스틱 기판을 사용하기에 적합하다.
본 발명에 따라 전자쌍 받게인 루이스산 화합물로 된 전자수용층을 반도체층과 소스 및 드레인 전극 사이에 형성하면 저전계에서도 전하 축적(charge accumulation)이 용이해진다. 그 결과, 반도체층에 채널 도핑의 효과를 주어 에너지 장벽 특성을 배제해 줄 수 있고, 채널에 주입되는 캐리어의 양을 증가시킴으로써 결과적으로 접촉 저항의 감소, 캐리어 주입 증가 및 전하 이동도의 증가 효과를 갖는 박막 트랜지스터를 얻을 수 있다. 이와 같은 박막 트랜지스터를 채용하면 신뢰성이 개선되고 소비전력이 감소된 평판 표시 장치를 제작할 수 있다.
상기에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및
    상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고,
    상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 루이스산 화합물을 함유하는 전자 수용층을 갖는 것을 특징으로 하는 유기 박막 트랜지스터.
  2. 제1항에 있어서, 상기 루이스산 화합물이 AsF5, SO3, FeCl3, SbCl5, SbF5, BF3, BCl3, BBr3 및 PF5으로 이루어진 군으로부터 선택된 1종 또는 2 내지 9종의 혼합물인 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제1항에 있어서, 상기 소스 및 드레인 전극이 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al, Mo, Au2O3, PdO, PtO2, NiO, Ni2O3, RuO4, OsO4, ITO 및 IZO로 이루어진 군으로부터 선택된 1종 또는 2종 내지 19종의 혼합물을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제1항에 있어서, 상기 유기 반도체층은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플루오렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 그 유도체, 금속 프리 프탈로시아닌 및 그 유도체, 파이로멜리트산 이무수물 및 그 유도체 및 파이로멜리트산 디이미드 및 그 유도체로 이루어진 군으로부터 선택된 1종 또는 2종 내지 38종의 혼합물을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제1항 내지 제4항중 어느 한 항의 유기 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치.
KR1020040094908A 2004-11-19 2004-11-19 박막 트랜지스터 및 이를 채용한 평판표시장치 KR100647660B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040094908A KR100647660B1 (ko) 2004-11-19 2004-11-19 박막 트랜지스터 및 이를 채용한 평판표시장치
JP2005320068A JP4504908B2 (ja) 2004-11-19 2005-11-02 薄膜トランジスタ及びこれを採用した平板表示装置
US11/280,761 US7381984B2 (en) 2004-11-19 2005-11-15 Thin film transistor and flat panel display including the same
CNA2005101267716A CN1776932A (zh) 2004-11-19 2005-11-18 薄膜晶体管和包括该薄膜晶体管的平板显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094908A KR100647660B1 (ko) 2004-11-19 2004-11-19 박막 트랜지스터 및 이를 채용한 평판표시장치

Publications (2)

Publication Number Publication Date
KR20060055762A KR20060055762A (ko) 2006-05-24
KR100647660B1 true KR100647660B1 (ko) 2006-11-23

Family

ID=36582758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094908A KR100647660B1 (ko) 2004-11-19 2004-11-19 박막 트랜지스터 및 이를 채용한 평판표시장치

Country Status (4)

Country Link
US (1) US7381984B2 (ko)
JP (1) JP4504908B2 (ko)
KR (1) KR100647660B1 (ko)
CN (1) CN1776932A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667935B1 (ko) * 2004-11-23 2007-01-11 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 유기 박막트랜지스터를 구비한 평판 표시 장치
US7719496B2 (en) 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
KR100647683B1 (ko) * 2005-03-08 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100719548B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
KR101244898B1 (ko) 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
US20080111131A1 (en) * 2006-11-10 2008-05-15 Nam-Choul Yang Organic thin film transistor, method of fabricating the same, and display device including the same
KR100807558B1 (ko) * 2006-11-10 2008-02-28 삼성에스디아이 주식회사 유기박막트랜지스터, 이의 제조방법 및 이를 포함하는유기전계발광소자
KR100761085B1 (ko) * 2006-11-10 2007-09-21 삼성에스디아이 주식회사 유기박막트랜지스터, 이의 제조방법 및 이를 포함하는유기전계발광소자
KR100781953B1 (ko) * 2006-12-29 2007-12-06 전자부품연구원 유기 박막 트랜지스터 및 그 제조방법
JP5007246B2 (ja) * 2008-01-31 2012-08-22 三菱電機株式会社 有機電界発光型表示装置及びその製造方法
KR20090124527A (ko) * 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI467663B (zh) * 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
KR101810045B1 (ko) * 2010-10-25 2017-12-19 삼성디스플레이 주식회사 헤테로고리 화합물 및 이를 포함한 유기 발광 소자
KR101885696B1 (ko) * 2011-05-09 2018-09-11 삼성디스플레이 주식회사 헤테로고리 화합물, 이를 포함한 유기 전계 발광 소자 및 상기 유기 전계 발광 소자를 포함하는 평판 표시 장치
KR20130050713A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 유기 발광 소자, 이의 제조 방법 및 이를 포함하는 평판 표시 장치
JP6142323B2 (ja) * 2012-04-27 2017-06-07 株式会社Ｊｏｌｅｄ 有機ｅｌ素子、およびそれを備える有機ｅｌパネル、有機ｅｌ発光装置、有機ｅｌ表示装置
KR101695350B1 (ko) * 2012-08-01 2017-01-13 삼성디스플레이 주식회사 헤테로고리 화합물 및 이를 포함하는 유기 발광 소자
KR102059939B1 (ko) * 2013-02-14 2019-12-30 삼성디스플레이 주식회사 화합물 및 이를 포함한 유기 발광 소자
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR102124045B1 (ko) * 2014-05-02 2020-06-18 삼성디스플레이 주식회사 유기 발광 소자
JP6103390B2 (ja) * 2014-12-24 2017-03-29 パナソニックＩｐマネジメント株式会社 有機発光デバイスおよび有機表示装置
KR102369299B1 (ko) * 2014-12-31 2022-03-03 삼성디스플레이 주식회사 화합물 및 이를 포함한 유기 발광 소자
KR102332593B1 (ko) * 2015-02-05 2021-11-30 삼성디스플레이 주식회사 화합물 및 이를 포함하는 유기 발광 소자
CN104701466B (zh) * 2015-03-25 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
KR102527223B1 (ko) * 2015-08-21 2023-05-02 삼성디스플레이 주식회사 화합물 및 이를 포함하는 유기 발광 소자
KR20170101128A (ko) * 2016-02-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 화합물, 발광 소자, 발광 장치, 전자 기기, 및 조명 장치
US10741769B2 (en) * 2016-10-14 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Organic compound, light-emitting element, light-emitting device, electronic device, and lighting device
KR101891168B1 (ko) * 2016-10-31 2018-08-23 엘지디스플레이 주식회사 유기 화합물과 이를 포함하는 유기발광다이오드 및 유기발광 표시장치
KR102448032B1 (ko) * 2017-08-01 2022-09-28 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함한 전자 장치
KR102169568B1 (ko) * 2018-12-21 2020-10-23 엘지디스플레이 주식회사 유기 발광 소자
KR20200091979A (ko) * 2019-01-23 2020-08-03 삼성디스플레이 주식회사 유기 발광 소자
KR20210114601A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 전자 장치
KR20210137305A (ko) * 2020-05-07 2021-11-17 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함한 전자 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69831243T2 (de) * 1998-10-13 2006-08-10 Sony Deutschland Gmbh Herstellungsverfahren einer Licht emittierenden Anzeigevorrichtung mit aktiver Matrix
JP2002098948A (ja) 2000-09-20 2002-04-05 Hitachi Ltd 液晶表示装置の製造方法
JP2002204012A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 有機トランジスタ及びその製造方法
JP3823312B2 (ja) * 2001-10-18 2006-09-20 日本電気株式会社 有機薄膜トランジスタ
KR100453162B1 (ko) 2001-12-29 2004-10-15 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7208756B2 (en) * 2004-08-10 2007-04-24 Ishiang Shih Organic semiconductor devices having low contact resistance

Also Published As

Publication number Publication date
CN1776932A (zh) 2006-05-24
JP2006148094A (ja) 2006-06-08
KR20060055762A (ko) 2006-05-24
US7381984B2 (en) 2008-06-03
US20060124924A1 (en) 2006-06-15
JP4504908B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
US8193527B2 (en) Organic thin film transistor and flat panel display device including the same
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100730159B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
JP2005286329A (ja) 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
US7875877B2 (en) Organic thin film transistor and flat panel display device having the same
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100683752B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR20070032113A (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100719567B1 (ko) 평판 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 13