KR100453162B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100453162B1
KR100453162B1 KR10-2001-0088086A KR20010088086A KR100453162B1 KR 100453162 B1 KR100453162 B1 KR 100453162B1 KR 20010088086 A KR20010088086 A KR 20010088086A KR 100453162 B1 KR100453162 B1 KR 100453162B1
Authority
KR
South Korea
Prior art keywords
gate
data line
pixel electrode
gate line
electrode
Prior art date
Application number
KR10-2001-0088086A
Other languages
English (en)
Other versions
KR20030057966A (ko
Inventor
김광민
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0088086A priority Critical patent/KR100453162B1/ko
Publication of KR20030057966A publication Critical patent/KR20030057966A/ko
Application granted granted Critical
Publication of KR100453162B1 publication Critical patent/KR100453162B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)

Abstract

본 발명은 기생 캐패시턴스를 줄일 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시소자는 기판 상에 형성되며 스캐닝신호가 공급되는 게이트라인과, 상기 게이트라인과 교차되며 데이터신호가 공급되는 데이터라인과, 상기 게이트라인에 연결되는 게이트전극, 상기 데이터라인에 연결되는 소스전극, 상기 소스전극과 대향되게 형성되는 드레인전극을 포함하는 박막트랜지스터와, 상기 게이트라인, 데이터라인 및 박막트랜지스터를 덮도록 형성되며 상기 게이트라인 및 데이터라인과 중첩되는 영역이 나머지 영역보다 상부로 돌출되어 형성되는 유기보호막과, 상기 유기보호막의 돌출영역의 일부분까지 신장되어 상기 유기보호막 상에 형성되는 화소전극을 구비한다.

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device and Fabricating Method Thereof}
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히, 기생 캐패시턴스를 줄일 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상이 표시된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭소자로 사용되는 박막트랜지스터(Thin Film Transistor : TFT)에 접속된다. 화소전극은 TFT를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀이 구동된다.
이 TFT를 보호하기 위해 화소전극과 TFT 사이에는 보호층이 형성된다. 보호층은 SiNx, SiOx와 같은 무기절연물질로 형성된다. 이 무기절연물질은 유전율이 커서 무기절연물질 사이에 둔 화소전극과 데이터라인은 기생 캐피시터에 의한 커플링 효과를 최소화하기 위하여 일정한 간격, 예컨데 3~5㎛의 간격을 유지해야만 하였다. 이로 인하여, 액정셀의 개구율을 좌우하는 화소전극의 크기가 그 만큼 작아져 개구율이 낮을 수밖에 없었다. 이를 해결하기 위하여, 최근에는 BCB(Benzocyclobutene) 등과 같이 비교적 유전율이 낮은 유기절연물질이 보호층으로 이용된다. 이 유기절연막이 약 2.7 정도의 낮은 유전율을 가짐에 따라 화소전극과 데이터라인을 중첩시킬 수 있으므로 그 만큼 화소전극의 크기가 증대되어 개구율을 향상시킬 수 있게 되었다.
도 1 및 도 2를 참조하면, 유기절연물질을 보호층으로 이용한 액정표시장치의 하부기판(1)은 데이터라인(4)과 게이트라인(2)의 교차부에 위치하는 TFT(T)와, TFT(T)의 드레인전극(10)에 접속되는 화소전극(22)을 구비한다.
TFT(T)는 게이트라인(2)에 접속된 게이트전극(6), 데이터라인(4)에 접속된 소스전극(8) 및 접촉홀(20)을 통해 화소전극(22)에 접속된 드레인전극(10)으로 이루어진다. 또한, TFT(T)는 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 채널을 형성하기 위한 반도체층(14,16)을 더 구비한다. TFT(T)는 게이트라인(2)으로부터의 게이트신호에 응답하여 데이터라인(4)으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다.
화소전극(22)은 데이터라인(4)과 게이트라인(2)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 이 화소전극(22)은 데이터라인(4) 및 드레인전극(10)을 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(1)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 의해 회전하게 된다. 이에 따라, 광원으로부터 화소전극(22)을 경유하여 공급되는 광을 상부기판 쪽으로 투과되게 한다.
도 3a 내지 도 3e는 도 2에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 도면이다.
먼저, 하부기판(1) 상에 금속막을 도포한 후 패터닝함으로써 도 3a에 도시된 바와 같이 게이트라인(2)과 게이트전극(6)이 형성된다. 게이트라인(2) 및 게이트전극(6)을 덮도록 하부기판(1) 상에 전면 증착하여 게이트절연막(12)이 형성된다. 게이트절연막(12) 상에 제1 및 제2 반도체물질을 순차적으로 증착한 후 패터닝함으로써 도 3b에 도시된 바와 같이 활성층(14)과 오믹접촉층(16)을 형성하게된다. 이어서, 게이트절연막(12) 상에 금속막을 도포한 후 패터닝함으로써 도 3c에 도시된 바와 같이 데이터라인(4), 소스전극(8) 및 드레인전극(10)을 형성한 후, 소정크기의 채널을 형성하기 위해 오믹접촉층(16)을 식각하여 활성층(14)이 노출되도록 한다. 그리고, 게이트절연막(12) 상에 유기보호막(18)을 스핀코팅에 의해 표면이 평탄하게 증착한 후 패터닝함으로써 도 3d에 도시된 바와 같이 드레인전극(10)이 노출되도록 접촉홀(20)이 형성된다. 다음, 유기보호막(18)상에 투명전도성물질을 도포하여 패터닝함으로써 도 3e에 도시된 바와 같이 드레인전극(10)과 전기적으로 접속되는 화소전극(22)이 형성된다.
종래의 화소전극(22)은 개구율을 높이기 위해 유전율이 낮은 유기절연막으로 형성되는 보호막(18) 상에 게이트라인(2) 및 데이터라인(8)에 중첩되도록 배치된다. 화소전극(22)은 빛샘불량을 방지하기 위해 보호막(18)의 물질과 러빙방향에 따라 게이트라인(2) 및 데이터라인(4)과의 중첩영역이 다르게 형성된다.
이를 상세히 설명하면, 먼저, 보호막(18)이 BCB로 형성되고, 하판의 러빙방향이 315°, 상판의 러빙방향이 135°, 액정이 -90° 트위스트네마틱인 경우, 데이터라인(4)과 화소전극(22)이 중첩되는 제1 데이터중첩영역(b1)은 약 2~4㎛이고, 제2 데이터 중첩영역(b2)은 약 0~2㎛이다. 게이트라인(2)과 화소전극(22)이 중첩되는 제1 게이트중첩영역(a1)은 4㎛이다.
보호막(18)이 BCB로 형성되고, 하판의 러빙방향이 225°, 상판의 러빙방향이 45°, 액정이 +90° 트위스트네마틱인 경우, 데이터라인(4)과 화소전극(22)이 중첩되는 제1 데이터중첩영역(b1)은 약 0~2㎛이고, 제2 데이터 중첩영역(b2)은 약 2~4㎛이다. 게이트라인(2)과 화소전극(22)이 중첩되는 제1 게이트중첩영역(a1)은 약 3.5㎛이상이다.
보호막(18)이 포토 아크릴(Photo acryl)로 형성될 경우, 데이터라인(4)과 화소전극(22)이 중첩되는 제1 및 제2 데이터중첩영역(b1,b2)는 BCB로 보호막(18)을 형성한 경우와 동일하며, 게이트라인(2)과 화소전극(22)이 중첩되는 제1 게이트중첩영역(a1)은 약 3~3.5㎛이고, 제2 게이트 중첩영역(a2)은 약 4.5~5㎛이다.
이와 같이 데이터라인(4) 또는 게이트라인(2)과 화소전극(22)의 중첩영역은 수학식 1에 도시된 바와 같이 기생캐패시터에 영향을 주게 된다.
여기서, "C" 기생캐패시턴스를, "ε"은 유기보호막(18)의 유전상수를, " ε0"는 8.85×10-14F/Cm를, "A"는 화소전극(22)과 데이터라인(4) 또는 화소전극(22)과 게이트라인(2)의 중첩영역를, "d"는 유기 보호막(18)의 두께를 각각 나타낸다.
이와 같이, 유기 보호막(18)의 두께와 유전상수가 일정하다고 하면, 기생 캐패시턴스(C)는 화소전극(22)과 데이터라인(4) 또는 화소전극(22)과 게이트라인(2)의 중첩영역에 영향을 받게 된다. 즉, 중첩영역이 크게 되면 기생캐패시턴스(C)값이 크게되어 게이트라인(2) 또는 데이터라인(4) 상의 캐패시턴스(C)값이 증대된다. 이렇게 큰 값을 가지는 기생 캐패시턴스(C)값은 게이트라인(2) 또는 데이터라인(4)으로 공급되는 신호의 지연값을 크게 하기 때문에 액정화소셀이 제한된 충전시간 내에 비디오신호를 충분히 충전하지 못하게 된다. 그 결과, 원하는 색신호가 표현되지 못하는 등 화상이 왜곡된다.
따라서, 본 발명의 목적은 기생 캐패시턴스를 줄일 수 있는 액정표시소자 및 그 제조방법을 제공하는데 있다.
도 1은 종래의 액정표시소자를 나타내는 평면도.
도 2는 도 1에 도시된 액정표시소자를 나타내는 단면도.
도 3a 내지 도 3e는 도 1에서 선 "A-A'"를 따라 절취한 액정표시소자의 제조방법을 나타내는 단면도.
도 4는 본 발명에 따른 액정표시소자를 나타내는 단면도.
도 5a 및 도 5b는 신호라인 상에 형성되는 보호층의 형태를 나타내는 도면.
도 6은 도 5b에 도시된 신호라인과 화소전극 사이에 나타내는 회위영역을 도시한 도면.
도 7a 및 도 7b는 보호층 형태에 따른 빛의 투과율을 나타내는 도면.
도 8a 내지 도 8g는 도 4에 도시된 액정표시소자의 제조방법을 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1,31 : 하부기판 2,32 : 게이트라인
4,34: 데이터라인 6,36 : 게이트전극
8,38 : 소스전극 10,40 : 드레인전극
12,42 : 게이트절연막 14,44 : 활성층
16,46 : 오믹접촉총 18,48 : 보호막
20,50 : 접촉홀 22,52 : 화소전극
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자는 기판 상에 형성되며 스캐닝신호가 공급되는 게이트라인과, 상기 게이트라인과 교차되며 데이터신호가 공급되는 데이터라인과, 상기 게이트라인에 연결되는 게이트전극, 상기 데이터라인에 연결되는 소스전극, 상기 소스전극과 대향되게 형성되는 드레인전극을 포함하는 박막트랜지스터와, 상기 게이트라인, 데이터라인 및 박막트랜지스터를 덮도록 형성되며 상기 게이트라인 및 데이터라인과 중첩되는 영역이 나머지 영역보다 상부로 돌출되어 형성되는 유기보호막과, 상기 유기보호막의 돌출영역의 일부분까지 신장되어 상기 유기보호막 상에 형성되는 화소전극을 구비한다.
상기 화소전극은 상기 돌출영역의 측면까지 신장되어 형성되는 것을 특징으로 한다.
상기 화소전극은 게이트라인의 양측을 각각 2∼5㎛로 중첩되게 형성되는 것을 특징으로 한다.
상기 화소전극은 데이터라인의 양측을 각각 0∼3.5㎛로 중첩되게 형성되는 것을 특징으로 한다.
상기 유기보호막의 돌출영역은 상기 돌출영역을 제외한 유기보호막의 나머지 영역으로부터 500Å정도의 높이를 가지도록 돌출되어 형성되는 것을 특징으로 한다.
상기 게이트라인과 대응되는 영역에 형성되는 유기보호막의 돌출영역의 길이는 약 6~8.5㎛인 것을 특징으로 한다.
상기 데이터라인과 대응되는 영역에 형성되는 유기보호막의 돌출영역의 길이는 약 4~6.5㎛인 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 제조방법은 기판 상에 게이트전극과 게이트라인을 형성하는 단계와, 기판 상에 게이트절연막을 형성하는 단계와, 게이트절연막 상에 반도체층을 형성하는 단계와, 게이트절연막 상에 데이터라인, 소스 및 드레인전극을 형성하는 단계와, 상기 데이터라인, 소스 및 드레인전극이 형성된 게이트절연막 상에 형성되며 상기 데이터라인 및 게이트라인과 중첩되는 영역이 나머지 영역보다 상부로 돌출되어 형성되는 유기보호막을 형성하는 단계와, 유기보호막의 돌출영역의 일부분까지 신장되어 유기보호막 상에 화소전극을 형성하는 단계를 포함한다.
상기 화소전극은 게이트라인의 양측을 각각 2∼5㎛로 중첩되게 형성되며, 데이터라인의 양측을 각각 0∼3.5㎛로 중첩되게 형성되는 것을 특징으로 한다.
상기 유기보호막의 돌출영역은 상기 돌출영역을 제외한 상기 유기보호막의 나머지 영역보다 500Å정도 두꺼운 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시소자를 도시한 단면도로서, 특히 박막트랜지스터부와 게이트라인부 및 데이터라인부를 도시한다.
도 4에 도시된 박막트랜지스터부는 게이트전극(36)과, 게이트전극(36)과 게이트절연막(42)을 사이에 두고 적층된 활성층(44) 및 오믹접촉층(46)과, 오믹접촉층(46) 상에 분리되게 형성된 소스전극(38) 및 드레인전극(40)으로 구성된다.
이러한 박막트랜지스터부를 보호하기 위해 게이트절연막(42) 상에 유기절연물질로 보호층(48)이 형성된다. 이 보호층(48) 상에는 보호층(48)을 관통하는 접촉홀(50)을 통해 드레인전극(40)과 접촉되는 화소전극(52)이 형성된다.
게이트라인부에는 게이트라인(32)과, 그 위에 게이트절연막(42)과 보호층(48)이 형성된다. 이러한 게이트라인(32)은 박막트랜지스터부의 게이트전극(32)에 게이트신호를 공급하게 된다.
데이터라인부에는 게이트절연막(42) 상에 위치하는 데이터라인(34)과, 그 위에 보호층(48)이 형성된다. 이러한 데이터라인(34)은 박막트랜지스터부의 소스전극(38)에 데이터신호를 공급하게 된다.
게이트라인부와 데이터라인부의 유기보호막(48)은 게이트라인(32) 및 데이터라인(34)과 대응되는 영역에서 상대적으로 돌출된 돌출부(60a,60b)를 형성하게 된다. 이상적인 돌출부(60a,60b)는 TFT와 대응되는 영역보다 약 500Å정도 돌출되게 형성된다. 게이트라인(32)과 대응되는 돌출부(60b)의 길이(d)는 약 6~8.5㎛로 형성되며, 바람직하게는 7㎛ 정도로 형성된다. 데이터라인(34)과 대응되는 돌출부(60a)의 길이(c)는 약 4~6.5㎛로 형성되며, 바람직하게는 약 4㎛ 정도로 형성된다. 또한, 데이터라인(34)의 길이는 바람직하게 약 10㎛로 , 게이트라인(32)의 길이는 바람직하게 약 15㎛로 형성된다.
이러한 돌출부(60a,60b)를 갖는 유기보호막(48) 상에 형성되는 화소전극(52)은 종래와 동일한 면적을 갖게 됨과 동시에 화소전극(52)과 신호라인(32,34)의 중첩영역이 줄어들어 기생캐패시터가 감소하게 된다.
이를 상세히 설명하면, 절연층(42,48)을 사이에 두고 중첩되는 화소전극(52)과 신호라인(32,34)은 각각 다른 전위를 가지고 모여 있어 이들 인접 부분에서 전기력선이 상쇄가 된다.
종래의 평탄한 화소전극에 비하여 오목하게 형성된 화소전극(52)은 도 5a에 도시된 바와 같이 신호라인(32,34)과 거리가 상대적으로 멀게 형성된다. 상대적으로 먼 화소전극(52)과 신호라인(32,34)간의 거리에 의해 전기력선이 상쇄되는 양이 상대적으로 적게 된다. 이에 따라, 자유에너지가 높아져 액정의 움직임이 상대적으로 활발해져 회위(disclination)영역이 줄어들게 된다.
반면에, 종래의 평탄한 화소전극에 비하여 볼록하게 형성된 화소전극(52)은 도 5b에 도시된 바와 같이 신호라인(32,34)과 거리가 상대적으로 가깝게 된다. 상대적으로 가까워진 화소전극(52)과 신호라인(32,34)간의 거리에 의해 전기력선이 상쇄되는 양이 많게 된다. 이에 따라, 도 6에 도시된 바와 같이 자유에너지가 낮은 부분이 넓게 분포되어 액정의 움직임이 작아져 회위(disclination)영역이 넓어지게 되므로 회위영역에서 화면이 하얗게 보이는 문제점이 있다.
이에 따라, 평탄하게 화소전극을 형성하면 볼록한 화소전극(52)보다 자유 에너지가 상대적으로 조금 높아져 액정의 움직임이 생기게 되고, 이를 오목하게 화소전극(52)을 만들면 자유 에너지가 더 높아져 액정의 움직임이 평탄한 화소전극(52)보다 활발해져 회위영역이 줄어듬을 알 수 있다.
도 7a 및 도 7b은 화소전극(52)과 신호라인(32,34) 간의 거리에 따른 투과율을 나타내는 도면이다. 도면의 가로축은 화소전극(52)과 신호라인(32,34) 간의 거리를, 세로축은 빛의 투과율을 나타내며, A는 평탄한 화소전극을, B는 오목한 화소전극을, C는 볼록한 화소전극을 각각 나타낸다.
도 7a를 참조하면, 게이트라인(32)과 오목하게 형성되는 화소전극(52)의 제2 중첩영역(a2)은 종래보다 투과율이 약 10%정도 감소하여 1㎛정도 감소하게 되며, 제1 중첩영역(a1)은 종래보다 투과율이 약 2%정도 감소하여 0.2㎛정도 감소하게 된다. 이에 따라, 게이트라인(32)과 화소전극(52)의 제1 중첩영역(a1)은 약 2~4㎛정도, 제2 중첩영역(a2)은 약 3~5㎛정도로 형성된다.
도 7b를 참조하면, 데이터라인(34)과 오목하게 형성되는 화소전극(52)의 제2 중첩영역(b2)은 종래보다 투과율이 4.5%정도 감소하여 약 0.5㎛정도 감소하게 되며, 제1 중첩영역(b1)은 거의 변화가 없다. 이에 따라, 데이터라인(34)과 화소전극(52)의 제1 중첩영역(b1)은 약 0~2㎛ 정도로, 제2 중첩영역(b2)은 약 1.5~3.5㎛ 정도로 형성된다.
이러한 오목한 유기보호막(48)을 갖는 액정표시소자의 제조방법은 도 8a 내지 도 8g를 결부하여 설명하기로 한다.
도 8a를 참조하면, 기판(31) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트금속층이 증착된다. 게이트금속층으로는 알루미늄(Al) 또는 구리(Cu) 등이 형성된다. 이어서, 게이트금속층을 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝함으로써 게이트라인(32) 및 게이트전극(36)이 형성된다.
도 8b를 참조하면, 게이트라인(32) 및 게이트전극(36)이 형성된 기판(31) 상에 게이트절연막(42)이 형성된다. 게이트절연막(42)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)이 사용된다. 게이트절연막(42) 상에는 제1 및 제2 반도체층이 화학기상증착(Chemical Vapor Deposition) 방법으로 연속증착된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성된다. 이어서, 제1 및 제2 반도체층이 건식식각(Dry Etching) 공정을 포함하는 포토리쏘그래피 방법으로 패터닝됨으로써 활성층(44) 및 오믹접촉층(46)이 형성된다.
도 8c를 참조하면, 활성층(44) 및 오믹접촉층(46)이 형성된 게이트절연막(42) 상에 CVD방법 또는 스퍼터링(sputtering) 등의 증착방법으로 데이터금속층이 증착된다. 데이터금속층은 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 이어서, 데이터금속층은 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 데이터라인(34)과 소스전극(38) 및 드레인전극(40)이 형성된다. 그 다음, 소스전극(38)과 드레인전극(40) 사이로 노출된 오믹접촉층(46)이 건식식각 공정으로 제거되어 소스전극(38)과 드레인전극(40)을 분리시킨다. 오믹접촉층(46)이 일부 제거됨으로써 활성층(44)에서 소스 및 드레인전극(38,40)사이의 게이트전극(36)과 대응하는 부분은 채널이 된다.
도 8d를 참조하면, 데이터라인(34), 소스 및 드레인전극(38,40)이 형성된 게이트절연막(42) 상에 유기절연물질(48a)이 형성된다. 유기절연물질(48a)의 재료로는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물이 이용된다.
이 유기절연물질(48a) 상에는 포토레지스트(54)가 균일한 두께로 전면 도포된다. 이어서, 포토레지스트(54) 상에는 마스크(56)가 정렬된다. 마스크(56)로는포토레지스트(54)를 상이한 두께로 패터닝하는 반투과 마스크 또는 슬릿 마스크(Slit mask)가 이용된다. 마스크(56)는 입사광의 광량 전부를 투과시키는 투과부(56a), 입사광의 광량 전부를 차단하는 차단부(56c) 및 반투과물질로 형성되어 입사광의 일부를 투과하는 반투과부(56b)로 구성된다.
도 8e를 참조하면, 마스크(56)가 정렬된 상태에서 포토레지스트(54)는 노광 및 현상공정과 습식식각 공정에 의해 패터닝하여 포토레지스트패턴(58)이 형성된다. 포토레지스트패턴(58)은 접촉홀이 형성될 위치를 제외한 나머지 영역에 남게 된다. 즉, 데이터라인(34)과 게이트라인(32)과 대응되는 영역에 형성되는 포토레지스트 패턴(58)은 대략 최초 두께를 가지게 되며, 그 이외의 나머지 부분에서 최초 두께의 10∼50%의 두께를 가지게 된다.
도 8f를 참조하면, 포토레지스트 패턴(58)을 마스크로 하여 유기절연물질(48a)이 패터닝된다. 이에 따라, 투과부와 대응되는 영역에서는 접촉홀(54)이 형성되며, 차단부와 대응되는 영역에서는 유기보호층(48)에서 돌출된 돌출부(60a,60b)가 형성되며, 반투과부에서는 상대적으로 평탄한 유기 보호층(48)이 형성된다.
하부기판(31) 상에 잔존하는 포토레지스트 잔류물은 스트립액을 이용한 박리공정에 의해 제거된다.
도 8g를 참조하면, 돌출부(60a,60b)를 가지는 유기보호층(48) 상에 스터퍼링(sputtering) 등과 같은 증착방법으로 투명전극층이 형성된다. 투명전극층의 재질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 중 어느 하나로 선택될 수 있다. 이어서, 투명전극층이 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 화소전극(52)이 형성된다. 이에 따라, 화소전극(52)은 데이터라인(34) 및 게이트라인(32)과 대응되는 영역에서 오목하게 형성된다. 화소전극(52)은 유기보호막(48) 상에 형성된 접촉홀(50)을 통해 드레인전극(40)과 접속된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 신호라인과 대응되는 화소전극 하부에 형성되는 보호막을 돌출부를 갖도록 형성한다. 이에 따라, 화소전극이 신호라인에 중첩되면서 신호라인의 돌출부의 측면까지 형성되어 신호라인과 화소전극의 중첩영역이 줄어들어 기생캐패시턴스를 줄일 수 있다. 줄어든 기생캐패시턴스로 인해 화질이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (10)

  1. 기판 상에 형성되며 스캐닝신호가 공급되는 게이트라인과,
    상기 게이트라인과 교차되며 데이터신호가 공급되는 데이터라인과,
    상기 게이트라인에 연결되는 게이트전극, 상기 데이터라인에 연결되는 소스전극, 상기 소스전극과 대향되게 형성되는 드레인전극을 포함하는 박막트랜지스터와,
    상기 게이트라인, 데이터라인 및 박막트랜지스터를 덮도록 형성되며 상기 게이트라인 및 데이터라인과 중첩되는 영역이 나머지 영역보다 상부로 돌출되어 형성되는 유기보호막과,
    상기 유기보호막의 돌출영역의 일부분까지 신장되어 상기 유기보호막 상에 형성되는 화소전극을 구비하는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 화소전극은 상기 돌출영역의 측면까지 신장되어 상기 유기보호막 상에 형성되는 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서,
    상기 화소전극은 상기 게이트라인의 양측을 각각 2∼5㎛로 중첩되게 형성되는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서,
    상기 화소전극은 상기 데이터라인의 양측을 각각 0∼3.5㎛로 중첩되게 형성되는 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서,
    상기 유기보호막의 돌출영역은 상기 돌출영역을 제외한 유기보호막의 나머지 영역으로부터 500Å정도의 높이를 가지도록 돌출되어 형성되는 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서,
    상기 게이트라인과 중첩부분에 형성되는 상기 유기보호막의 돌출영역의 길이는 약 6~8.5㎛인 것을 특징으로 하는 액정표시소자.
  7. 제 1 항에 있어서,
    상기 데이터라인과 중첩부분에 형성되는 상기 유기보호막의 돌출영역의 길이는 약 4~6.5㎛인 것을 특징으로 하는 액정표시소자.
  8. 기판 상에 게이트전극과 게이트라인을 형성하는 단계와,
    상기 기판 상에 게이트절연막을 형성하는 단계와,
    상기 게이트절연막 상에 반도체층을 형성하는 단계와,
    상기 게이트절연막 상에 데이터라인, 소스 및 드레인전극을 형성하는 단계와,
    상기 데이터라인, 소스 및 드레인전극이 형성된 게이트절연막 상에 형성되며 상기 데이터라인 및 게이트라인과 중첩되는 영역이 나머지 영역보다 상부로 돌출되는 유기보호막을 형성하는 단계와,
    상기 유기보호막의 돌출영역의 일부분까지 신장되어 상기 유기보호막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 화소전극은 상기 게이트라인의 양측을 각각 2∼5㎛로 중첩되게 형성되며, 상기 데이터라인의 양측을 각각 0∼3.5㎛로 중첩되게 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 8 항에 있어서,
    상기 유기보호막의 돌출영역은 상기 돌출영역을 제외한 상기 유기보호막의 나머지 영역보다 500Å정도 두꺼운 것을 특징으로 하는 액정표시소자의 제조방법.
KR10-2001-0088086A 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법 KR100453162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088086A KR100453162B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088086A KR100453162B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030057966A KR20030057966A (ko) 2003-07-07
KR100453162B1 true KR100453162B1 (ko) 2004-10-15

Family

ID=32215723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088086A KR100453162B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100453162B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647660B1 (ko) 2004-11-19 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 채용한 평판표시장치

Also Published As

Publication number Publication date
KR20030057966A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
KR100456137B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
US6661492B2 (en) In-plane switching LCD device
KR101286544B1 (ko) 액정표시장치 및 그 제조방법
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
US7880851B2 (en) Array substrate for a liquid crystal display device with thin film transistor having two drain electrode patterns and manufacturing method of the same
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
US7688417B2 (en) Thin film transistor array panel and method for manufacturing the same
US20070019124A1 (en) Array substrate of liquid crystal display and fabricating method thereof
US7118947B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
US7230658B2 (en) Array substrate with driving TFT and synchronization adjustment TFT
EP1865371A2 (en) Liquid crystal display panel and method of manufacturing the same
US20060132693A1 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
US20030202133A1 (en) Liquid crystal display apparatus and method of manufacturing the same
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US8378944B2 (en) Array substrate for in-plane switching mode liquid crystal display device
US6724453B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
US7180563B2 (en) Array substrate and fabrication method for in-plane switching mode liquid crystal display device having pixel electrode overlapping common line and adjacent gate line
KR101157222B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
US7683371B2 (en) Display panel and method for manufacturing the same
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
KR100776514B1 (ko) 액정표시장치 및 그 제조방법
KR100453162B1 (ko) 액정표시소자 및 그 제조방법
KR20040107189A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee