KR100786498B1 - 투명박막 트랜지스터 및 그 제조방법 - Google Patents
투명박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100786498B1 KR100786498B1 KR1020050090134A KR20050090134A KR100786498B1 KR 100786498 B1 KR100786498 B1 KR 100786498B1 KR 1020050090134 A KR1020050090134 A KR 1020050090134A KR 20050090134 A KR20050090134 A KR 20050090134A KR 100786498 B1 KR100786498 B1 KR 100786498B1
- Authority
- KR
- South Korea
- Prior art keywords
- transparent
- source
- doping
- doped
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 239000012780 transparent material Substances 0.000 claims abstract description 10
- 238000011065 in-situ storage Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 232
- 239000000463 material Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 21
- 229910002704 AlGaN Inorganic materials 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 13
- 239000011787 zinc oxide Substances 0.000 claims description 13
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- -1 InGaAlN Inorganic materials 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 5
- 239000010432 diamond Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims 3
- 230000000694 effects Effects 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229920003026 Acene Polymers 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical class C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
본 발명은 투명박막 트랜지스터 및 그 제조방법에 관한 것이다. 본 발명의 일측면에 따르면 투명한 재질의 투명 소스/드레인 전극과 상기 소스/드레인 전극과 접촉하며, 투명한 반도체로 구성되고, 소스 및 드레인 영역이 형성된 투명 활성층 및 상기 투명 소스/드레인 전극과 상기 투명 활성층 사이에 상기 소스/드레인 영역과 동일한 도핑타입이고, 상기 소스/드레인 영역의 도핑농도와 다르게 불순물이 도핑된 도핑구간을 포함하는 투명박막 트랜지스터를 개시하고 있다. 이 때, 상기 도핑구간 형성시의 도핑은 이전 단계공정과 동일한 장치내에서 불순물을 포함하는 가스를 분사하여 도핑되는 인시투(in-situ)법으로 이루어지는 것이 바람직하다. 이에 따라 본 발명에 따른 투명박막 트랜지스터는 투명 반도체와 투명전극간의 접촉시 발생하는 높은 접촉저항을 감소시켜 오믹접촉을 형성하게 하는 효과가 있다.
전극, 투명반도체, 투명박막 트랜지스터, 오믹접촉, 투명전극
Description
도 1은 본 발명의 제 1 실시예에 따른 투명 박막 트랜지스터의 구조를 도시하는 단면도이고,
도 2는 본 발명의 제 1 실시예에 따른 투명박막 트랜지스터의 제조공정을 도시하는 공정도이고,
도 3은 본 발명의 제 2 실시예에 따른 투명박막 트랜지스터의 구조를 도시하는 단면도이고,
도 4는 본 발명의 제 2 실시예에 따른 투명박막 트랜지스터의 제조공정을 도시하는 공정도이다.
<도면의 주요부분에 대한 부호의 설명>
110, 210 : 기판 120, 220 : 게이트전극
130, 230 : 게이트절연층 140, 240 : 투명활성층(투명반도체층)
150a, 150b : 도핑층 160a, 160b : 소스/드레인 전극
250a, 250b : 도핑영역 260a, 260b : 소스/드레인 전극
본 발명은 투명 박막트랜지스터에 관한 것으로서, 보다 상세하게는 투명전극과 투명반도체층 사이의 오믹접촉이 이루어지는 투명 박막트랜지스터에 관한 것이다.
투명 박막트랜지스터는 박막트랜지스터를 투명한 재료로써 제조한 것으로서, 발광소자, 스마트 창(smart window), 태양전지등에 유용하게 응용될 수 있어, 최근에 연구가 활발하게 이루어 지고 있는 분야이다. 박막트랜지스터를 실질적으로 투명하게 구성하기 위해서는, 기판, 전극, 반도체층, 절연층등이 모두 투명 혹은 적어도 반투명한 재료로 구성되는 것이 바람직하다.
이러한 투명 박막트랜지스터의 일예가 일본특허공개공보 제2004-14982호에 개시되어 있다. 이에는 각 기판, 전극, 활성층, 절연층등의 재료가 구체적으로 열거되어 있다. 예컨데, 기판은 폴레에틸렌 테레프탈레이트(poly ethylene terephthalate;PET), 폴리에틸렌 나프탈레이트(poly ethylene naphthalate;PEN)으로 구성하고, 전극은 유기도전재료, ITO, ZnO등의 금속 산화물막으로 구성하고, 투명 활성층은 유기반도체인 펜타센(pentacene), 테트라센(tetracene)등의 아센류등으로 구성하고, 절연층은 폴리 메틸메타크릴레이트(poly methyl methacrylate)등의 폴리 아크릴레이트(poly arcrylate)등을 이용한다고 기재되어 있다.
한편, 상기 일본특허공개공보에서 투명 유기반도체를 사용하는 것과는 달리투명한 성질을 가지는 무기 반도체 재료도 연구되고 있다.
그러나, 알려진 투명 박막트랜지스터의 투명 활성층을 형성하는 투명 반도체 재료들은 일반적으로 큰 밴드갭을 가지고 있어, 소스/드레인 전극과 오믹접촉을 얻는 것이 쉽지 않은 문제점이 있다.
본 발명은 전술된 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 전극과 투명반도체 사이에 오믹접촉이 형성되는 투명 박막트랜지스터를 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 전술한 오믹접촉을 가지는 투명 박막트랜지스터의 제조방법을 제공하는 것이다.
본 발명의 일측면은 투명한 재질의 투명 소스/드레인 전극과 상기 소스/드레인 전극과 접촉하며, 투명한 반도체로 구성되고, 소스 및 드레인 영역이 형성된 투명 활성층 및 상기 투명 소스/드레인 전극과 상기 투명 활성층 사이에 상기 소스/드레인 영역과 동일한 도핑타입이고, 상기 소스/드레인 영역의 도핑농도와 다르게 불순물이 도핑된 도핑구간을 포함하는 투명박막 트랜지스터를 제시한다.
본 발명의 다른 측면은 투명박막 트랜지스터의 제조방법에 있어서, 투명한 재질의 투명 소스/드레인 전극과, 상기 소스/드레인 전극과 접촉하며 투명한 반도체로 구성되고 소스 및 드레인 영역이 형성된 투명 활성층 사이에, 상기 소스/드레인 영역과 동일한 도핑타입이고, 도핑농도는 다르게 불순물이 도핑된 도핑구간을 형성하는 단계를 포함하는 투명박막 트랜지스터의 제조방법을 제시한다.
본 발명의 제 1 실시예를 따를 경우, 투명박막 트랜지스터는 기판 상에 형성 되는 게이트전극과 상기 게이트전극 상에 형성되는 게이트절연층과 상기 게이트절연층 상에 형성되고, 제 1 투명반도체로 구성되며, 소스/드레인 영역이 형성된 투명 활성층과 상기 투명 활성층 상의 소스/드레인 각 영역의 적어도 일부 영역 상에 형성되며, 상기 소스/드레인 영역과 도핑타입이 동일하고, 상기 소스/드레인 영역과 다른 도핑농도로 도핑된 제 2 투명반도체로 구성되는 도핑층 및 상기 도핑층이 형성된 각 영역의 적어도 일영역 상에 각각 형성되는 투명 소스 전극 및 드레인 전극을 포함한다.
이 때, 상기 제 1 실시예의 제조방법은 게이트 전극을 형성하는 게이트전극 형성단계와 상기 게이트 전극상에 게이트 절연층을 형성하는 절연층 형성단계와 상기 게이트절연층 상에 형성되고, 제 1 투명반도체로 구성되며, 소스/드레인 영역이 형성된 투명 활성층을 형성하는 활성층 형성단계와 상기 투명 활성층 상의 소스/드레인 각 영역의 적어도 일부 영역 상에 형성되며, 상기 소스/드레인 영역과 도핑타입이 동일하고, 상기 소스/드레인 영역의 도핑농도와 다르게 불순물이 도핑된 제 2 투명반도체로 구성되는 도핑층을 형성하는 도핑층 형성단계와 상기 도핑층을 두 영역으로 이격되도록 에칭하는 에칭단계 및 상기 각 도핑층에 투명한 소스 전극 및 드레인 전극을 각각 형성하는 소스/드레인 전극 형성단계를 포함한다.
또한, 상기 제 1 실시예는 기판상에 게이트전극을 형성하는 게이트전극 형성단계와 상기 게이트전극 상에 게이트절연층을 형성하는 절연층 형성단계와 상기 게이트절연층 상에 형성되고, 투명반도체로 구성되며, 소스/드레인 영역이 형성된 활성층을 형성하는 투명 활성층 형성단계와 상기 투명 활성층의 상층에 상기 소스/드 레인 영역의 도핑타입과 동일한 불순물을 도핑하여 소정 두께의 도핑층을 형성하는 도핑층 형성단계와 상기 도핑층이 상기 소스/드레인 영역 상에만 남도록 에칭하는 에칭단계 및 상기 각 도핑층에 투명한 소스 전극 및 드레인 전극을 각각 형성하는 투명 소스/드레인 전극 형성단계를 포함하여 제조될 수 있다.
본 발명의 제 2 실시예는 투명 반도체재질로 기판 상에 형성되며, 양 측부에 소스/드레인 영역이 형성되고, 상기 소스/드레인 영역 상층의 적어도 일영역에 상기 소스/드레인 영역의 도핑타입과 동일하고, 상기 소스/드레인 영역의 도핑농도와 다른 도핑농도를 가지는 도핑영역이 형성되는 투명 반도체층과 상기 투명 반도체층 상부에 형성되는 게이트절연층과 상기 게이트절연층 상의 상기 채널영역에 대응하는 영역에 형성되는 게이트전극과 상기 게이트전극 및 상기 게이트절연층 상에 형성되는 층간절연층 및 상기 게이트절연층 및 층간절연층을 통과하여 상기 소스/드레인 영역의 상기 도핑영역에 접촉하는 투명 소스/드레인 전극을 포함하는 투명박막 트랜지스터를 제시한다.
상기 제 2 실시예의 제조방법은 기판 상에 투명 반도체로 층을 형성하는 투명 반도체층 형성단계와 상기 반도체층 상에 게이트절연층을 형성하는 게이트절연층 형성단계와 상기 게이트절연층 상으로 마스크를 이용하여 불순물을 도핑함으로써 반도체층에 소스/드레인 영역을 형성하는 소스/드레인 영역 형성단계와 상기 게이트절연층 상에 게이트전극을 형성하는 게이트전극 형성단계와 상기 소스/드레인 영역 상에, 상기 소스/드레인 영역의 도핑타입과 동일하고, 상기 소스/드레인 영역의 도핑농도와 다른 도핑농도를 가지는 도핑영역을 형성하는 도핑영역 형성단계 와 상기 게이트전극 상에 층간절연층을 형성하는 층간절연층 형성단계와 상기 층간절연층과 상기 게이트절연층에는 상기 소스/드레인 영역을 노출시키는 다수의 컨택홀을 형성하는 컨택홀 형성단계와 상기 컨택홀을 통해 상기 소스/드레인 영역에 접촉하는 투명 소스/드레인 전극 형성단계를 포함하여 구성된다.
한편, 본 명세서에서 투명박막 트랜지스터란 적어도 그 구성요소중 소스/드레인 전극과 활성층이 투명한 재질인 투명박막 트랜지스터를 말한다.
이하에서는 본 발명의 실시예를 도면을 참조하면서 보다 상세하게 설명하기로 한다. 도 1은 본 발명의 제 1 실시예에 따른 바텀게이트형 투명 박막트랜지스터의 단면도이다. 이에 따르면, 투명 박막트랜지스터는 기판(110), 게이트전극(120), 게이트절연층(130), 투명활성층(140), 도핑층(150a, 150b), 투명 소스/드레인 전극(160a, 160b)을 포함하여 구성된다. 다만, 일반적인 박막 트랜지스터의 구성요소는 당업자에게 주지되어 있으므로, 본 발명의 요지를 흐릴 우려가 있는 구성요소에 대해서는 간략히 설명한다.
기판(110)은 절연기판으로서, 유리(glass)가 사용될 수 있으나, 합성수지 재질의 투명 기판이 가볍고 유연성을 가지므로 바람직할 것이다.
게이트전극(120)은 기판 상에 소정의 패턴으로 형성되며, ITO(Indium Tin Oxide), IZO(Indium Zic Oxide), ITZO(Indium Tin Zinc Oxide) 또는 반투명 금속등으로 형성될 수 있다.
게이트절연층(130)은 게이트전극(120) 상에 무기 또는 유기절연재료로써 형성될 수 있으며, 투명한 재질로 구성되는 것이 바람직하다.
투명 활성층(140)은 게이트절연층(130) 상에 투명반도체로써 형성되며, 투명반도체는 산화물계열의ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, 또는 LaCuOS, 질화물 계열의 GaN, InGaN, AlGaN, AlGaN 또는 InGaAlN, 탄화물 계열의 SiC, 다이아몬드등이 사용될 수 있다. 투명 활성층(140)은 대략 300Å ~ 2000Å정도의 두께로 형성되며, 불순물 도핑에 의해 소스/드레인영역(140a, 140b)이 형성된다.
도핑층(150a, 150b)은 투명반도체로 구성되는 호스트에 불순물을 도핑하여 형성된다. 도핑층의 투명반도체는 투명 활성층(140)과 공통된 재료로 형성될 수 있으며, 공정의 편의상 동일한 재료로 사용되는 것이 바람직하다.
불순물로는 실리콘 반도체의 경우 n형은P, As 등의 5족 원소들을 이용하고, p형은 B, Al등의 3족 원소들을 주로 사용하고 있으나, 이성분계 이상의 무기 반도체의 경우는 각성분간의 화학양론적인 고려를 해야 하기 때문에 일반적이 도펀트가 있는 것이 아니라 각각의 무기반도체계에 따라 달라진다.
따라서 상기 제시된 산화물 계열, 질화물 계열, 탄화물계열과 같은 무기 반도체층 각각에 대한 도핑 재료를 지정하는 대신 투명 트랜지스터 활성층으로 가장 유력한 재료중 하나인 ZnO 반도체의 경우의 예로써 설명한다. 이 경우, 의도적으로 도핑하지 않아도 반도체는 n-type으로 증착되는데, 이는 산소공공(Vo) 혹은 Zn interstial(Zni)의 격자결함 때문인 것으로 알려져 있다. 한편, p-type 도펀트로는 N, P, As와 같은 원소를 이용할 수 있다. 상기 5족은 실리콘의 경우 도너로 작용하 지만 ZnO의 경우 산소자리를 차지하면서 엑셉터로 작용하게 되기 때문이다. 따라서 NMOS 소자일 경우는 반응기에 공급해주는 Zn/O의 비를 증가시켜 n+ 도핑층(150a, 150b)을 형성할 수 있고, PMOS 소자일 경우는 N, P, As의 도펀트 가스를 반응기에 공급하여 p+ 도핑층(150a, 150b)을 형성한다.
ZnO-based 반도체인 ZnSnO에서도 마찬가지 방법이 사용될 수 있다. 즉, ZnO 및 ZnSnO 반도체의 경우 n형 도핑을 위해서는 Zn의 유량을 늘리거나 산소분압을 감소시키는 것이 바람직하고, p형 도핑을 위해서는 N, P, As과 같은 5족 원소를 함유하는 가스를 반응실에 공급하는 것이 바람직하다.
도핑층(150a, 150b)은 소스/드레인 영역(140a, 140b)의 적어도 일영역을 포함하는 영역상에 설치된다. 도핑층(150a, 150b)은 두께 10nm 내지 100nm로 형성되는 것이 바람직하다. 10nm 이하에서는 도핑층(150a, 150b) 형성의 의미가 약해져 오믹접촉을 형성하는 데 어려움이 있으며, 100nm 이상에서는 온-레지스턴스(on-resistance)를 증가시킬수 있고 공정 비용이 상승할 수 있기 때문이다. 이 때, 도핑층(150a, 150b)은 투명 활성층(140)의 소스/드레인 영역(140a, 140b)과 같은 타입으로 도핑되고, 그 농도는 소스/드레인 영역(140a, 140b)의 도핑농도와 다르게 형성된다.
즉, 소스/드레인 영역(140a, 140b)이 p형인 경우, 도핑층(150a,150b)은 투명 소스/드레인 영역(140a, 140b)보다 더 높은 p+형농도를 갖도록 도핑되는 것이 바람직하고, 소스/드레인 영역(140a, 140b)이 n형인 경우, 도핑층(150a, 150b)은 소스/드레인 영역(140a, 140b)보다 더 낮은 n+형농도를 갖도록 도핑되는 것이 바람직하 다.
이는 일반적으로 n형 반도체와 금속층과의 접합시 형성되는 전자의 쇼트키 장벽(Schottky barrier)의 폭(W)이 n+의 도핑층과 금속층과 접합하게 되면 현저하게 감소( 
, W는 공핍층 폭이고 ND는 n형 도핑농도)하여 터널링이 증가하여 오믹한 특성이 구현되기 때문이다. 마찬가지로 p+ 도핑층과 금속접합이p형 반도체와 금속접합에 비해 홀의 쇼트키 장벽(Schottky barrier)의 폭이 현저하게 감소하여 터널링이 증가하고 그 결과 오믹접합이 형성되기 때문이다.
따라서, 접촉하는 투명반도체의 타입에 따라 도핑층을 적절한 불순물로 고농도로(heavy) 도핑할 경우 전극과 오믹접촉을 이룰 수 있게 할 수 있다.
투명 소스/드레인 전극(160a, 160b)은 도핑층(150a, 150b)이 형성된 적어도 일영역상에 각각 형성되며, ITO(Indium Tin Oxide), IZO(Indium Zic Oxide), ITZO(Indium Zinc Oxide) 또는 반투명 금속등으로 형성될 수 있다.
이하에서는 도 1 및 도 2를 참조하면서 본 실시예의 투명 박막트랜지스터 제조방법에 대해 설명한다. 상기 실시예의 제조방법에 있어서도, 본 발명의 요지를 흐릴 우려가 있는 부분에 대한 설명은 간략히 설명한다. 상기 제조방법의 제 1 실시예에 따르면, 투명 박막트랜지스터는 게이트전극 형성단계(S110), 절연층 형성단계(S120), 투명 활성층 형성단계(S130), 도핑층 형성단계(S140), 에칭단계(S150), 소스/드레인 전극 형성단계(S160)를 포함한다.
게이트전극 형성단계(S110)는 전술한 전극 형성재료의 전극층을 스퍼터링 또 는 증착법으로 형성하여 포토리소그래피나 리프트오프법을 이용하여 패터닝하는 단계이다.
절연층 형성단계(S120)는 게이트전극(110)에 절연층을 형성하는 단계로서, 절연층이 유기절연층일 경우 도포법 및 인쇄법이 사용될 수 있고, 무기절연층일 경우 열산화법, CVD법, SOG법등이 사용될 수 있다.
활성층 형성단계(S130)는 절연층(130) 상에 투명 반도체 재료로 투명 활성층(140)을 형성하는 단계로서, CVD, PLD, ALD, 스퍼터링, MBE등의 방법이 사용될 수 있다. 소스/드레인 영역(140a,140b)은 채널로 형성될 영역(140c)을 가리는 마스크를 형성하고, 마스크를 이용하여 반도체층 영역을 도핑함으로써 형성될 수 있다.
도핑층 형성단계(S140)는 투명 활성층(140) 상에 불순물이 도핑된 도핑층(150a, 150b)을 형성하는 단계로서, 먼저 투명 반도체층(140)을 형성하고, 불순물을 주입함으로써 형성될 수 있다. 투명 반도체층을 형성하는 방법은 전술한 CVD, 스퍼터링등이 이용될 수 있다. 또한, 투명 활성층(140)을 형성한 방법과 동일한 방법 및 장치 내에서로 형성하는 것이 공정상 바람직하므로, 불순물을 주입하는 방법은, 이온주입법등의 적용을 제한하지는 않으나 기판을 이동하지 않고 현장에서 도핑하는 인시투(in-situ)법이 바람직하다. 즉, 불순물이 미주입된 투명반도체층을 형성된 후 불순물원소를 함유한 가스를 투명반도체에 분사하여 도핑하여, 다른 챔버로의 이동없이 도핑하는 것이 바람직하다.
에칭단계(S150)는 도핑층(150a, 150b)을 에칭하여 각 소스/드레인 영역상부에 형성되어 두 영역으로 분리하는 단계이다. 도핑층(150a, 150b)은 마스크등을 이 용하여 선택적으로 에칭하는데, 이 때, 투명 활성층(140)의 상층도 소정의 두께로 에칭되는 리세스(recess) 에칭을 수행하는 것이 바람직하다.
소스/드레인 전극 형성단계(S160)는 도핑층 상에 CVD, 스퍼터링등의 방법으로 증착하여 소정의 패턴으로 패터닝하는 단계이다.
한편, 본 실시예의 투명 박막트랜지스터는 전술한 제조방법과 달리 제작될 수 있다. 이는 전술한 제조방법과 전체적으로 유사하나, 투명 활성층(140)을 전술한 제조방법에서의 활성층 두께보다 두껍게 형성하고, 그 상층에 불순물을 도핑하여 소정 두께의 도핑층(150a, 150b)으로 형성시킨다는 점에서 투명 활성층(140)과 도핑층(150a, 150b)을 각각 별도로 형성하는 전술한 제조방법과 다르다. 이 경우 도핑층(150a, 150b)을 형성하는 공정이 보다 간편해지는 잇점이 있다.
이하에서는 본 발명의 제 2 실시예를 설명한다. 도 3은 본 발명의 제 2 실시예에 따른 코플레너(coplanar)형 투명 박막트랜지스터의 단면도이다. 이에 따르면, 코플레너형 투명 박막트랜지스터는 기판(210), 투명 활성층(240; 240a, 240b, 240c, 250a, 250b), 게이트 절연층(230), 게이트전극(220), 층간절연층(270), 투명 소스/드레인전극(260a, 260b)을 포함한다.
기판(210)은 절연기판으로서, 유리가 사용될 수 있으나, 합성수지 재질의 투명 기판이 가볍고 유연성을 가지므로 바람직할 것이다.
투명 반도체층(240; 240a, 240b, 250a, 250b)은 기판(210) 상에 투명반도체로써 형성되며, 상기 투명반도체는 산화물 계열의 산화물계열의 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, 또는 LaCuOS, 질화물 계열의 GaN, InGaN, AlGaN, AlGaN 또는 InGaAlN, 탄화물 계열의 SiC, 다이아몬드등이 사용될 수 있다. 투명반도체층(240)은 양 측에 각각 형성되는 소스영역(240a) 및 드레인 영역(240b), 그리고 소스영역(240a)과 드레인영역(240b)의 각 상층에 형성되는 도핑영역(250a, 250b)을 포함한다.
도핑영역(250a, 250b)은 소스/드레인 영역(240a, 240b)의 도핑 타입과 동일하고, 소스/드레인 영역(240a, 240b)의 도핑농도와 다르게 도핑된다. 예컨데, 소스/드레인 영역(240a, 240b)이 p형인 경우, 도핑영역(250a, 250b)은 p형 도핑되고, 농도는 소스/드레인 영역(240c)보다 높게 형성되고, 소스/드레인 영역(240a, 240b)이 n형인 경우, 도핑영역(250a, 250b)은 n형 도핑되고, 농도는 소스/드레인 영역(240a, 240b)보다 낮게 형성된다.
게이트절연층(230)은 투명반도체층(240) 상부에 형성되며, 무기 또는 유기 절연층으로 형성될 수 있고, 투명한 재질이 바람직하다.
게이트전극(220)은 게이트절연층(230) 상의 상기 채널영역(240c) 상부에 대응하는 영역에 형성되며, 투명한 ITO(Indium Tin Oxide), IZO(Indium Zic Oxide), ITZO(Indium Zinc Oxide) 또는 반투명 금속등으로 형성될 수 있다.
층간절연층(270)은 게이트전극(220) 및 게이트절연층(230) 상에 형성되며, 후술할 소스 및 게이트전극(260a, 260b)이 소스 및 게이트 영역(240a, 240b)과 접촉할 수 있는 컨택홀(280a, 280b)을 구비하고 있다. 층간절연층(270)은 SiNx 및 SiO2인재질로 구성될 수 있다.
투명 소스/드레인 전극(260a, 260b)은 컨택홀(280a, 280b)을 통해 소스 및 게이트 영역(240a, 240b) 상층의 도핑영역(250a, 250b)과 접촉하면서 층간절연층(270) 상에 형성된다. 소스/드레인 전극(260a, 260b) 또한 게이트전극(260a, 260b)과 마찬가지로, 투명한ITO(Indium Tin Oxide), IZO(Indium Zic Oxide), ITZO(Indium Zinc Oxide) 또는 반투명 금속등으로 형성될 수 있다.
이하에서는 도 3 및 도 4를 참조하면서 본 발명의 제 2 실시예에 따른 투명박막 트랜지스터의 형성방법을 설명한다. 도 4는 본 발명의 제 2 실시예에 따른 투명박막 트랜지스터의 제조공정을 도시하는 공정도이다. 이에 따르면, 제 2 실시예에 따른 투명박막 트랜지스터는 순차적으로 투명 반도체층 형성단계(S210), 게이트절연층 형성단계(S220), 소스/드레인 영역 형성단계(S230), 게이트전극 형성단계(S240), 도핑영역 형성단계(S250), 층간 절연층 형성단계(S260), 컨택홀 형성단계(S270), 소스/드레인 전극 형성단계(S280)로 구성된다.
투명 반도체층 형성단계(S210)는 버퍼층이 선택적으로 형성된 기판상에 마스크를 이용하여 투명반도체층(240)을 형성하는 단계이다. 투명반도체층(240)은 투명한 재질의 반도체로써 형성된다.
게이트 절연층 형성단계(S220)는 투명반도체층(240) 상에 게이트절연층(230)이 형성되는 단계이다. 절연층이 유기절연층일 경우 도포법 및 인쇄법이 사용될 수 있고, 무기절연층일 경우 열산화법, CVD법, SOG법등이 사용될 수 있다.
소스/드레인 영역 형성단계(S230)는 게이트절연층(230) 상에 반도체층 중 소스/드레인 영역(240a, 240b)으로 될 부분을 형성하는 단계로서, 소스/드레인 영역으로 될 부분을 제외한 영역을 가리는 마스크가 형성되며, 마스크를 이용하여 투명 반도체층 영역을 도핑함으로써, 소스/드레인 영역(240a, 240b)을 형성한다.
게이트전극 형성단계(S240)는 소스/드레인 전극 형성단계(S230)에 사용된 마스크를 제거한 후, 게이트절연층(260) 상에 금속층을 형성하고, 게이트절연층(260) 상(260)에 형성된 금속층을 패터닝함으로써 게이트전극(220)을 형성하는 단계이다.
도핑영역 형성단계(S250)는 마스크를 이용하여 투명반도체층(240)에 도핑영역(250a, 250b)을 형성하는 단계로서, 도핑영역(250a, 250b)은 소스/드레인 영역(240a, 240b)의 상층부에 형성되며, 이로써 도핑영역(250a, 250b)은 소스/드레인 전극(240a, 240b)과 직접 접촉한다.
층간절연층 형성단계(S260)는 도핑영역(250a, 250b)이 형성된 다음 게이트전극(220) 상에 무기 또는 유기재료의 층간절연층(270)을 형성하는 단계이다. 층간절연층(270)은 1개 이상으로 구성될 수 있으며 투명한 것이 바람직하다.
다음으로, 컨택홀 형성단계(S270)는 층간절연층(270)과 게이트절연층(230)에는 소스/드레인 영역(240a, 240b)을 노출시키는 다수의 컨택홀(280a, 280b)을 형성하는 단계이다. 이때, 컨택홀(280a, 280b)은 게이트절연층(230) 및 층간절연층(270)을 동시에 식각하는 공정을 통해 한번에 형성할 수 있다.
마지막으로, 소스/드레인 전극 형성단계(S280)는 컨택홀(280a, 280b)이 형성된 다음 전술한 재질로 박막트랜지스터의 소스/드레인 전극(260a, 260b)을 형성하는 단계이다. 소스/드레인 전극(260a, 260)dl 도핑영역(250a, 250b)에 접촉하는 것을 전술한 바와 같다. 이 때, 전극(260a, 260b)은 스퍼터링 또는 증착법으로 층을 형성하고, 포토리소그래피나 리프트오프법을 이용하여 패터닝하여 형성한다.
본 발명은 상기 실시예들을 기준으로 주로 설명되어졌으나, 발명의 요지와 범위를 벗어나지 않고 많은 다른 가능한 수정과 변형이 이루어 질 수 있다. 예컨데, 전술한 실시예는 바텀게이트형 및 코플레너 구조의 박막트랜지스터를 실시예들로 설명하였으나, 당업자는 기타의 구조에서도 본원발명이 용이하게 변형되어 적용될 수 있음을 양지할 것이다. 또한, 전술된 명세서에 열거되지 아니한 일반적인 증착방법, 및 식각방법등도 해당기술분야의 당업자는 본 명세서에 의해 용이하게 추고할 수 있을 것이다.
본 발명에 따른 투명 박막트랜지스터 및 그 형성방법에 의하면 투명반도체층과 전극간의 접촉시 발생하는 에너지 장벽를 제거하여 오믹접촉을 형성하게 하는 효과가 있다.
또한 본 발명에 따른 투명박막 트랜지스터는 전극과 투명반도체층 사이에 오믹접촉이 형성되어 발광효율 및 안정성이 향상되는 효과가 있다.
전술한 발명에 대한 권리범위는 이하의 청구범위에서 정해지는 것으로써, 명세서 본문의 기재에 구속되지 않으며, 청구범위의 균등범위에 속하는 변형과 변경은 모두 본 발명의 범위에 속할 것이다.
Claims (42)
- 투명박막 트랜지스터에 있어서,투명한 재질의 투명 소스/드레인 전극과상기 소스/드레인 전극과 접촉하며, 투명한 반도체로 구성되고, 소스 및 드레인 영역이 형성된 투명 활성층 및상기 투명 소스/드레인 전극과 상기 투명 활성층 사이에 상기 소스/드레인 영역의 도핑타입과 동일하고, 상기 소스/드레인 영역의 도핑농도와 다르게 도핑된 도핑구간을 포함하는 투명박막 트랜지스터.
- 제 1 항에 있어서,상기 투명반도체들은ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN, AlGaN, InGaAlN, SiC, 및 다이아몬드로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 1 항에 있어서,상기 소스/드레인 전극은 ITO(Indium Tin Oxide), IZO(Indium Zic Oxide), ITZO(Indium Tin Zinc Oxide)로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 1 항에 있어서,상기 소스/드레인 영역은 p형이고,상기 도핑구간은 상기 소스/드레인영역보다 더 높은 p형 도핑 농도를 갖는 투명박막 트랜지스터.
- 제 4 항에 있어서,상기 투명반도체는 ZnO, ZnSnO, 및 InGaZnO로 구성되는 군에서 선택되는 하나이고, 상기 도핑구간에 도핑되는 물질은 N, P, 및 As로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 4 항에 있어서,상기 투명반도체는 SiC이고, 상기 도핑구간에 도핑되는 물질은 Al 또는 B인 투명박막 트랜지스터.
- 제 4 항에 있어서,상기 투명반도체는 GaN, InGaN, AlGaN, 및 InAlGaN으로 구성되는 군에서 선택되는 하나이고, 상기 도핑구간에 도핑되는 물질은 Mg인 투명박막 트랜지스터.
- 제 1 항에 있어서,상기 소스/드레인 영역은 n형이고,상기 도핑구간은 상기 소스/드레인영역보다 더 낮은 n형 도핑 농도를 갖는 투명박막 트랜지스터.
- 제 8 항에 있어서,상기 투명반도체는 SiC이고, 상기 도핑구간에 도핑되는 물질은 N 또는 P인 투명박막 트랜지스터.
- 제 8 항에 있어서,상기 투명반도체는 InGaN, AlGaN, 및 InAlGaN으로 구성되는 군에서 선택되는 하나이고, 상기 도핑구간에 도핑되는 물질은 Si, O, C 및 Be로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 투명박막 트랜지스터의 제조방법에 있어서,투명한 재질의 투명 소스/드레인 전극과,상기 소스/드레인 전극과 접촉하며 투명한 반도체로 구성되고 소스 및 드레인 영역이 형성된 투명 활성층 사이에,상기 소스/드레인 영역의 도핑타입과 동일하고, 상기 소스/드레인 영역의 도핑농도와 다르게 도핑된 도핑구간을 형성하는 단계를 포함하는 투명박막 트랜지스터의 제조방법.
- 제 11 항에 있어서,상기 도핑구간 형성시의 도핑은 이전 단계공정과 동일한 장치내에서 불순물을 포함하는 가스를 분사하여 도핑되는 인시투(in-situ)법으로 이루어지는 투명박막 트랜지스터의 제조방법.
- 기판 상에 형성되는 게이트전극과상기 게이트전극 상에 형성되는 게이트절연층과상기 게이트절연층 상에 형성되고, 제 1 투명반도체로 구성되며, 소스/드레인 영역이 형성된 투명 활성층과상기 투명 활성층 상의 소스/드레인 각 영역의 적어도 일부 영역 상에 형성되며, 상기 소스/드레인 영역의 도핑타입과 동일하고, 상기 소스/드레인 영역의 도핑농도와 다르게 도핑된 제 2 투명반도체로 구성되는 도핑층 및상기 도핑층이 형성된 각 영역의 적어도 일영역 상에 각각 형성되는 투명 소스 전극 및 드레인 전극을 포함하는 투명박막 트랜지스터.
- 제 13 항에 있어서,상기 투명반도체들은ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN, AlGaN, InGaAlN, SiC, 및 다이아몬드로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 14 항에 있어서,상기 제 1 투명반도체와 상기 제 2 투명반도체는 동일한 재질인 투명박막 트랜지스터.
- 제 13 항에 있어서,상기 게이트, 소스 및 드레인 전극은 ITO(Indium Tin Oxide), IZO(Indium Zic Oxide), 및 ITZO(Indium Tin Zinc Oxide)로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 16 항에 있어서,상기 게이트전극, 상기 게이트절연층, 상기 도핑층은 모두 투명한 재질인 것을 특징으로 하는 투명박막 트랜지스터.
- 제 17 항에 있어서,상기 도핑층의 두께는 10nm 내지 100nm인 투명박막 트랜지스터.
- 제 18 항에 있어서,상기 소스/드레인 영역은 p형이고,상기 도핑층은 상기 소스/드레인 영역보다 더 높은 p형 도핑 농도를 갖는 투명박막 트랜지스터.
- 제 19 항에 있어서,상기 제 1 투명반도체는 ZnO, ZnSnO, 및 InGaZnO로 구성되는 군에서 선택되는 하나이고, 상기 도핑층에 도핑되는 물질은 N, P, 및 As로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 19 항에 있어서,상기 제 1 투명반도체는 SiC이고, 상기 도핑층에 도핑되는 물질은 Al 또는 B인 투명박막 트랜지스터.
- 제 19 항에 있어서,상기 제 1 투명반도체는 GaN, InGaN, AlGaN, 및 InAlGaN으로 구성되는 군에서 선택되는 하나이고, 상기 도핑층에 도핑되는 물질은 Mg인 투명박막 트랜지스터.
- 제 18 항에 있어서,상기 소스/드레인 영역은 n형이고,상기 도핑층은 상기 소스/드레인 영역보다 더 낮은 n형 도핑 농도를 갖는 투명박막 트랜지스터.
- 제 23 항에 있어서,상기 투명반도체는 SiC이고, 상기 도핑층에 도핑되는 물질은 N 또는 P인 투명박막 트랜지스터.
- 제 23 항에 있어서,상기 투명반도체는InGaN, AlGaN, 및 InAlGaN으로 구성되는 군에서 선택되는 하나이고, 상기 도핑층에 도핑되는 물질은 Si, O, C 및 Be로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 게이트 전극을 형성하는 게이트전극 형성단계와상기 게이트 전극상에 게이트 절연층을 형성하는 절연층 형성단계와상기 게이트절연층 상에 형성되고, 제 1 투명반도체로 구성되며, 소스/드레인 영역이 형성된 투명 활성층을 형성하는 활성층 형성단계와상기 투명 활성층 상의 소스/드레인 각 영역의 적어도 일부 영역 상에 형성되며, 상기 소스/드레인 영역의 도핑타입과 동일하고, 상기 소스/드레인 영역의 도핑농도와 다르게 도핑된 제 2 투명반도체로 구성되는 도핑층을 형성하는 도핑층 형성단계와상기 도핑층을 두 영역으로 이격되도록 에칭하는 에칭단계 및상기 각 도핑층에 투명한 소스 전극 및 드레인 전극을 각각 형성하는 소스/드레인 전극 형성단계를 포함하는 투명박막 트랜지스터의 제조방법.
- 제 26 항에 있어서,상기 도핑층 형성단계에서 상기 도핑은 불순물을 포함하는 가스를 분사하여 상기 활성층 형성단계와 동일한 장치내에서 도핑되는 인시투(in-situ)법으로 이루어지는 투명박막 트랜지스터의 제조방법.
- 제 27 항에 있어서,상기 에칭단계는 상기 투명 활성층 상부를 소정의 두께로 식각하는 리세스 에칭법이 사용되는 투명박막 트랜지스터의 제조방법.
- 기판상에 게이트전극을 형성하는 게이트전극 형성단계와상기 게이트전극 상에 게이트절연층을 형성하는 절연층 형성단계와상기 게이트절연층 상에 형성되고, 투명반도체로 구성되며, 소스/드레인 영역이 형성된 활성층을 형성하는 투명 활성층 형성단계와상기 투명 활성층의 상층에 상기 소스/드레인 영역의 도핑타입과 동일한 불순물을 도핑하여 소정 두께의 도핑층을 형성하는 도핑층 형성단계와상기 도핑층이 상기 소스/드레인 영역 상에 남도록 에칭하는 에칭단계 및상기 각 도핑층 상에 투명한 소스 전극 및 드레인 전극을 각각 형성하는 투명 소스/드레인 전극 형성단계를 포함하는 투명박막 트랜지스터의 제조방법.
- 제 29 항에 있어서,상기 도핑층 형성단계에서 상기 도핑은 불순물을 포함하는 가스를 분사하여 상기 활성층 형성단계와 동일한 장치내에서 도핑되는 인시투(in-situ)법으로 이루어지는 투명박막 트랜지스터의 제조방법.
- 투명 반도체재질로 기판 상에 형성되며, 양 측부에 소스/드레인 영역이 형성되고, 상기 소스/드레인 영역의 도핑타입과 동일하고, 상기 소스/드레인 영역의 도핑농도와 다르게 도핑된 도핑영역이 형성되는 투명 반도체층과상기 투명 반도체층 상부에 형성되는 게이트절연층과상기 게이트절연층 상의 상기 투명반도체층에 대응하는 영역에 형성되는 게이트전극과상기 게이트전극 및 상기 게이트절연층 상에 형성되는 층간절연층 및상기 게이트절연층 및 상기 층간절연층을 통과하여 상기 소스/드레인 영역의 상기 도핑영역에 접촉하는 투명 소스/드레인 전극을 포함하는 투명박막 트랜지스터.
- 제 31 항에 있어서,상기 투명반도체는ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN, AlGaN, InGaAlN, SiC, 및 다이아몬드로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 32 항에 있어서,상기 전극들은 ITO(Indium Tin Oxide), IZO(Indium Zic Oxide), 및 ITZO(Indium Tin Zinc Oxide)로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 33 항에 있어서,상기 게이트절연층, 상기 게이트전극, 상기 층간절연층은 모두 투명한 재질인 것을 특징으로 하는 투명박막 트랜지스터.
- 제 34 항에 있어서,상기 소스/드레인 영역은 p형이고,상기 도핑영역은 상기 소스/드레인 영역보다 더 높은 p형 도핑 농도를 갖는 투명박막 트랜지스터.
- 제 35 항에 있어서,상기 투명반도체는 ZnO, ZnSnO, 및 InGaZnO로 구성되는 군에서 선택되는 하나이고, 상기 도핑영역에 도핑되는 물질은 N, P, 및 As로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 제 35 항에 있어서,상기 투명반도체는 SiC이고, 상기 도핑영역에 도핑되는 물질은 Al 또는 B인 투명박막 트랜지스터.
- 제 35 항에 있어서,상기 투명반도체는 GaN, InGaN, AlGaN, 및 InAlGaN으로 구성되는 군에서 선택되는 하나이고, 상기 도핑영역에 도핑되는 물질은 Mg인 투명박막 트랜지스터.
- 제 34 항에 있어서,상기 소스/드레인 영역은 n형이고,상기 도핑영역은 상기 소스/드레인 영역보다 더 낮은 n형 도핑 농도를 갖는 투명박막 트랜지스터.
- 제 39 항에 있어서,상기 투명반도체는 SiC이고, 상기 도핑영역에 도핑되는 물질은 N 또는 P인 투명박막 트랜지스터.
- 제 39 항에 있어서,상기 투명반도체는InGaN, AlGaN, 및 InAlGaN으로 구성되는 군에서 선택되는 하나이고, 상기 도핑영역에 도핑되는 물질은 Si, O, C 및 Be로 구성되는 군에서 선택되는 하나인 투명박막 트랜지스터.
- 기판 상에 투명 반도체로 층을 형성하는 투명 반도체층 형성단계와상기 반도체층 상에 게이트절연층을 형성하는 게이트절연층 형성단계와상기 게이트절연층 상으로 마스크를 이용하여 불순물을 도핑함으로써 반도체층에 소스/드레인 영역을 형성하는 소스/드레인 영역 형성단계와상기 게이트절연층 상에 게이트전극을 형성하는 게이트전극 형성단계와상기 소스/드레인 영역 상에, 상기 소스/드레인 영역의 도핑타입과 동일하고, 상기 소스/드레인 영역의 도핑농도와 다르게 도핑된 도핑영역을 형성하는 도핑영역 형성단계와상기 게이트전극 상에 상기 층간절연층을 형성하는 층간절연층 형성단계와상기 층간절연층과 상기 게이트절연층에는 상기 소스/드레인 영역을 노출시키는 다수의 컨택홀을 형성하는 컨택홀 형성단계와상기 컨택홀을 통해 상기 소스/드레인 영역에 접촉하는 투명 소스/드레인 전극 형성단계를 포함하는 투명박막 트랜지스터의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050090134A KR100786498B1 (ko) | 2005-09-27 | 2005-09-27 | 투명박막 트랜지스터 및 그 제조방법 |
| US11/527,330 US20070069209A1 (en) | 2005-09-27 | 2006-09-27 | Transparent thin film transistor (TFT) and its method of manufacture |
| EP06254999A EP1770790A3 (en) | 2005-09-27 | 2006-09-27 | Transparent thin film transistor (TFT) and its method of manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050090134A KR100786498B1 (ko) | 2005-09-27 | 2005-09-27 | 투명박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070035373A KR20070035373A (ko) | 2007-03-30 |
| KR100786498B1 true KR100786498B1 (ko) | 2007-12-17 |
Family
ID=37579230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050090134A KR100786498B1 (ko) | 2005-09-27 | 2005-09-27 | 투명박막 트랜지스터 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070069209A1 (ko) |
| EP (1) | EP1770790A3 (ko) |
| KR (1) | KR100786498B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100962989B1 (ko) | 2008-01-09 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963104B1 (ko) * | 2008-07-08 | 2010-06-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| WO2012091297A1 (ko) * | 2010-12-30 | 2012-07-05 | 주성엔지니어링㈜ | 박막 트랜지스터 및 그 제조 방법 |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369111B2 (en) | 2003-04-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
| US8044813B1 (en) * | 2006-11-16 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Radio field intensity measurement device, and radio field intensity detector and game console using the same |
| KR100793105B1 (ko) * | 2006-12-07 | 2008-01-10 | 엘지전자 주식회사 | 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법 |
| KR100785037B1 (ko) * | 2006-12-13 | 2007-12-12 | 삼성전자주식회사 | ＧａＩｎＺｎＯ 다이오드 |
| KR100877153B1 (ko) * | 2007-01-09 | 2009-01-09 | 한국전자통신연구원 | 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터 |
| JP2008276212A (ja) * | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置 |
| KR100987840B1 (ko) * | 2007-04-25 | 2010-10-13 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| KR100982395B1 (ko) * | 2007-04-25 | 2010-09-14 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| KR100858617B1 (ko) | 2007-05-10 | 2008-09-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| KR100858821B1 (ko) | 2007-05-11 | 2008-09-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법 |
| KR100873081B1 (ko) | 2007-05-29 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| US8193045B2 (en) * | 2007-05-31 | 2012-06-05 | Canon Kabushiki Kaisha | Manufacturing method of thin film transistor using oxide semiconductor |
| KR101376073B1 (ko) | 2007-06-14 | 2014-03-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법 |
| KR101402189B1 (ko) * | 2007-06-22 | 2014-06-02 | 삼성전자주식회사 | Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액 |
| KR100936874B1 (ko) * | 2007-12-18 | 2010-01-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법 |
| KR100959109B1 (ko) * | 2007-12-24 | 2010-05-26 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치 |
| KR100976459B1 (ko) | 2007-12-27 | 2010-08-17 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치 |
| KR101015338B1 (ko) * | 2008-03-13 | 2011-02-16 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터의 제조방법 |
| KR100941850B1 (ko) | 2008-04-03 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100941855B1 (ko) * | 2008-04-04 | 2010-02-12 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR20090124527A (ko) | 2008-05-30 | 2009-12-03 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963027B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR101463028B1 (ko) * | 2008-06-30 | 2014-11-19 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| KR100963026B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP5608347B2 (ja) | 2008-08-08 | 2014-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| KR20100023151A (ko) | 2008-08-21 | 2010-03-04 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그 제조방법 |
| TWI659474B (zh) * | 2008-10-31 | 2019-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI656645B (zh) | 2008-11-13 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR101238823B1 (ko) * | 2008-11-21 | 2013-03-04 | 한국전자통신연구원 | 박막 트랜지스터 및 그의 제조 방법 |
| TWI749283B (zh) * | 2008-11-28 | 2021-12-11 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| TWI585955B (zh) * | 2008-11-28 | 2017-06-01 | 半導體能源研究所股份有限公司 | 光感測器及顯示裝置 |
| KR101043785B1 (ko) * | 2008-12-08 | 2011-06-22 | 주식회사 엔씰텍 | 박막트랜지스터 및 그의 제조방법 |
| KR101046176B1 (ko) * | 2008-12-15 | 2011-07-04 | 재단법인대구경북과학기술원 | 산화물 반도체를 이용한 반도체 메모리 소자 및 그 제조방법 |
| CN102257621B (zh) | 2008-12-19 | 2013-08-21 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| KR101629347B1 (ko) | 2008-12-23 | 2016-06-13 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| KR101064470B1 (ko) | 2009-01-12 | 2011-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 그 제조방법 |
| KR101540327B1 (ko) | 2009-02-16 | 2015-07-30 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| JP5504008B2 (ja) * | 2009-03-06 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| EP2256814B1 (en) | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| KR101457837B1 (ko) * | 2009-06-30 | 2014-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작 방법 |
| WO2011010545A1 (en) * | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101041866B1 (ko) * | 2009-07-28 | 2011-06-15 | 재단법인대구경북과학기술원 | 반도체 소자 제조 방법 |
| WO2011013523A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102473734B (zh) * | 2009-07-31 | 2015-08-12 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| KR102386147B1 (ko) | 2009-07-31 | 2022-04-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| WO2011074407A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8803143B2 (en) * | 2010-10-20 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including buffer layers with high resistivity |
| CN102468338A (zh) * | 2010-11-17 | 2012-05-23 | 北京大学 | 一种氧化锌基肖特基薄膜晶体管 |
| KR101701779B1 (ko) | 2010-11-19 | 2017-02-03 | 삼성디스플레이 주식회사 | 입체 영상 표시 방법 및 이를 수행하는 표시 장치 |
| US9048142B2 (en) * | 2010-12-28 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101827514B1 (ko) | 2011-08-18 | 2018-02-08 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| JP5719610B2 (ja) * | 2011-01-21 | 2015-05-20 | 三菱電機株式会社 | 薄膜トランジスタ、及びアクティブマトリクス基板 |
| TWI418035B (zh) * | 2011-02-21 | 2013-12-01 | Chunghwa Picture Tubes Ltd | 薄膜電晶體的製作方法 |
| US8541781B2 (en) * | 2011-03-10 | 2013-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101900525B1 (ko) * | 2011-03-18 | 2018-09-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법 |
| TWI686871B (zh) * | 2011-06-17 | 2020-03-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| WO2013005380A1 (en) | 2011-07-01 | 2013-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9012993B2 (en) | 2011-07-22 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8728861B2 (en) | 2011-10-12 | 2014-05-20 | The United States Of America As Represented By The Secretary Of The Air Force | Fabrication method for ZnO thin film transistors using etch-stop layer |
| KR102008687B1 (ko) | 2012-08-22 | 2019-08-09 | 삼성디스플레이 주식회사 | 커브드 액정표시패널 및 이를 갖는 커브드 표시장치 |
| CN103021942B (zh) | 2012-12-14 | 2015-08-12 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| KR101412408B1 (ko) * | 2012-12-17 | 2014-06-27 | 경희대학교 산학협력단 | 투명 박막 트랜지스터 |
| CN103325840B (zh) * | 2013-04-15 | 2016-05-18 | 北京大学深圳研究生院 | 薄膜晶体管及其制作方法 |
| TW201511328A (zh) * | 2013-09-13 | 2015-03-16 | Lextar Electronics Corp | 發光二極體 |
| KR102175441B1 (ko) | 2014-01-07 | 2020-11-09 | 삼성디스플레이 주식회사 | 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치 |
| KR102172972B1 (ko) * | 2014-02-26 | 2020-11-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| CN104282576B (zh) * | 2014-10-21 | 2017-06-20 | 北京大学深圳研究生院 | 一种金属氧化物薄膜晶体管制作方法 |
| US9985139B2 (en) | 2014-11-12 | 2018-05-29 | Qualcomm Incorporated | Hydrogenated p-channel metal oxide semiconductor thin film transistors |
| US9685542B2 (en) | 2014-12-30 | 2017-06-20 | Qualcomm Incorporated | Atomic layer deposition of P-type oxide semiconductor thin films |
| US9647135B2 (en) * | 2015-01-22 | 2017-05-09 | Snaptrack, Inc. | Tin based p-type oxide semiconductor and thin film transistor applications |
| CN105575893A (zh) * | 2016-01-05 | 2016-05-11 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
| US10845872B2 (en) * | 2018-02-09 | 2020-11-24 | Ricoh Company, Ltd. | Eye-gaze tracker, eye-gaze tracking method, and recording medium |
| KR20210035694A (ko) * | 2019-09-24 | 2021-04-01 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244665A (ja) * | 1988-03-26 | 1989-09-29 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JPH09283767A (ja) * | 1996-04-10 | 1997-10-31 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| KR19980038871A (ko) * | 1996-11-27 | 1998-08-17 | 김영환 | 유사다이아몬드를 이용한 박막 트랜지스터 및 그의 제조방법 |
| KR20030005798A (ko) * | 2001-07-10 | 2003-01-23 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자 및 그 제조방법 |
| KR20040106576A (ko) * | 2002-05-21 | 2004-12-17 | 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 | 트랜지스터 구조 및 그 제조 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849872B1 (en) * | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
| US5612234A (en) * | 1995-10-04 | 1997-03-18 | Lg Electronics Inc. | Method for manufacturing a thin film transistor |
| GB9806609D0 (en) * | 1998-03-28 | 1998-05-27 | Philips Electronics Nv | Electronic devices comprising thin-film transistors |
| JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| US6998656B2 (en) * | 2003-02-07 | 2006-02-14 | Hewlett-Packard Development Company, L.P. | Transparent double-injection field-effect transistor |
| WO2002016679A1 (fr) * | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Matiere semi-conductrice polycristalline |
| KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| CN1445821A (zh) * | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP2004014982A (ja) * | 2002-06-11 | 2004-01-15 | Konica Minolta Holdings Inc | 半導体回路および画像表示装置 |
| US7816863B2 (en) * | 2003-09-12 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| JP2005109346A (ja) * | 2003-10-01 | 2005-04-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| KR100647660B1 (ko) * | 2004-11-19 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 채용한 평판표시장치 |
| KR20060134538A (ko) * | 2005-06-23 | 2006-12-28 | 삼성전자주식회사 | 기판 어셈블리 및 이를 갖는 표시 장치 |
| JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4404881B2 (ja) * | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
-
2005
- 2005-09-27 KR KR1020050090134A patent/KR100786498B1/ko active IP Right Grant
-
2006
- 2006-09-27 US US11/527,330 patent/US20070069209A1/en not_active Abandoned
- 2006-09-27 EP EP06254999A patent/EP1770790A3/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244665A (ja) * | 1988-03-26 | 1989-09-29 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JPH09283767A (ja) * | 1996-04-10 | 1997-10-31 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| KR19980038871A (ko) * | 1996-11-27 | 1998-08-17 | 김영환 | 유사다이아몬드를 이용한 박막 트랜지스터 및 그의 제조방법 |
| KR20030005798A (ko) * | 2001-07-10 | 2003-01-23 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자 및 그 제조방법 |
| KR20040106576A (ko) * | 2002-05-21 | 2004-12-17 | 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 | 트랜지스터 구조 및 그 제조 방법 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100962989B1 (ko) | 2008-01-09 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963104B1 (ko) * | 2008-07-08 | 2010-06-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| US8178884B2 (en) | 2008-07-08 | 2012-05-15 | Samsung Mobile Display Co., Ltd. | Thin film transistor including compound semiconductor oxide, method of manufacturing the same and flat panel display device having the same |
| US8193535B2 (en) | 2008-07-08 | 2012-06-05 | Samsung Mobile Display Co., Ltd. | Thin film transistor, including compound semiconductor oxide, method of manufacturing the same and flat panel display device having the same |
| US8728862B2 (en) | 2008-07-08 | 2014-05-20 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
| WO2012091297A1 (ko) * | 2010-12-30 | 2012-07-05 | 주성엔지니어링㈜ | 박막 트랜지스터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070035373A (ko) | 2007-03-30 |
| US20070069209A1 (en) | 2007-03-29 |
| EP1770790A3 (en) | 2008-05-21 |
| EP1770790A2 (en) | 2007-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100786498B1 (ko) | 투명박막 트랜지스터 및 그 제조방법 | |
| US9853108B2 (en) | Nitride semiconductor device using insulating films having different bandgaps to enhance performance | |
| JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN101989601B (zh) | 半导体装置及其制造方法 | |
| CN101689570B (zh) | 采用耗尽模式GaN基FET的串叠电路 | |
| US8890212B2 (en) | Normally-off high electron mobility transistor | |
| JP6381881B2 (ja) | 高電子移動度トランジスタ及びその駆動方法 | |
| CN1846310B (zh) | 氮化物半导体元件及其制造方法 | |
| JP2008277640A (ja) | 窒化物半導体素子 | |
| US9589951B2 (en) | High-electron-mobility transistor with protective diode | |
| KR101927408B1 (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| US9276098B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| JP2007220895A (ja) | 窒化物半導体装置およびその製造方法 | |
| CN103155156A (zh) | 半导体器件及其制造方法 | |
| US11462635B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
| JP2004179318A (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
| CN103155155A (zh) | 半导体器件及其制造方法 | |
| JP2015046444A (ja) | 半導体装置 | |
| KR20090041100A (ko) | 투명 박막 트랜지스터 및 그 제조방법 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN112242443A (zh) | 高电子迁移率晶体管及其形成方法 | |
| US9166035B2 (en) | Delta doping layer in MOSFET source/drain region | |
| JP2007250727A (ja) | 電界効果トランジスタ | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| CN112310215B (zh) | 增强型高电子迁移率晶体管元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 13 |