TWI686871B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI686871B
TWI686871B TW106116471A TW106116471A TWI686871B TW I686871 B TWI686871 B TW I686871B TW 106116471 A TW106116471 A TW 106116471A TW 106116471 A TW106116471 A TW 106116471A TW I686871 B TWI686871 B TW I686871B
Authority
TW
Taiwan
Prior art keywords
region
layer
oxide semiconductor
semiconductor layer
addition
Prior art date
Application number
TW106116471A
Other languages
English (en)
Other versions
TW201732952A (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201732952A publication Critical patent/TW201732952A/zh
Application granted granted Critical
Publication of TWI686871B publication Critical patent/TWI686871B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)

Abstract

具有氧化物半導體層的電晶體藉由進行蝕刻來減薄至少成為通道形成區的氧化物半導體層的一部分，並藉由進行該蝕刻調節通道形成區的厚度。另外，藉由將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層中的厚度厚的區域中以將源極區及汲極區形成在氧化物半導體層中，來降低源極區及汲極區與通道形成區之間的接觸電阻。

Description

半導體裝置及其製造方法
本發明的一個方式係關於一種半導體裝置，該半導體裝置具有電晶體或包含電晶體的電路。例如，本發明的一個方式係關於一種半導體裝置，該半導體裝置具有通道形成區由氧化物半導體形成的電晶體或包含該電晶體的電路。例如，本發明係關於：LSI；CPU；安裝在電源電路中的功率裝置；包括記憶體、閘流電晶體、轉換器以及影像感測器等的半導體積體電路；以及作為部件安裝有以液晶顯示面板為代表的電光學裝置或具有發光元件的發光顯示裝置的電子裝置。
注意在此說明書中，半導體裝置指的是能藉由利用半導體特性起作用的所有類型的裝置，電光裝置、半導體電路以及電子裝置都是半導體裝置。
近年來，已對半導體裝置進行開發，將半導體裝置用作LSI、CPU、記憶體。CPU是包括從半導體薄片分開的半導體積體電路(至少包括電晶體及記憶體)且形成有作 為連接端子的電極的半導體元件的集合體。
LSI、CPU、記憶體等的半導體電路(IC晶片)被安裝在電路基板例如印刷線路板上，並被用作各種電子裝置的部件之一。
另外，藉由將氧化物半導體用於通道形成區來製造電晶體等的技術引人注目。例如，可以舉出作為氧化物半導體使用氧化鋅(ZnO)的電晶體或者使用InGaO3(ZnO)m的電晶體。專利文獻1及2公開了在透光基板上形成上述使用氧化物半導體的電晶體並將該電晶體應用於影像顯示裝置的切換元件等的技術。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
較佳的是，在使用N型電晶體時，該電晶體以閘電壓儘量近於0V的正的臨界電壓(Vth)的條件形成通道。當電晶體的臨界電壓值為負時，容易成為所謂的常開啟狀態，也就是說即使閘極電壓為0V，電流也在源極電極和汲極電極之間流過。在LSI、CPU或記憶體中，重要的是構成電路的電晶體的電特性，半導體裝置的耗電量取決於該電特性。尤其是，在電晶體的電特性之中臨界電壓很重要。即使在場效應遷移率高的情況下，當臨界電壓值為負時，作為電路的控制比較困難。即使在負的電壓狀態下也形成通道而使汲極電流流過的電晶體不適合於用於半導體裝置的積體電路的電晶體。
另外，為了實現電晶體的工作的高速化、低耗電量化、高集體化及低價格化等，必須要實現電晶體的微型化。此外，當使電晶體微型化時，產生短通道效應的問題。短通道效應是指伴隨電晶體的微細化(通道長度的縮小)而變明顯的電特性的退化。短通道效應是由於汲極的電場效應影響到源極而引起的。作為短通道效應的具體例子，可以舉出臨界電壓的下降、S值的增大及洩漏電流的增大等。特別是，因為難以將利用摻雜控制臨界電壓的方法應用於使用氧化物半導體的電晶體，所以其中容易呈現短通道效應。
另外，當電晶體採用源極電極層及汲極電極層與用於通道形成區的氧化物半導體層直接接觸的結構時，有可能導致接觸電阻增大而抑制導通電流。可以認為以下原因是導致接觸電阻增大的要因之一：在源極電極層及汲極電極層與氧化物半導體層的接觸面上形成有肖特基結。
鑒於上述問題，所公開的發明的一個方式的目的之一是提供一種可以在抑制微細化所引起的短通道效應的同時，使電晶體的電特性的臨界電壓(Vth)成為正值，從而實現所謂的常關閉的半導體裝置及其製造方法。另外，所公開的發明的一個方式的目的之一是提供一種降低源極區及汲極區與通道形成區之間的接觸電阻而得到良好的歐姆接觸的半導體裝置及其製造方法。
為了解決上述課題，在本發明的一個方式中，作為半導體裝置，在具有氧化物半導體層的電晶體中，藉由進行蝕刻減薄至少成為通道形成區的氧化物半導體層的一部分，並藉由進行該蝕刻調節通道形成區的厚度。另外，藉由將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層中的厚度厚的區域中，將源極區及汲極區形成在氧化物半導體層中，來降低源極區及汲極區與通道形成區之間的接觸電阻。下面進行詳細的說明。
本發明的一個方式是一種半導體裝置，包括：氧化物絕緣表面上的氧化物半導體層；氧化物半導體層上的閘極絕緣層；閘極絕緣層上的閘極電極層；以及氧化物半導體層的一部分的源極區及汲極區，其中，氧化物半導體層的與閘極電極層重疊的區域的厚度比形成源極區及汲極區的區域的厚度薄。
在上述結構中，氧化物半導體層中的厚度薄的區域較佳為包括與閘極電極層重疊的通道形成區。
藉由減薄通道形成區的氧化物半導體層的厚度，可以在抑制短通道效應的同時，使臨界電壓(Vth)調整為正方向。從而，可以實現常關閉型半導體裝置。
另外，本發明的另一個方式是一種半導體裝置，包括：氧化物絕緣表面上的氧化物半導體層；氧化物半導體層上的閘極絕緣層；閘極絕緣層上的閘極電極層；以及氧化物半導體層的一部分的源極區及汲極區，其中，氧化物半導體層的與閘極電極層重疊的區域的厚度比形成源極區 及汲極區的區域的厚度薄，氧化物半導體層中的厚度薄的區域包括與閘極電極層重疊的通道形成區、與通道形成區接觸且其電阻比通道形成區低的低電阻區，並且，低電阻區包含磷或硼。
藉由設置與通道形成區的低電阻區，可以降低通道形成區與源極區及汲極區之間的接觸電阻。從而，電晶體的電特性之一的導通特性(例如，導通電流及場效應遷移率)高，並可以實現高速工作和高速回應。
另外，本發明的另一個方式是一種半導體裝置，包括：氧化物絕緣表面上的氧化物半導體層；氧化物半導體層上的閘極絕緣層；閘極絕緣層上的閘極電極層；以及氧化物半導體層的一部分的源極區及汲極區，其中，氧化物半導體層的與閘極電極層重疊的區域的厚度比形成源極區及汲極區的區域的厚度薄，氧化物半導體層中的厚度薄的區域包括與閘極電極層重疊的通道形成區，並且，氧化物半導體層中的厚度薄的區域的端部與閘極電極層的端部一致。
另外，在本說明書等中，氧化物半導體層的端部是指電晶體的通道長度方向上的位置。另外，氧化物半導體層中的厚度薄的區域的端部與閘極電極層的端部一致是指：在通道形成區中閘極電極層的端部與源極區及汲極區的端部一致的結構。藉由採用上述結構，可以對通道形成區高效地施加電壓，所以是較佳的。
在上述各結構中，較佳為還具有與源極區及汲極區接 觸的金屬層。另外，該金屬層的端部既可以與氧化物半導體層中的厚度厚的區域的端部一致，又可以形成在比氧化物半導體層中的厚度厚的區域的端部內一側。
藉由設置與源極區及汲極區接觸的金屬層，可以進一步降低源極區及汲極區的電阻。另外，當將金屬層的端部形成在比氧化物半導體層中的厚度厚的區域的端部內一側時，可以降低金屬層與閘極電極層之間的寄生電容。
另外，本發明的另一個方式是一種半導體裝置的製造方法，包括如下步驟：在氧化物絕緣表面上形成氧化物半導體層；在氧化物半導體層上形成掩模；使用掩模對氧化物半導體層選擇性地進行蝕刻來形成其一部分薄的區域；覆蓋氧化物半導體層形成閘極絕緣層；以及在閘極絕緣層上形成與氧化物半導體層中的厚度薄的區域重疊的閘極電極層。
如上所述，藉由採用最後形成閘極電極層的製程，即所謂的閘極最後製程(Gate Last Process)，例如當以高溫下對氧化物半導體層進行熱處理等時，可以降低由於該熱處理導致的對閘極電極層的損傷。從而，可以用於閘極電極層的材料的選擇範圍擴大。例如，作為閘極電極層，也可以使用鋁等低熔點金屬。
另外，本發明的另一個方式是一種半導體裝置的製造方法，包括如下步驟：在氧化物絕緣表面上形成氧化物半導體層；在氧化物半導體層上形成掩模；使用掩模對氧化物半導體層選擇性地進行蝕刻來形成其一部分薄的區域； 覆蓋氧化物半導體層形成閘極絕緣層；在閘極絕緣層上形成與氧化物半導體層中的厚度薄的區域重疊的閘極電極層；以閘極電極層為掩模，以自對準的方式使磷或硼穿過閘極絕緣層導入到氧化物半導體層中；以及在氧化物半導體層的一部分中形成源極區及汲極區。
如上所述，藉由以閘極電極層為掩模，將磷或硼導入到氧化物半導體層中，來可以在氧化物半導體層的一部分中形成其電阻比通道形成區低的源極區及汲極區。尤其是，在作為氧化物半導體層的構成元素包含鎵時，較佳為使用硼。由於硼與構成氧化物半導體層的鎵同一族(第13族元素)，可以穩定地存在於氧化物半導體層中。
另外，本發明的另一個方式是一種半導體裝置的製造方法，包括如下步驟：在氧化物絕緣表面上形成氧化物半導體層和金屬層的疊層；在金屬層上形成掩模；使用掩模去除金屬層的一部分，然後以金屬層為掩模對氧化物半導體層選擇性地進行蝕刻來形成其一部分薄的區域；覆蓋金屬層及氧化物半導體層形成閘極絕緣層；在閘極絕緣層上形成與氧化物半導體層中的厚度薄的區域重疊的閘極電極層；以閘極電極層為掩模，以自對準的方式使磷或硼穿過閘極絕緣層及金屬層導入到氧化物半導體層中；以及在氧化物半導體層的一部分中形成源極區及汲極區。
藉由設置與源極區及汲極區接觸的金屬層，可以進一步降低源極區及汲極區的電阻。另外，藉由使磷或硼穿過閘極絕緣層及金屬層導入到氧化物半導體層中，然後進行 加熱處理等，在氧化物半導體層中金屬層起反應及/或擴散，可以進一步降低源極區及汲極區的電阻。
另外，在上述各結構中，較佳為在形成閘極絕緣層之後使氧穿過閘極絕緣層導入到氧化物半導體層中。
藉由在形成閘極絕緣層之後使氧穿過閘極絕緣層導入到氧化物半導體層中，可以將氧供應到氧化物半導體層中。另外，由於在閘極絕緣層薄時，包含在閘極絕緣層中的氧的含量少，所以從閘極絕緣層到氧化物半導體層的氧的供應及擴散不充分。從而，較佳為在形成閘極絕緣層之後將氧導入到氧化物半導體層中。
可以提供一種可以在抑制微細化所引起的短通道效應的同時，使電晶體的電特性的臨界電壓(Vth)成為正值，從而實現所謂的常關閉的半導體裝置及其製造方法。
另外，可以提供一種降低源極區及汲極區與通道形成區之間的接觸電阻而得到良好的歐姆接觸的半導體裝置及其製造方法。
102‧‧‧基板
104‧‧‧氧化物絕緣層
105‧‧‧氧化物半導體層
106‧‧‧氧化物半導體層
107‧‧‧金屬層
108a‧‧‧金屬層
108b‧‧‧金屬層
110‧‧‧閘極絕緣層
112‧‧‧閘極電極層
114a‧‧‧源極區
114b‧‧‧汲極區
116‧‧‧低電阻區
118‧‧‧通道形成區
120‧‧‧保護層
122a‧‧‧佈線層
122b‧‧‧佈線層
124‧‧‧光阻掩罩
125‧‧‧光阻掩罩
126‧‧‧氧
128‧‧‧摻雜劑
140‧‧‧電晶體
150‧‧‧電晶體
160‧‧‧電晶體
170‧‧‧電晶體
180‧‧‧電晶體
506‧‧‧元件隔離絕緣層
508‧‧‧閘極絕緣層
510‧‧‧閘極電極層
516‧‧‧通道形成區
520‧‧‧雜質區
524‧‧‧金屬化合物區
528‧‧‧絕緣層
530‧‧‧絕緣層
540‧‧‧電晶體
542a‧‧‧金屬層
542b‧‧‧金屬層
543‧‧‧連接電極層
544‧‧‧氧化物半導體層
546‧‧‧閘極絕緣層
548‧‧‧閘極電極層
549‧‧‧電容佈線層
552‧‧‧保護層
562‧‧‧電晶體
564‧‧‧電容元件
570‧‧‧通道形成區
572‧‧‧低電阻區
574‧‧‧源極區
576‧‧‧汲極區
580a‧‧‧佈線層
580b‧‧‧佈線層
582‧‧‧絕緣層
584‧‧‧佈線層
585‧‧‧基板
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3055‧‧‧顯示部(B)
3056‧‧‧電池
3057‧‧‧顯示部(A)
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
圖1A至圖1C是說明半導體裝置的一個方式的圖；圖2A至圖2D是說明半導體裝置的製造方法的一個方式的圖；圖3A至圖3D是說明半導體裝置的製造方法的一個方式的圖；圖4A和圖4B是說明半導體裝置的一個方式的圖； 圖5A至圖5D是說明半導體裝置的製造方法的一個方式的圖；圖6A至圖6D是說明半導體裝置的製造方法的一個方式的圖；圖7A至圖7C是說明半導體裝置的一個方式的圖；圖8A至圖8F是說明電子裝置的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
另外，在本說明書等中，“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
另外，在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，“源極”和“汲極”有時交換各自的功能。因此，在本說明書中，“源極”和“汲極”可以交換使用。
實施方式1
在本實施方式中，參照圖1A至圖1C對半導體裝置 的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子，示出具有氧化物半導體層的電晶體的剖面圖。
圖1A示出電晶體140的剖面圖，圖1B示出電晶體150的剖面圖，圖1C示出電晶體160的剖面圖。另外，根據對半導體層(本說明書中的氧化物半導體層)的閘極電極層的位置、對半導體層的源極區及汲極區的位置、與該源極區及汲極區接觸的佈線層的位置可知，電晶體140、電晶體150及電晶體160是頂閘極頂接觸型(所謂的TGTC型)的電晶體。下面，對各電晶體的結構進行說明。
圖1A所示的電晶體140包括：基板102；在基板102上形成的氧化物絕緣層104；形成在氧化物絕緣層104上的包括通道形成區118、低電阻區116、源極區114a及汲極區114b的氧化物半導體層106；以接觸於源極區114a的方式設置的金屬層108a及以接觸於汲極區114b的方式設置的金屬層108b；在氧化物絕緣層104、氧化物半導體層106、金屬層108a及金屬層108b上形成的閘極絕緣層110；以及在閘極絕緣層110上形成的閘極電極層112。
另外，氧化物半導體層106的與閘極電極層112重疊的區域的厚度比形成源極區114a及汲極區114b的區域的厚度薄(下面，為了簡化起見，稱為氧化物半導體層106中的厚度薄的區域和氧化物半導體層106中的厚度厚的區域)。另外，氧化物半導體層106包括：一對低電阻區 116；夾在一對低電阻區116之間的通道形成區118；以與一對低電阻區116接觸的方式設置的源極區114a及汲極區114b。一對低電阻區116形成在氧化物半導體層106中的厚度薄的區域中，源極區114a及汲極區114b以與金屬層108a及金屬層108b分別接觸的方式形成在氧化物半導體層106中的厚度厚的區域中。
另外，氧化物半導體層106中的厚度薄的區域可以藉由進行蝕刻處理而形成。例如，在形成厚度為15nm至30nm的氧化物半導體層之後，藉由進行蝕刻處理可以將其厚度設定為5nm左右。藉由將具有上述厚度的氧化物半導體層106用於通道形成區118，降低由於微細化導致的電晶體的短通道效應，所以是較佳的。另外，可以藉由進行蝕刻處理來形成氧化物半導體層106中的厚度薄的區域，在氧化物半導體層106中的厚度薄的區域中形成通道形成區118，在氧化物半導體層106中的厚度厚的區域中形成源極區114a及汲極區114b。藉由採用上述結構，可以降低由於氧化物半導體層106的薄膜化導致的通道形成區118與源極區114a及汲極區114b之間的接觸電阻。
另外，氧化物半導體層106所具有的一對低電阻區116、源極區114a及汲極區114b的電阻比通道形成區118低，並包含磷(P)或硼(B)。例如，在形成閘極電極層112之後，藉由進行將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層106中的雜質導入處理，可以以自對準的方式形成一對低電阻區116、源極區114a及汲 極區114b。另外，摻雜劑是指降低氧化物半導體層的電阻的雜質。
另外，藉由將一對低電阻區116設置在通道形成區118與源極區114a及汲極區114b之間，可以降低由於短通道效應導致的臨界電壓的負漂移。
另外，藉由在氧化物半導體層106與金屬層108a及金屬層108b接觸的狀態下進行加熱處理等，使該金屬層108a及該金屬層108b在氧化物半導體層106中起反應及/或擴散，從而可以形成源極區114a及汲極區114b。藉由除了進行上述雜質導入處理以外，還設置金屬層108a及金屬層108b，可以進一步實現源極區114a及汲極區114b的低電阻化。
另外，電晶體140也可以形成閘極絕緣層110及閘極電極層112上的保護層120，並形成藉由設置在保護層120、閘極絕緣層110、金屬層108a及金屬層108b中的開口部，與源極區114a接觸的佈線層122a及與汲極區114b接觸的佈線層122b。藉由將保護層120、佈線層122a及佈線層122b形成在電晶體140上，可以進行電晶體140的集體化，所以是較佳的。另外，藉由設置保護層120，可以降低電晶體140的凹凸並抑制侵入到電晶體140中的雜質(例如，水等)，所以是較佳的。
接著，參照圖1B對與圖1A所示的電晶體140不同的方式進行說明。
圖1B所示的電晶體150包括：基板102；在基板102 上形成的氧化物絕緣層104；形成在氧化物絕緣層104上的包括通道形成區118、源極區114a及汲極區114b的氧化物半導體層106；以接觸於源極區114a的方式設置的金屬層108a及以接觸於汲極區114b的方式設置的金屬層108b；在氧化物絕緣層104、氧化物半導體層106、金屬層108a及金屬層108b上形成的閘極絕緣層110；以及在閘極絕緣層110上形成的閘極電極層112。
另外，氧化物半導體層106的與閘極電極層112重疊的區域的厚度比形成源極區114a及汲極區114b的區域的厚度薄。另外，氧化物半導體層106中的厚度薄的區域的端部與閘極電極層112的端部相同。
另外，氧化物半導體層106所具有的源極區114a及汲極區114b的電阻比通道形成區118低，並包含磷(P)或硼(B)。例如，在形成閘極電極層112之後，藉由進行將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層106中的雜質導入處理，可以以自對準的方式形成源極區114a及汲極區114b。
另外，氧化物半導體層106中的厚度薄的區域可以藉由進行蝕刻處理可以而形成。例如，在形成厚度為15nm至30nm的氧化物半導體層之後，藉由進行蝕刻處理可以將其厚度設定為5nm左右。藉由將具有上述厚度的氧化物半導體層106用於通道形成區118，降低由於微細化導致的電晶體的短通道效應，所以是較佳的。另外，可以藉由進行蝕刻處理來形成氧化物半導體層106中的厚度薄的 區域，在氧化物半導體層106中的厚度薄的區域中形成通道形成區118，在氧化物半導體層106中的厚度厚的區域中形成源極區114a及汲極區114b。藉由採用上述結構，可以降低由於氧化物半導體層106的薄膜化導致的通道形成區118與源極區114a及汲極區114b之間的接觸電阻。
另外，藉由在氧化物半導體層106與金屬層108a及金屬層108b接觸的狀態下進行加熱處理等，使該金屬層108a及該金屬層108b在氧化物半導體層106中起反應及/或擴散，從而可以形成源極區114a及汲極區114b。藉由除了進行上述雜質導入處理以外，還設置金屬層108a及金屬層108b，可以進一步實現源極區114a及汲極區114b的低電阻化。
另外，電晶體150也可以形成閘極絕緣層110及閘極電極層112上的保護層120，並形成藉由設置在保護層120、閘極絕緣層110、金屬層108a及金屬層108b中的開口部與源極區114a接觸的佈線層122a及與汲極區114b接觸的佈線層122b。藉由將保護層120、佈線層122a及佈線層122b形成在電晶體150上，可以進行電晶體150的集體化，所以是較佳的。另外，藉由設置保護層120，可以降低電晶體150的凹凸並抑制侵入到電晶體150中的雜質(例如，水等)，所以是較佳的。
另外，作為圖1B所示的電晶體150與圖1A所示的電晶體140不同的結構，舉出氧化物半導體層106中的厚度薄的區域的形狀及一對低電阻區116的有無。即，在圖 1A所示的電晶體140中，氧化物半導體層106中的厚度薄的區域包括通道形成區118和一對低電阻區116，而在圖1B所示的電晶體150中，氧化物半導體層106中的厚度薄的區域只包括通道形成區118。另外，氧化物半導體層106中的厚度薄的區域的端部與閘極電極層112的端部相同。換言之，通道形成區118採用閘極電極層112的端部與源極區114a及汲極區114b的端部相同的結構。藉由採用上述結構，可以對通道形成區118高效地施加電壓。
接著，參照圖1C對與圖1A所示的電晶體140及圖1B所示的電晶體150不同的方式進行說明。
圖1C所示的電晶體160包括：基板102；在基板102上形成的氧化物絕緣層104；形成在氧化物絕緣層104上的包括通道形成區118、源極區114a及汲極區114b的氧化物半導體層106；以接觸於源極區114a的方式設置的金屬層108a及以接觸於汲極區114b的方式設置的金屬層108b；在氧化物絕緣層104、氧化物半導體層106、金屬層108a及金屬層108b上形成的閘極絕緣層110；以及在閘極絕緣層110上形成的閘極電極層112。
另外，氧化物半導體層106的與閘極電極層112重疊的區域的厚度比形成源極區114a及汲極區114b的區域的厚度薄。另外，氧化物半導體層106中的厚度薄的區域的端部與閘極電極層112的端部相同。另外，金屬層108a及金屬層108b形成在氧化物半導體層106中的厚度厚的區域上。另外，金屬層108a的端部及金屬層108b的端部 形成在比氧化物半導體層106中的厚度厚的區域的端部內一側。
另外，氧化物半導體層106所具有的源極區114a及汲極區114b的電阻比通道形成區118低，並包含磷(P)或硼(B)。例如，在形成閘極電極層112之後，藉由進行將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層106中的雜質導入處理，可以以自對準的方式形成源極區114a及汲極區114b。
另外，氧化物半導體層106中的厚度薄的區域可以藉由進行蝕刻處理而形成。例如，在形成厚度為15nm至30nm的氧化物半導體層之後，藉由進行蝕刻處理可以將其厚度設定為5nm左右。藉由將具有上述厚度的氧化物半導體層106用於通道形成區118，降低由於微細化導致的電晶體的短通道效應，所以是較佳的。另外，可以藉由進行蝕刻處理來形成氧化物半導體層106中的厚度薄的區域，在氧化物半導體層106中的厚度薄的區域中形成通道形成區118，在氧化物半導體層106中的厚度厚的區域中形成源極區114a及汲極區114b。藉由採用上述結構，可以降低由於氧化物半導體層106的薄膜化導致的通道形成區118與源極區114a及汲極區114b之間的接觸電阻。
另外，藉由在氧化物半導體層106與金屬層108a及金屬層108b接觸的狀態下進行加熱處理等，使該金屬層108a及該金屬層108b在氧化物半導體層106中起反應及/或擴散，從而可以形成源極區114a及汲極區114b。藉由 除了進行上述雜質導入處理以外，還設置金屬層108a及金屬層108b，可以進一步實現源極區114a及汲極區114b的低電阻化。
另外，電晶體160也可以形成閘極絕緣層110及閘極電極層112上的保護層120，並形成藉由設置在保護層120、閘極絕緣層110、金屬層108a及金屬層108b中的開口部與源極區114a接觸的佈線層122a及與汲極區114b接觸的佈線層122b。藉由將保護層120、佈線層122a及佈線層122b形成在電晶體160上，可以進行電晶體160的集體化，所以是較佳的。另外，藉由設置保護層120，可以降低電晶體160的凹凸並抑制侵入到電晶體160中的雜質(例如，水等)，所以是較佳的。
另外，作為圖1C所示的電晶體160與圖1B所示的電晶體150不同的結構，舉出對氧化物半導體層106的金屬層108a及金屬層108b的形狀。在電晶體160中，金屬層108a的端部及金屬層108b的端部形成在比氧化物半導體層106中的厚度厚的區域的端部內一側。藉由採用上述結構，可以改良閘極絕緣層110的覆蓋性，所以是有效的。另外，即使產生閘極電極層112的形成位置的偏差，也降低閘極電極層112與金屬層108a及金屬層108b重疊的可能性，所以是較佳的。此外，可以降低金屬層108a及金屬層108b與閘極電極層112之間的寄生電容。
如上所述，圖1A至圖1C所示的半導體裝置的共同之處在於：將氧化物半導體層用於半導體層，至於該氧化 物半導體層，藉由進行蝕刻使至少成為通道形成區的氧化物半導體層的一部分減薄，並藉由進行該蝕刻調整通道形成區的厚度。藉由減薄通道形成區的氧化物半導體層的厚度，可以在抑制短通道效應的同時，使臨界電壓(Vth)調整為正方向。從而，可以實現常關閉型半導體裝置。
另外，圖1A至圖1C所示的半導體裝置可以藉由將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層中的厚度厚的區域中，將源極區及汲極區形成在氧化物半導體層中，來降低源極區及汲極區與通道形成區之間的接觸電阻。從而，可以實現導通電流高的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式2
在本實施方式中，參照圖2A至圖3D對實施方式1中的圖1A所示的電晶體140的製造方法進行詳細說明。另外，使用與上述圖1A至圖1C所示的符號相同的符號，而省略其重複說明。
首先，在基板102上形成氧化物絕緣層104，在氧化物絕緣層104上形成氧化物半導體膜及金屬膜。接著，在金屬膜上的所希望的區域中形成光阻掩罩124(參照圖2A)。
對可以用於基板102的材料沒有大的限制，但是該基板至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，作為基板102可以使用硼矽酸鋇玻璃和硼矽酸鋁玻璃 等的玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以使用以矽或碳化矽等為材料的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板102。
氧化物絕緣層104可以藉由電漿CVD法或濺射法等，利用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵、氮氧化矽、氮氧化鋁或它們的混合材料形成。在本實施方式中，作為氧化物絕緣層104使用藉由濺射法形成的氧化矽膜。
另外，氧化物絕緣層104因為接觸於氧化物半導體膜，所以較佳為在膜中(塊體中)存在至少超過化學計量比的量的氧。例如，作為氧化物絕緣層104使用氧化矽膜時，將其設定為SiO2+α(α>0)。藉由使用這樣的氧化物絕緣層104，可以將氧供應到氧化物半導體膜。藉由將氧供應到氧化物半導體膜，可以補充膜中的氧缺損。
在氧化物半導體膜的形成製程中，為了儘量不使氧化物半導體膜包含氫或水，作為形成氧化物半導體膜的預處理，較佳為在濺射裝置的預熱室內對形成有氧化物絕緣層104的基板102進行預熱，來使吸附到基板102及氧化物絕緣層104的氫、水分等的雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳為使用低溫泵。
氧化物半導體膜較佳為至少包含銦(In)或鋅(Zn)。尤其是較佳為包含In及Zn。另外，作為降低使 用該氧化物的電晶體的電特性的不均勻的穩定劑，除了上述元素以外較佳為還包含鎵(Ga)。此外，作為穩定劑較佳為包含錫(Sn)。另外，作為穩定劑較佳為包含鉿(Hf)。此外，作為穩定劑較佳為包含鋁(Al)。
此外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體膜可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn 類氧化物。
在此，例如，“In-Ga-Zn氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體膜，可以使用由InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用表示為In2SnO5(ZnO)n(n>0且n是整數)的材料。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的原子比的In-Ga-Zn類氧化物或該組成的近旁的氧化物。或者，較佳為使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子比的In-Sn-Zn類氧化物或該組成的近旁的氧化物。
但是，所公開的發明不侷限於此，可以根據所需要的半導體特性(遷移率、閾值、不均勻性等)而使用適當的組成的氧化物。另外，較佳為採用適當的載子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間結合距離以及密度等，以得到所需要的半導體特性。
例如，In-Sn-Zn類氧化物比較容易得到高遷移率。但是，當使用In-Ga-Zn類氧化物時，也可以藉由降低塊中的缺陷密度來提高遷移率。
另外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2
Figure 106116471-A0101-12-0022-32
r2的狀態，r例如可以為0.05。其他氧化物也是同樣的。
氧化物半導體膜可以為單晶或非單晶。在採用後者時，可以採用非晶或多晶。另外，可以採用在非晶中包括具有結晶性的部分的結構或非非晶。
非晶狀態的氧化物半導體膜由於可以比較容易地得到平坦的表面，所以可以減少使用該氧化物半導體膜製造電晶體時的介面散射，可以比較容易得到較高的遷移率。
另外，具有結晶性的氧化物半導體膜可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體膜的遷移率以上的遷移率。為了提高表面的平坦性，較佳為在平坦的表面上形成氧化物半導體膜，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體膜。
注意，Ra是將JIS B0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以以“將從基準面到指定面的偏差的絕對值平均而得的值”表示，以如下算式定義。
Figure 106116471-A0101-12-0022-1
這裏，指定面是指成為測量粗糙度對象的面，並且是以座標(x1，y1，f(x1，y1))(x1，y2，f(x1，y2))(x2，y1，f(x2，y1))(x2，y2，f(x2，y2))的四點表示的四角形的區域，指定面投影在xy平面的長方形的面積為S0，基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測定Ra。
因此，可以對在氧化物絕緣層104中與氧化物半導體膜接觸而形成的區域進行平坦化處理。作為平坦化處理沒有特別的限制，但是可以使用拋光處理(例如，化學機械拋光(Chemical Mechanical Polishing：CMP)法)、乾蝕刻處理以及電漿處理。
作為電漿處理，例如可以進行引入氬氣來產生電漿的反濺射。反濺射是指使用RF電源在氬氣氛圍下對基板一側施加電壓，來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氣氛圍。藉由進行反濺射，可以去除附著在氧化物絕緣層104的表面上的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以多次進行拋光處理、乾蝕刻處理以及電漿處理，又可以組合它們而進行。此外，當組合它們而進行時，對製程順序也沒有特別的限制，可以根據氧化物絕緣層104的表面的凹凸狀態適當地設定。
作為氧化物半導體膜，可以使用具有結晶性的氧化物半導體膜(晶體氧化物半導體膜)。作為晶體氧化物半導 體膜的結晶狀態，既可以是晶軸的方向處於無秩序的狀態，又可以是晶軸的方向處於具有一定的配向性的狀態。
例如，作為晶體氧化物半導體膜，較佳為使用CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下該結晶部分的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，不能利用TEM在CAAC-OS膜中觀察到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶部之間可以使a軸及b軸的方向不同。在本說明書中，當只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部變成非晶。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。
另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部分藉由進行成膜或進行成膜後的加熱處理等的晶化處理來形成。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，這種電晶體的可靠性高。
當作為氧化物半導體膜應用CAAC-OS膜時，作為獲得該CAAC-OS膜的方法，可以舉出三個方法。第一：將成膜溫度設定為200℃以上且500℃以下而進行氧化物半導體膜的形成，而實現大致垂直於其表面的c軸配向的方法。第二：在形成薄氧化物半導體膜之後，進行200℃以上且700℃以下的加熱處理，而實現大致垂直於其表面的c軸配向的方法。第三：在形成薄的第一層之後，進行 200℃以上且700℃以下的加熱處理，並形成第二層，而實現大致垂直於其表面的c軸配向的方法。
將氧化物半導體膜的膜厚度設定為1nm以上且200nm以下(較佳為15nm以上且30nm以下)，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。此外，也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置，所謂的CP濺射裝置(Columnar Plasma Sputtering system：柱狀電漿濺射裝置)形成氧化物半導體膜。
此外，較佳為在形成膜時包含多的氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)下形成氧化物半導體膜，以使晶體氧化物半導體膜包含多的氧(較佳為包括與氧化物半導體處於結晶狀態時的化學計量成分比相比氧含量過剩的區域)。
作為用於利用濺射法來製造氧化物半導體膜的靶材，例如可以使用成分比為In2O3：Ga2O3：ZnO=1：1：2[莫耳比]的金屬氧化物靶材而形成的In-Ga-Zn膜。此外，不侷限於上述靶材的材料和組成，例如也可以使用成分比為In2O3：Ga2O3：ZnO=1：1：1[莫耳比]的金屬氧化物靶材。
另外，金屬氧化物靶材的填充率為90%以上100%以下，較佳為95%以上99.9%以下。藉由採用填充率高的金屬氧化物靶材可以形成緻密的氧化物半導體膜。
作為當形成氧化物半導體膜時使用的濺射氣體，較佳為使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體。
在保持為減壓狀態的沉積室中保持基板。然後，邊去除殘留在沉積室內的水分邊引入去除了氫及水分的濺射氣體並使用上述靶材在氧化物絕緣層104上形成氧化物半導體膜。較佳為使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵來去除殘留在沉積室內的水分。另外，作為排氣裝置，也可以使用配備有冷阱的渦輪分子泵。由於利用低溫泵進行了排氣的沉積室中，如氫原子、水(H2O)等的包含氫原子的化合物(較佳為還包括包含碳原子的化合物)等被排出，由此可以降低利用該沉積室形成的氧化物半導體膜中含有的雜質濃度。
另外，較佳為以不暴露於大氣的方式連續形成氧化物絕緣層104和氧化物半導體膜。藉由以不暴露於大氣的方式連續形成氧化物絕緣層104和氧化物半導體膜，可以防止氫或水分等雜質附著於氧化物絕緣層104表面。
此外，也可以對氧化物半導體膜進行用來去除過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。加熱處理可以在減壓下或氮氣氛圍下等進行。例如，將基板放進加熱處理裝置之一種的電爐中，且在氮氣氛圍下以450℃對氧化物半導體膜進行一小時的加熱處理。
另外，加熱處理裝置不侷限於電爐，還可以使用利用來自電阻發熱體等的發熱體的熱傳導或熱輻射加熱被處理物的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，燈快速熱退火)裝置等RTA(Rapid Thermal Anneal，快速熱退火)裝置。LRTA裝置是一種利用鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是一種利用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體，如氬等的稀有氣體或氮等。
例如，作為加熱處理，可以進行GRTA，其中在加熱為650℃至700℃的高溫的惰性氣體中放進基板，加熱幾分鐘之後，從惰性氣體取出基板。
此外，用來脫水化或脫氫化的加熱處理只要在氧化物半導體膜的形成之後、在島狀的氧化物半導體層105的形成之後或者在金屬層108a及金屬層108b的形成之後，就可以在電晶體140的製造製程中的任何時序進行。
如果在加工為島狀的氧化物半導體層105之前進行用來脫水化或脫氫化的加熱處理，則可以防止包含在氧化物絕緣層104的氧由加熱處理釋放，所以是較佳的。
另外，在加熱處理中，較佳為在氮或如氦、氖、氬等稀有氣體中不含有水、氫等。或者，將引入到熱處理裝置 中的氮或如氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，可以在藉由加熱處理對氧化物半導體膜進行加熱之後，對相同爐內引入高純度的氧氣體、高純度的二氮化氧氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳為不使氧氣體或二氮化氧氣體包含水、氫等。或者，較佳為將引入到熱處理裝置中的氧氣體或二氮化氧氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或二氮化氧氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或二氮化氧氣體來供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成氧化物半導體的主要成分材料的氧，來可以使氧化物半導體膜高純度化並電性I型(本質)化。
作為金屬膜，例如，可以使用：包含選自Ta、W、Al、Mo中的元素的金屬膜；包含上述元素的金屬氮化膜(氮化鉭、氮化鎢、氮化鋁、氮化鉬)；或者包含上述元素的金屬氧化膜(氧化鉭、氧化鎢、氧化鋁、氧化鉬)等。另外，也可以採用組合上述金屬膜、金屬氮化膜及金屬氧化膜重疊的結構。
另外，作為金屬膜的厚度，較佳為採用後來摻雜劑能夠穿過的厚度。例如，較佳為1nm以上且50nm以下，更佳為1nm以上且30nm以下，即可。
作為光阻掩罩124，例如使用光致抗蝕劑。光致抗蝕劑有正型和負型，兩者都可以使用。藉由進行如下製程，可以形成光阻掩罩124：使用光致抗蝕劑；使用旋塗機、狹縫式塗布機等來形成為0.5μm以上且5μm以下的厚度；在進行預烘乾之後，以所使用的光致抗蝕劑感光的波長的光進行曝光。另外，當使用噴墨法形成光阻掩罩124時不需要光掩模，由此可以降低製造成本，所以是較佳的。
接著，以光阻掩罩124為掩模，藉由進行蝕刻處理去除金屬膜及氧化物半導體膜的不需要的區域，然後去除光阻掩罩124。在去除光阻掩罩124之後，形成島狀的氧化物半導體層105及島狀的金屬層107(參照圖2B)。
另外，金屬膜及氧化物半導體膜的蝕刻可以使用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用磷酸、醋酸以及硝酸的混合溶液等。另外，也可以使用ITO-07N(日本關東化學公司製造)。
接著，在氧化物絕緣層104、氧化物半導體層105及金屬層107上形成光阻掩罩125(參照圖2C)。
光阻掩罩125可以使用與光阻掩罩124同樣的方法及材料形成。
接著，以光阻掩罩125為掩模，藉由進行蝕刻處理去除金屬層107及氧化物半導體層105的不需要的區域。然後，去除光阻掩罩125。藉由進行該蝕刻處理來分離金屬層107，從而形成金屬層108a及金屬層108b。另外，在氧化物半導體層105中，以光阻掩罩125、金屬層108a及金屬層108b為掩模，藉由進行該蝕刻處理來形成具有厚度薄的區域的氧化物半導體層106(參照圖2D)。
另外，氧化物半導體層106中的厚度薄的區域的一部分後來成為通道形成區，金屬層108a及金屬層108b所接觸的厚的區域用作源極區及汲極區。氧化物半導體層106中的厚度薄的區域以至少薄於金屬層108a及金屬層108b所接觸的厚的區域的方式形成即可，其厚度較佳為1nm以上且10nm以下，更佳為1nm以上且5nm以下即可。但是，氧化物半導體層106中的厚度薄的區域的厚度不侷限於上述數值，而根據氧化物半導體的構成元素、成膜方法或電晶體的尺寸(L/W尺寸、L/W比等)，可以適當地調整厚度。
接著，在氧化物絕緣層104、氧化物半導體層106、金屬層108a及金屬層108b上形成閘極絕緣層110(參照圖3A)。
閘極絕緣層110可以利用濺射法、電漿CVD法等形成。例如，可以藉由電漿CVD法使用氧化矽、氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁、氮氧化矽等形成閘極絕緣層110。
另外，閘極絕緣層110較佳為在接觸於氧化物半導體層106的部分含有氧。尤其是，閘極絕緣層110較佳為在其膜中(塊體中)存在其含量至少超過化學計量成分比的氧，例如，當作為閘極絕緣層110使用氧化矽膜時，設定為SiO2+α(其中，α>0)。在本實施方式中，作為閘極絕緣層110，使用SiO2+α(但是，α>0)的氧化矽膜。藉由將這種氧化矽膜用於閘極絕緣層110，可以對氧化物半導體層106供應氧。
此外，藉由作為閘極絕緣層110的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0，y>0))、鋁酸鉿(HfAlxOy(x>0，y>0))以及氧化鑭等high-k材料，可以降低閘極洩漏電流。而且，閘極絕緣層110既可以是單層結構，又可以是疊層結構。
另外，閘極絕緣層110的厚度較佳為1nm以上且100nm以下，更佳為1nm以上且30nm以下，即可。藉由減薄閘極絕緣層110的厚度，可以抑制短通道效應。在本實施方式中，作為閘極絕緣層110利用電漿CVD法形成厚度為15nm的氧化矽膜。
接著，隔著閘極絕緣層110將氧126導入到氧化物半導體層106中(參照圖3A)。
另外，在導入氧126的處理中，將氧(至少包含氧自由基、氧原子及氧離子中的任一種)導入並供應到氧化物半導體層106中。作為處理方法，可以使用離子植入法、 離子摻雜劑法、電漿浸沒離子植入法以及電漿處理等。
作為將氧供應到氧化物半導體層106中的方法，也可以將閘極絕緣層110所含有的氧供應到氧化物半導體層106中，但是在本實施方式中，閘極絕緣層110的厚度薄，即厚度為15nm，從而閘極絕緣層所含有的氧量比閘極絕緣層厚的情況(例如100nm以上)少。因此，到氧化物半導體層106中的氧供應的能力有可能成為不充分。從而，如本實施方式所示，藉由進行氧導入處理，可以將過剩的氧供應到氧化物半導體層106中。另外，藉由隔著閘極絕緣層110進行氧導入處理，可以降低對氧化物半導體層106的損傷，所以是較佳的。
藉由從氧化物半導體層106去除氫或水分，以儘量不包含雜質的方式進行高純度化且供應氧補充氧缺損，可以製造I型(本質)的氧化物半導體層106或無限趨近於I型(本質)的氧化物半導體層106。因此，可以使氧化物半導體層106的費米能階(Ef)到達與本質費米能階(Ei)相同的程度。由此，藉由將氧化物半導體層106用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓(Vth)的偏差、臨界電壓(Vth)的漂移(△Vth)。
接著，在重疊於氧化物半導體層106中的厚度薄的區域上的閘極絕緣層110上形成閘極電極層112。藉由在閘極絕緣層110上形成金屬膜，並對該金屬膜進行構圖及蝕刻來形成所希望的形狀的閘極電極層112(參照圖3B)。
作為閘極電極層112，可以利用電漿CVD法或濺射 法等使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或包含這些金屬材料的合金材料形成。另外，閘極電極層112既可以是單層結構，又可以是疊層結構。
接著，以閘極電極層112為掩模，將摻雜劑128選擇性地導入到氧化物半導體層106中，而形成源極區114a、汲極區114b及一對低電阻區116。另外，穿過閘極絕緣層110、金屬層108a及金屬層108b來注入摻雜劑128。
另外，在本實施方式中，例示如下結構：因為閘極絕緣層110、金屬層108a及金屬層108b為薄膜，所以摻雜劑128穿過閘極絕緣層110、金屬層108a及金屬層108b導入到氧化物半導體層106，以形成源極區114a、汲極區114b及一對低電阻區116。另外，在夾在一對低電阻區116之間的區域中，閘極電極層112成為掩模，摻雜劑128不被導入，而該區域成為通道形成區118。如上所述，藉由以閘極電極層112為掩模對氧化物半導體層106選擇性地注入摻雜劑128，以自對準的方式形成一對低電阻區116、源極區114a及汲極區114b。注意，在圖3C中，一對低電阻區116、源極區114a及汲極區114b不存在明確的介面，由此使用同一陰影表示一對低電阻區116、源極區114a及汲極區114b。
摻雜劑128是指降低氧化物半導體層106的電阻的雜質。作為摻雜劑128，可以使用選自磷(P)、砷(As)、銻(Sb)、硼(B)、鋁(Al)、氮(N)、氬 (Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)及鋅(Zn)中的一種以上的元素。尤其是，在作為氧化物半導體層106的構成元素包含鎵(Ga)時，較佳為使用硼(B)。由於硼(B)與構成氧化物半導體層106的鎵(Ga)同一族(第13族元素)，可以使硼穩定地存在於氧化物半導體層106中。
藉由利用注入法，使摻雜劑128穿過閘極絕緣層110、金屬層108a及金屬層108b而導入到氧化物半導體層106中。作為摻雜劑128的導入方法，可以使用離子植入法、離子摻雜劑法以及電漿浸沒離子植入法等。此時，較佳為使用摻雜劑128的單質的離子或氫化物、氟化物、氯化物的離子。
適當地設定加速電壓、劑量等的注入條件或者使摻雜劑128穿過的閘極絕緣層110、金屬層108a及金屬層108b的厚度，來控制摻雜劑128的導入製程即可。例如，當使用硼(B)藉由離子植入法注入硼(B)離子時，加速電壓為15kV，劑量為1×1013ions/cm2以上且5×1016ions/cm2以下即可。
低電阻區116、源極區114a及汲極區114b中的摻雜劑128的濃度較佳為5×1018/cm3以上且1×1022/cm3以下。另外，也可以在導入摻雜劑128的同時加熱基板102。
此外，對氧化物半導體層106導入摻雜劑128的處理也可以進行多次，也可以使用多種摻雜劑。
此外，在摻雜劑128的導入處理之後，也可以進行加 熱處理。作為加熱條件較佳為如下條件：溫度為300℃以上且700℃以下，較佳為300℃以上且450℃以下；在氧氛圍下；進行一個小時。另外，也可以在氮氛圍下、減壓下、大氣(超乾燥空氣)下進行加熱處理。
當作為氧化物半導體層106使用結晶氧化物半導體時，藉由導入摻雜劑128，有時氧化物半導體層106的一部分變成非晶。此時，藉由在導入摻雜劑128之後進行加熱處理，可以恢復氧化物半導體層106的結晶性。
另外，在該加熱處理中，在氧化物半導體層106與金屬層108a及金屬層108b接觸的狀態下進行加熱。在氧化物半導體層106與金屬層108a及金屬層108b接觸的狀態下進行加熱的情況下，將金屬層108a及金屬層108b起反應到氧化物半導體層106中，以及/或者將金屬層108a及金屬層108b擴散到氧化物半導體層106中，從而可以使源極區114a及汲極區114b的電阻更低。
如上所述，在氧化物半導體層106中的厚度薄的區域中，夾著通道形成區118形成包含摻雜劑的一對低電阻區116。另外，在氧化物半導體層106中的厚度厚的區域中，可以形成源極區114a及汲極區114b。
在本實施方式中，作為摻雜劑128使用硼(B)，由此低電阻區116、源極區114a及汲極區114b包含硼(B)。
藉由上述製程製造本實施方式的電晶體140(參照圖3C)。
電晶體140藉由具有在通道長度方向上夾著通道形成區118地包括一對低電阻區116、源極區114a及汲極區114b的氧化物半導體層106，該電晶體140的導通特性(例如，導通電流及場效應遷移率)高，能夠進行高速工作及高速回應。另外，氧化物半導體層106的重疊於閘極電極層112的區域的厚度與形成源極區114a及汲極區114b的區域的厚度不同。與閘極電極層重疊的區域的氧化物半導體層106的厚度比形成源極區114a及汲極區114b的區域的氧化物半導體層106的厚度薄。另外，在氧化物半導體層106中的厚度薄的區域中形成通道形成區118。藉由減薄通道形成區118的氧化物半導體層106的厚度，可以使臨界電壓(Vth)調整為正方向。
接著，在閘極絕緣層110及閘極電極層112上形成保護層120。然後，在保護層120中形成到達源極區114a及汲極區114b的開口，並在開口中形成與源極區114a及汲極區114b分別電連接的佈線層122a及佈線層122b(參照圖3D)。
作為保護層120，也可以形成平坦化絕緣膜以減少因電晶體產生的表面凹凸。作為平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等的有機材料。除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、或者無機材料諸如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜。
如上所述，在本實施方式所示的具有氧化物半導體層的電晶體中，高純度化了且填補了氧缺陷的氧化物半導體層充分被去除氫、水等雜質，而氧化物半導體層中的氫濃度為5×1019/cm3以下，較佳為5×1018/cm3以下。此外，氧化物半導體層中的氫濃度是藉由使用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)而測量的。
在這種氧化物半導體層中，載子極少(大致為0)且載子濃度為低於1×1014/cm3，較佳為低於1×1012/cm3，更佳為低於1×1011/cm3。
另外，在使用本實施方式製造的使用高純度化了且包含填補氧缺損的過剩的氧的氧化物半導體層的電晶體中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托介安培)為1×10-21A)以下，較佳為降低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步較佳為降低到100yA/μm以下的水準。
另外，在使用本實施方式製造的電晶體藉由具有在通道長度方向上夾著通道形成區地包括一對低電阻區、源極區及汲極區的氧化物半導體層，該電晶體的導通特性(例如，導通電流及場效應遷移率)高，能夠進行高速工作及高速回應。另外，氧化物半導體層的重疊於閘極電極層的區域的厚度與形成源極區及汲極區的區域的厚度不同。與閘極電極層重疊的區域的氧化物半導體層的厚度比形成源 極區及汲極區的區域的氧化物半導體層的厚度薄。另外，在氧化物半導體層中的厚度薄的區域中形成通道形成區。藉由減薄通道形成區的氧化物半導體層的厚度，可以在抑制短通道效應的同時，使臨界電壓(Vth)調整為正方向。從而，可以實現常關閉型半導體裝置。
另外，通道形成區設置在一對低電阻區之間。藉由採用上述結構，可以緩和對通道形成區施加的電場。另外，源極區及汲極區直接形成在氧化物半導體層中，並隔著低電阻區與通道形成區接觸。藉由採用上述結構，可以降低通道形成區與源極區及汲極區之間的接觸電阻。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式3
在本實施方式中，參照圖4A和圖4B說明與上述實施方式1的圖1A至圖1C所示的電晶體140、電晶體150及電晶體160不同的方式。在本實施方式中，作為半導體裝置的一個例子，示出具有氧化物半導體層的電晶體的剖面圖。另外，使用與上述圖1A至圖1C所示的符號相同的符號，而省略其重複說明。
圖4A示出電晶體170的剖面圖，圖4B示出電晶體180的剖面圖。另外，根據對半導體層(本說明書中的氧化物半導體層)的閘極電極層的位置、對半導體層的源極區及汲極區的位置、與該源極區及汲極區接觸的佈線層的位置可知，電晶體170及電晶體180是頂閘極頂接觸型 (所謂的TGTC型)的電晶體。下面，對各電晶體的結構進行說明。
圖4A所示的電晶體170包括：基板102；在基板102上形成的氧化物絕緣層104；形成在氧化物絕緣層104上的包括通道形成區118、低電阻區116、源極區114a及汲極區114b的氧化物半導體層106；在氧化物絕緣層104及氧化物半導體層106上形成的閘極絕緣層110；以及在閘極絕緣層110上形成的閘極電極層112。
另外，氧化物半導體層106的與閘極電極層112重疊的區域的厚度比形成源極區114a及汲極區114b的區域的厚度薄。另外，氧化物半導體層106包括：一對低電阻區116；夾在一對低電阻區116之間的通道形成區118；以與一對低電阻區116接觸的方式設置的源極區114a及汲極區114b。一對低電阻區116形成在氧化物半導體層106中的厚度薄的區域中，源極區114a及汲極區114b形成在氧化物半導體層106中的厚度厚的區域中。
另外，氧化物半導體層106中的厚度薄的區域可以藉由進行蝕刻處理而形成。例如，在形成厚度為15nm至30nm的氧化物半導體層之後，藉由進行蝕刻處理可以將其厚度設定為5nm左右。藉由將具有上述厚度的氧化物半導體層106用於通道形成區118，降低由於微細化導致的電晶體的短通道效應，所以是較佳的。另外，可以藉由進行蝕刻處理來形成氧化物半導體層106中的厚度薄的區域，在氧化物半導體層106中的厚度薄的區域中形成通道 形成區118，在氧化物半導體層106中的厚度厚的區域中形成源極區114a及汲極區114b。藉由採用上述結構，可以降低由於氧化物半導體層106的薄膜化導致的通道形成區118與源極區114a及汲極區114b之間的接觸電阻。
另外，氧化物半導體層106所具有的一對低電阻區116、源極區114a及汲極區114b的電阻比通道形成區118低，並例如包含磷(P)或硼(B)。例如，在形成閘極電極層112之後，藉由進行將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層106中的雜質導入處理，可以以自對準的方式形成一對低電阻區116、源極區114a及汲極區114b。
另外，藉由將一對低電阻區116設置在通道形成區118與源極區114a及汲極區114b之間，可以降低由於短通道效應導致的臨界電壓的負漂移。
另外，電晶體170也可以形成閘極絕緣層110及閘極電極層112上的保護層120，並形成藉由設置在保護層120及閘極絕緣層110中的開口部與源極區114a接觸的佈線層122a及與汲極區114b接觸的佈線層122b。藉由將保護層120、佈線層122a及佈線層122b形成在電晶體170上，可以進行電晶體170的集體化，所以是較佳的。另外，藉由設置保護層120，可以降低電晶體170的凹凸並抑制侵入到電晶體170中的雜質(例如，水等)，所以是較佳的。
另外，電晶體170與實施方式1的圖1A所示的電晶 體140之間的差異是源極區114a及汲極區114b上的金屬層108a及金屬層108b的有無。如本實施方式所示的電晶體170所述那樣，也可以採用不設置金屬層108a及金屬層108b的結構。
接著，說明圖4B所示的電晶體180。
圖4B所示的電晶體180包括：基板102；在基板102上形成的氧化物絕緣層104；形成在氧化物絕緣層104上的包括通道形成區118、低電阻區116、源極區114a及汲極區114b的氧化物半導體層106；以接觸於源極區114a的方式設置的金屬層108a及以接觸於汲極區114b的方式設置的金屬層108b；在氧化物絕緣層104、氧化物半導體層106、金屬層108a及金屬層108b上形成的閘極絕緣層110；以及在閘極絕緣層110上形成的閘極電極層112。
另外，氧化物半導體層106的與閘極電極層112重疊的區域的厚度比形成源極區114a及汲極區114b的區域的厚度薄。另外，氧化物半導體層106包括：一對低電阻區116；夾在一對低電阻區116之間的通道形成區118；以與一對低電阻區116接觸的方式設置的源極區114a及汲極區114b。一對低電阻區116形成在氧化物半導體層106中的厚度薄的區域中，源極區114a及汲極區114b以與金屬層108a及金屬層108b分別接觸的方式形成在氧化物半導體層106中的厚度厚的區域中。
另外，氧化物半導體層106中的厚度薄的區域可以藉由進行蝕刻處理而形成。例如，在形成厚度為15nm至 30nm的氧化物半導體層之後，藉由進行蝕刻處理可以將其厚度設定為5nm左右。藉由將具有上述厚度的氧化物半導體層106用於通道形成區118，降低由於微細化導致的電晶體的短通道效應，所以是較佳的。另外，可以藉由進行蝕刻處理來形成氧化物半導體層106中的厚度薄的區域，在氧化物半導體層106中的厚度薄的區域中形成通道形成區118，在氧化物半導體層106中的厚度厚的區域中形成源極區114a及汲極區114b。藉由採用上述結構，可以降低由於氧化物半導體層106的薄膜化導致的通道形成區118與源極區114a及汲極區114b之間的接觸電阻。
另外，氧化物半導體層106所具有的一對低電阻區116、源極區114a及汲極區114b的電阻比通道形成區118低，並例如包含磷(P)或硼(B)。例如，在形成閘極電極層112之後，藉由進行將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層106中的雜質導入處理，可以以自對準的方式形成一對低電阻區116、源極區114a及汲極區114b。
另外，藉由將一對低電阻區116設置在通道形成區118與源極區114a及汲極區114b之間，可以降低由於短通道效應導致的臨界電壓的負漂移。
另外，藉由在氧化物半導體層106與金屬層108a及金屬層108b接觸的狀態下進行加熱處理等，使該金屬層108a及該金屬層108b在氧化物半導體層106中起反應及/或擴散，從而可以形成源極區114a及汲極區114b。藉由 除了進行上述雜質導入處理以外，還設置金屬層108a及金屬層108b，可以進一步實現源極區114a及汲極區114b的低電阻化。
另外，電晶體180也可以形成閘極絕緣層110及閘極電極層112上的保護層120，並形成藉由設置在保護層120及閘極絕緣層110中的開口部與金屬層108a接觸的佈線層122a及與金屬層108b接觸的佈線層122b。另外，佈線層122a夾著金屬層108a與源極區114a電連接，佈線層122b夾著金屬層108b與汲極區114b電連接。
藉由將保護層120、佈線層122a及佈線層122b形成在電晶體180上，可以進行電晶體180的集體化，所以是較佳的。另外，藉由設置保護層120，可以降低電晶體180的凹凸並抑制侵入到電晶體180中的雜質(例如，水等)，所以是較佳的。
另外，電晶體180的與實施方式1的圖1A所示的電晶體140不同之處是佈線層122a及佈線層122b所接觸的區域。在電晶體140中，與源極區114a及汲極區114b直接接觸，在電晶體180中，夾著金屬層108a及金屬層108b與源極區114a及汲極區114b連接。如上所述，佈線層122a及佈線層122b與源極區114a及汲極區114b電連接，即可。
如上所述，圖4A及圖4B所示的半導體裝置的共同之處在於：將氧化物半導體層用於半導體層，至於該氧化 物半導體層，藉由進行蝕刻使至少成為通道形成區的氧化物半導體層的一部分減薄，並藉由進行該蝕刻調整通道形成區的厚度。藉由減薄通道形成區的氧化物半導體層的厚度，可以在抑制短通道效應的同時，使臨界電壓(Vth)調整為正方向。從而，可以實現常關閉型半導體裝置。
另外，圖4A及圖4B所示的半導體裝置可以藉由將包含磷(P)或硼(B)的摻雜劑導入到氧化物半導體層中的厚度厚的區域中，將源極區及汲極區形成在氧化物半導體層中，來降低源極區及汲極區與通道形成區之間的接觸電阻。從而，可以實現導通電流高的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，參照圖5A至圖6D對實施方式3中的圖4A所示的電晶體170的製造方法進行詳細說明。另外，使用與上述圖4A所示的符號相同的符號，而省略其重複說明。
首先，在基板102上形成氧化物絕緣層104，在氧化物絕緣層104上形成氧化物半導體膜。接著，在氧化物半導體膜的所希望的區域中形成光阻掩罩124(參照圖5A)。
基板102、氧化物絕緣層104、氧化物半導體膜及光阻掩罩124與上述實施方式2所示的材料及方法等相同而可以參照這些記載內容。
接著，以光阻掩罩124為掩模，藉由進行蝕刻處理去除氧化物半導體膜的不需要的區域，然後去除光阻掩罩124。在去除光阻掩罩124之後，形成島狀的氧化物半導體層105(參照圖5B)。
另外，氧化物半導體膜的蝕刻可以使用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用磷酸、醋酸以及硝酸的混合溶液等。另外，也可以使用ITO-07N(日本關東化學公司製造)。
接著，在氧化物絕緣層104及氧化物半導體層105上形成光阻掩罩125(參照圖5C)。
光阻掩罩125與上述實施方式2所示的材料及方法等相同而可以參照這些記載內容。
接著，以光阻掩罩125為掩模，藉由進行蝕刻處理去除氧化物半導體層105的不需要的區域。藉由進行該蝕刻處理來形成具有厚度薄的區域的氧化物半導體層106(參照圖5D)。
另外，氧化物半導體層106中的厚度薄的區域的一部分後來成為通道形成區，氧化物半導體層106中的厚度厚的區域用作源極區及汲極區。氧化物半導體層106中的厚度薄的區域以至少薄於厚的區域的方式形成即可，其厚度較佳為1nm以上且10nm以下，更佳為3nm以上且5nm以下即可。但是，氧化物半導體層106中的厚度薄的區域的厚度不侷限於上述數值，而根據氧化物半導體的構成元 素、成膜方法或電晶體的尺寸(L/W尺寸、L/W比等)，可以適當地調整厚度。
另外，閘極絕緣層110的厚度較佳為1nm以上且100nm以下，更佳為1nm以上且30nm以下，即可。藉由減薄閘極絕緣層110的厚度，可以抑制短通道效應。在本實施方式中，作為閘極絕緣層110利用電漿CVD法形成厚度為15nm的氧化矽膜。
接著，隔著閘極絕緣層110將氧126導入到氧化物半導體層106中(參照圖6A)。
另外，在導入氧126的處理中，將氧(至少包含氧自由基、氧原子及氧離子中的任一種)導入並供應到氧化物半導體層106中。作為處理方法，可以使用離子植入法、離子摻雜劑法、電漿浸沒離子植入法以及電漿處理等。
作為將氧供應到氧化物半導體層106中的方法，也可以將閘極絕緣層110所含有的氧供應到氧化物半導體層106中，但是在本實施方式中，閘極絕緣層110的厚度薄，即厚度為15nm，從而閘極絕緣層所含有的氧量比閘極絕緣層厚的情況(例如100nm以上)少。因此，到氧化物半導體層106中的氧供應的能力有可能成為不充分。從而，如本實施方式所示，藉由進行氧導入處理，可以將過剩的氧供應到氧化物半導體層106中。另外，藉由隔著閘極絕緣層110進行氧導入處理，可以降低對氧化物半導體層106的損傷，所以是較佳的。
藉由從氧化物半導體層106去除氫或水分，以儘量不 包含雜質的方式進行高純度化且供應氧補充氧缺損，可以製造I型(本質)的氧化物半導體層106或無限趨近於I型(本質)的氧化物半導體層106。因此，可以使氧化物半導體層106的費米能階(Ef)到達與本質費米能階(Ei)相同的程度。由此，藉由將氧化物半導體層106用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓(Vth)的偏差、臨界電壓(Vth)的漂移(△Vth)。
接著，在重疊於氧化物半導體層106中的厚度薄的區域上的閘極絕緣層110上形成閘極電極層112。藉由在閘極絕緣層110上形成金屬膜，並對該金屬膜進行構圖及蝕刻來形成所希望的形狀的閘極電極層112(參照圖6B)。
作為閘極電極層112，可以利用電漿CVD法或濺射法等使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或包含這些金屬材料的合金材料形成。另外，閘極電極層112既可以是單層結構，又可以是疊層結構。
接著，以閘極電極層112為掩模，將摻雜劑128選擇性地導入到氧化物半導體層106中，而形成源極區114a、汲極區114b及一對低電阻區116。另外，摻雜劑128穿過閘極絕緣層110導入。
另外，在本實施方式中，例示如下結構：因為閘極絕緣層110為薄膜，所以摻雜劑128穿過閘極絕緣層110導入到氧化物半導體層106，以形成源極區114a、汲極區114b及一對低電阻區116。另外，在夾在一對低電阻區116之間的區域中，閘極電極層112成為掩模，摻雜劑 128不被導入，而該區域成為通道形成區118。如上所述，藉由以閘極電極層112為掩模對氧化物半導體層106選擇性地導入摻雜劑128，以自對準的方式形成低電阻區116、源極區114a及汲極區114b。注意，在圖6C中，一對低電阻區116、源極區114a及汲極區114b不存在明確的介面，由此使用同一陰影表示一對低電阻區116、源極區114a及汲極區114b。
摻雜劑128是指降低氧化物半導體層106的電阻的雜質。作為摻雜劑128，可以使用選自磷(P)、砷(As)、銻(Sb)、硼(B)、鋁(Al)、氮(N)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)及鋅(Zn)中的一種以上的元素。尤其是，在作為氧化物半導體層106的構成元素包含鎵(Ga)時，較佳為使用硼(B)。由於硼(B)與構成氧化物半導體層106的鎵(Ga)同一族(第13族元素)，可以使硼穩定地存在於氧化物半導體層106中。
藉由利用注入法，使摻雜劑128穿過閘極絕緣層110而導入到氧化物半導體層106中。作為摻雜劑128的導入方法，可以使用離子植入法、離子摻雜劑法以及電漿浸沒離子植入法等。此時，較佳為使用摻雜劑128的單質的離子或氫化物、氟化物、氯化物的離子。
適當地設定加速電壓、劑量等的注入條件或者使摻雜劑128穿過的閘極絕緣層110的厚度，來控制摻雜劑128的導入製程即可。例如，當使用硼(B)藉由離子植入法 注入硼(B)離子時，加速電壓為15kV，劑量為1×1013ions/cm2以上且5×1016ions/cm2以下即可。
低電阻區116、源極區114a及汲極區114b中的摻雜劑128的濃度較佳為5×1018/cm3以上且1×1022/cm3以下。另外，也可以在導入摻雜劑128的同時加熱基板102。
此外，對氧化物半導體層106導入摻雜劑128的處理也可以進行多次，也可以使用多種摻雜劑。
此外，在摻雜劑128的導入處理之後，也可以進行加熱處理。作為加熱條件較佳為如下條件：溫度為300℃以上且700℃以下，較佳為300℃以上且450℃以下；在氧氛圍下；進行一個小時。另外，也可以在氮氛圍下、減壓下、大氣(超乾燥空氣)下進行加熱處理。
當作為氧化物半導體層106使用結晶氧化物半導體時，藉由導入摻雜劑128，有時氧化物半導體層106的一部分變成非晶。此時，藉由在導入摻雜劑128之後進行加熱處理，可以恢復氧化物半導體層106的結晶性。
如上所述，在氧化物半導體層106中的厚度薄的區域中，夾著通道形成區118形成包含摻雜劑的一對低電阻區116。另外，在氧化物半導體層106中的厚度厚的區域中，可以形成源極區114a及汲極區114b。
在本實施方式中，作為摻雜劑128使用硼(B)，由此低電阻區116、源極區114a及汲極區114b包含硼(B)。
藉由上述製程製造本實施方式的電晶體170(參照圖 6C)。
電晶體170藉由具有在通道長度方向上夾著通道形成區118地包括一對低電阻區116、源極區114a及汲極區114b的氧化物半導體層106，該電晶體170的導通特性(例如，導通電流及場效應遷移率)高，能夠進行高速工作及高速回應。另外，氧化物半導體層106的重疊於閘極電極層112的區域的厚度與形成源極區114a及汲極區114b的區域的厚度不同。與閘極電極層重疊的區域的氧化物半導體層106的厚度比形成源極區114a及汲極區114b的區域的氧化物半導體層106的厚度薄。另外，在氧化物半導體層106中的厚度薄的區域中形成通道形成區118。藉由減薄通道形成區118的氧化物半導體層的厚度，可以使臨界電壓(Vth)調整為正方向。
接著，在閘極絕緣層110及閘極電極層112上形成保護層120。然後，在保護層120中形成到達源極區114a及汲極區114b的開口，並在開口中形成與源極區114a及汲極區114b分別電連接的佈線層122a及佈線層122b(參照圖6D)。
作為保護層120，也可以形成平坦化絕緣膜以減少因電晶體產生的表面凹凸。作為平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等的有機材料。除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、或者無機材料諸如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁等。另外，也可以藉由層疊多個 由這些材料形成的絕緣膜，形成平坦化絕緣膜。
如上所述，在本實施方式所示的具有氧化物半導體層的電晶體中，高純度化了且填補了氧缺陷的氧化物半導體層充分被去除氫、水等雜質，而氧化物半導體層中的氫濃度為5×1019/cm3以下，較佳為5×1018/cm3以下。此外，氧化物半導體層中的氫濃度是藉由使用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)而測量的。
在這種氧化物半導體層中，載子極少(大致為0)且載子濃度為低於1×1014/cm3，較佳為低於1×1012/cm3，更佳為低於1×1011/cm3。
另外，在使用本實施方式製造的使用高純度化了且包含填補氧缺損的過剩的氧的氧化物半導體層的電晶體中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托介安培)為1×10-21A)以下，較佳為降低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步較佳為降低到100yA/μm以下的水準。
另外，在使用本實施方式製造的電晶體藉由具有在通道長度方向上夾著通道形成區地包括一對低電阻區、源極區及汲極區的氧化物半導體層，該電晶體的導通特性(例如，導通電流及場效應遷移率)高，能夠進行高速工作及高速回應。另外，氧化物半導體層的重疊於閘極電極層的區域的厚度與形成源極區及汲極區的區域的厚度不同。與 閘極電極層重疊的區域的氧化物半導體層的厚度比形成源極區及汲極區的區域的氧化物半導體層的厚度薄。另外，在氧化物半導體層中的厚度薄的區域中形成通道形成區。藉由減薄通道形成區的氧化物半導體層的厚度，可以使臨界電壓(Vth)調整為正方向。從而，可以實現常關閉型半導體裝置。
另外，通道形成區設置在一對低電阻區之間。藉由採用上述結構，可以緩和對通道形成區施加的電場。另外，源極區及汲極區直接形成在氧化物半導體層中，並隔著低電阻區與通道形成區接觸。藉由採用上述結構，可以降低通道形成區與源極區及汲極區之間的接觸電阻。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式5
可以將實施方式1至實施方式4中的任一個示出一個例子的電晶體適用於具有層疊多個電晶體的積體電路的半導體裝置。在本實施方式中，參照圖7A至圖7C說明作為半導體裝置的一個例子的儲存介質(記憶元件)的例子。
在本實施方式中，製造一種半導體裝置，該半導體裝置包括：形成在單晶半導體基板上的第一電晶體的電晶體540；以及隔著絕緣層在電晶體540的上方使用氧化物半導體層製造的第二電晶體的電晶體562。實施方式1至實施方式4中的任一個示出一個例子的電晶體可以適當地用 於電晶體562。在本實施方式中示出作為電晶體562使用具有與實施方式1所示的電晶體140同樣的結構的電晶體的例子。
層疊的電晶體540和電晶體562的半導體材料及結構既可以是相同的，又可以是不同的。在本實施方式中，示出分別使用具有適合於儲存介質(記憶元件)的電路的材料及結構的電晶體的實例。
圖7A至圖7C是半導體裝置的結構的一個例子。圖7A示出半導體裝置的剖面，而圖7B示出半導體裝置的平面。這裏，圖7A相當於沿著圖7B的C1-C2及D1-D2的剖面。另外，圖7C示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。圖7A及圖7B所示的半導體裝置的下部具有使用第一半導體材料的電晶體540，上部具有使用第二半導體材料的電晶體562。在本實施方式中，作為第一半導體材料使用氧化物半導體以外的半導體材料，而作為第二半導體材料使用氧化物半導體。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，較佳為使用單晶半導體。另外，也可以使用有機半導體材料等。使用這種半導體材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體由於其特性而能夠長時間地保持電荷。
下面，說明圖7A至圖7C中的半導體裝置的製造方法。
電晶體540包括：設置在包含半導體材料(例如，矽 等)的基板585中的通道形成區516；夾著通道形成區516地設置的雜質區520；與雜質區520接觸的金屬化合物區524；設置在通道形成區516上的閘極絕緣層508；以及設置在閘極絕緣層508上的閘極電極層510。
作為包含半導體材料的基板585，可以使用以矽或碳化矽等為材料的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或SOI基板等。另外，一般來說，“SOI基板”是指在絕緣表面上設置有矽半導體膜的基板。但是，在本說明書等中“SOI基板”還是指在絕緣表面上設置有包含矽以外的材料的半導體膜的基板。也就是說，“SOI基板”所具有的半導體膜不侷限於矽半導體膜。另外，SOI基板還包括在玻璃基板等絕緣基板上隔著絕緣膜設置有半導體膜的基板。
作為SOI基板的製造方法，可以使用以下方法：藉由對鏡面拋光薄片注入氧離子之後進行高溫加熱來離表面有一定深度的區域中形成氧化層，並消除產生在表面層中的缺陷，而製造SOI基板的方法；藉由熱處理使照射氫離子來形成的微孔生長來將半導體基板劈開的方法；或在絕緣表面上藉由結晶生長形成單晶半導體膜的方法等。
例如，從單晶半導體基板的一個面添加離子，來在離單晶半導體基板的一個面有一定深度的區域中形成脆化層，而在單晶半導體基板的一個面上和元件基板上中的任一方形成絕緣膜。在單晶半導體基板與元件基板夾著絕緣膜重疊的狀態下進行熱處理來使脆化層中產生裂縫而在脆 化層處分開單晶半導體基板，從而從單晶半導體基板將用作半導體膜的單晶半導體膜形成到元件基板上。另外，也可以適用使用上述方法製造的SOI基板。
在基板585上以圍繞電晶體540的方式設置有元件隔離絕緣層506。另外，為了實現高集體化，如圖7A至圖7C所示，較佳為採用電晶體540不具有成為側壁的側壁絕緣層的結構。另一方面，在重視電晶體540的特性的情況下，也可以在閘極電極層510的側面設置成為側壁的側壁絕緣層，並設置包括雜質濃度不同的區域的雜質區520。
使用單晶半導體基板的電晶體540能夠進行高速工作。因此，藉由作為讀出用電晶體使用該電晶體，可以高速地進行資訊的讀出。以覆蓋電晶體540的方式形成兩個絕緣膜。作為形成電晶體562和電容元件564之前的處理，對該兩個絕緣膜進行CMP處理來形成平坦化的絕緣層528及絕緣層530，同時使閘極電極層510的上面露出。
作為絕緣層528、絕緣層530，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣層528、絕緣層530可以使用電漿CVD法或濺射法等形成。
另外，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。另外，除了上述有機材料以外，也可 以使用低介電常數材料(low-k材料)等。在使用有機材料時，也可以使用旋塗法、印刷法等濕處理形成絕緣層528、絕緣層530。
此外，在絕緣層530中，作為與半導體膜接觸的膜使用氧化矽膜。
在本實施方式中作為絕緣層528利用濺射法形成50nm厚的氧氮化矽膜，並且作為絕緣層530利用濺射法形成550nm厚的氧化矽膜。
在藉由CMP處理充分實現了平坦化的絕緣層530上形成半導體膜。在本實施方式中，作為半導體膜使用In-Ga-Zn-O類金屬氧化物靶材並藉由濺射法形成氧化物半導體膜。
接著，在氧化物半導體膜上形成金屬膜，對金屬膜及氧化物半導體膜選擇性地進行蝕刻，來形成藉由進行蝕刻減薄至少成為通道形成區的氧化物半導體層中的一部分的島狀的氧化物半導體層544、金屬層542a、金屬層542b、連接電極層543。
接著，在絕緣層530、氧化物半導體層544、金屬層542a、金屬層542b及連接電極層543上形成閘極絕緣層546，並在閘極絕緣層546上形成閘極電極層548。閘極電極層548藉由在形成導電膜之後對該導電膜選擇性地進行蝕刻來可以形成。
接著，在閘極絕緣層546上形成電容佈線層549。電容佈線層549可以藉由在形成導電膜之後對該導電膜選擇 性地進行蝕刻來形成。另外，電容佈線層549也可以藉由進行與閘極電極層548相同的製程來形成。
可以藉由電漿CVD法或濺射法等使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉿、氧化鎵或氧化鋁等形成閘極絕緣層546。
可以用於閘極電極層510、閘極電極層548、電容佈線層549、金屬層542a、金屬層542b及連接電極層543的導電膜可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法形成。此外，作為導電膜的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的一種或多種的材料。
導電膜既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。
接著，以閘極電極層548為掩模，進行使摻雜劑(本實施方式中的硼)穿過閘極絕緣層546、金屬層542a及金屬層542b導入到氧化物半導體層544的雜質導入處理，然後進行加熱處理。藉由進行上述製程，以自對準的方式在氧化物半導體層544中形成通道形成區570、一對低電阻區572、源極區574及汲極區576。另外，通道形 成區570及一對低電阻區572形成在比形成源極區574及汲極區576的區域薄的區域。
另外，在雜質導入處理後的加熱處理中，在氧化物半導體層544與金屬層542a及金屬層542b接觸的狀態下進行加熱。在氧化物半導體層544與金屬層542a及金屬層542b接觸的狀態下進行加熱的情況下，將金屬層542a及金屬層542b起反應到氧化物半導體層544中，以及/或者將金屬層542a及金屬層542b擴散到氧化物半導體層544中，從而可以使源極區574及汲極區576的電阻更低。
藉由具有在通道長度方向上夾著通道形成區570地包括一對低電阻區572、源極區574及汲極區576的氧化物半導體層544，該電晶體562的導通特性(例如，導通電流及場效應遷移率)高，能夠進行高速工作及高速回應。另外，氧化物半導體層544的重疊於閘極電極層548的區域的厚度與形成源極區574及汲極區576的區域的厚度不同。與閘極電極層重疊的區域的氧化物半導體層544的厚度比形成源極區574及汲極區576的區域的氧化物半導體層544的厚度薄。另外，在氧化物半導體層544中的厚度薄的區域中形成通道形成區570。藉由減薄通道形成區570的氧化物半導體層544的厚度，可以使臨界電壓(Vth)調整為正方向。
另外，通道形成區570設置在一對低電阻區572之間。藉由採用上述結構，可以緩和對通道形成區570施加的電場。另外，源極區574及汲極區576直接形成在氧化 物半導體層544中，並隔著低電阻區572與通道形成區570接觸。藉由採用上述結構，可以降低通道形成區570與源極區574及汲極區576之間的接觸電阻。
接著，在電晶體562上形成保護層552。保護層552可以使用濺射法或CVD法等形成。另外，也可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁等無機絕緣材料的材料形成。
接著，在保護層552、閘極絕緣層546、金屬層542a及金屬層542b中形成到達源極區574及汲極區576的開口。另外，同時在保護層552及閘極絕緣層546中形成到達連接電極層543的開口。藉由使用掩模等選擇性地進行蝕刻來形成該開口。
然後，在上述開口中形成：與連接電極層543及源極區574接觸的佈線層580a；以及與汲極區576接觸的佈線層580b。另外，隔著佈線層580a，電晶體540的閘極電極層510與電晶體562的源極區574電連接。
佈線層580a及佈線層580b在使用濺射法等的PVD法或電漿CVD法等的CVD法形成導電膜之後對該導電膜進行蝕刻加工來形成。另外，作為導電膜的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或包含上述元素的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的任一種或多種的材料。
接著，在保護層552、佈線層580a及佈線層580b上形成絕緣層582。絕緣層582可以使用聚醯亞胺、丙烯酸 樹脂、苯並環丁烯類樹脂等的有機材料。
接著，在絕緣層582中形成到達佈線層580a及佈線層580b的開口。藉由使用掩模等選擇性地進行蝕刻來形成該開口。
然後，在上述開口中形成接觸於佈線層580a及佈線層580b的佈線層584。另外，圖7A至圖7C不示出佈線層580a及佈線層580b與佈線層584的連接部分。
佈線層584可以使用與佈線層580a及佈線層580b同樣的材料及方法等形成。
藉由上述製程製造電晶體562及電容元件564。電晶體562具有高純度化且含有填補氧缺損的過剩的氧的氧化物半導體層544。因此，電晶體562的電特性變動得到抑制並在電性上穩定。另外，在氧化物半導體層544中，通道形成區570藉由進行蝕刻來形成在比形成源極區574及汲極區576的區域薄的區域。由此，可以使臨界電壓(Vth)調整為正方向。
另外，電容元件564由連接電極層543、閘極絕緣層546及電容佈線層549構成。另外，在不需要電容器的情況下，也可以採用不設置電容元件564的結構。
圖7C示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。在圖7C中，電晶體562的源極電極和汲極電極中的一方與電容元件564的電極的一方與電晶體540的閘極電極電連接。另外，第一佈線(1st Line：也稱為源極線)與電晶體540的源極電極電連接，第二佈線 (2nd Line：也稱為位元線)與電晶體540的汲極電極電連接。另外，第三佈線(3rd Line：也稱為第一信號線)與電晶體562的源極電極和汲極電極中的另一方電連接，並且第四佈線(4th Line：也稱為第二信號線)與電晶體562的閘極電極電連接。並且，第五佈線(5th Line：也稱為字線)與電容元件564的電極的另一方電連接。
由於使用氧化物半導體的電晶體562的截止電流極小，所以藉由使電晶體562處於截止狀態，可以極長時間地保持電晶體562的源極電極和汲極電極中的一方與電容元件564的電極的一方與電晶體540的閘極電極電連接的節點(以下，節點FG)的電位。此外，藉由具有電容元件564，可以容易保持施加到節點FG的電荷，並且，可以容易讀出所保持的資訊。
在使半導體裝置儲存資訊時(寫入)，首先，將第四佈線的電位設定為使電晶體562成為導通狀態的電位，來使電晶體562處於導通狀態。由此，第三佈線的電位被供給到節點FG，由此節點FG積蓄所定量的電荷。這裏，施加賦予兩種不同電位電平的電荷(以下，稱為低(Low)電平電荷、高(High)電平電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體562成為截止狀態的電位來使電晶體562處於截止狀態，節點FG變為浮動狀態，從而節點FG處於保持所定的電荷的狀態。如上所述，藉由使節點FG積蓄並保持所定量的電荷，可以使儲存單元儲存資訊。
因為電晶體562的截止電流極小，所以供給到節點FG的電荷被長時間地保持。因此，不需要更新工作或者可以使更新工作的頻率變為極低，從而可以充分降低耗電量。此外，即使沒有電力供給，也可以在較長期間內保持儲存內容。
在讀出所儲存的資訊的情況(讀出)下，當在對第一佈線供給所定的電位(恆定電位)的狀態下對第五佈線施加適當的電位(讀出電位)時，對應於保持於節點FG的電荷量而電晶體540處於不同的狀態。這是因為如下緣故：通常，在電晶體540是n通道型時，節點FG保持High電平電荷時的電晶體540的外觀閾值Vth_H低於節點FG保持Low電平電荷時的電晶體540的外觀閾值Vth_L。在此，外觀閾值是指為了使電晶體540處於“導通狀態”而需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別節點FG所保持的電荷。例如，在寫入中在被施加High電平電荷的情況下，當第五佈線的電位為V0(>Vth_H)時，電晶體540處於“導通狀態”。在被施加Low電平電荷的情況下，即使第五佈線的電位為V0(<Vth_L)，電晶體540也保持“截止狀態”。由此，藉由控制第五佈線的電位來讀出電晶體540的導通狀態或截止狀態(讀出第二佈線的電位)，可以讀出所儲存的資訊。
此外，當重寫所儲存的資訊時，藉由對利用上述寫入保持所定量的電荷的節點FG供給新電位，來使節點FG 保持有關新資訊的電荷。明確而言，將第四佈線的電位設定為使電晶體562處於導通狀態的電位，來使電晶體562處於導通狀態。由此，第三佈線的電位(有關新資訊的電位)供給到節點FG，節點FG積蓄所定量的電荷。然後，藉由將第四佈線的電位設定為使電晶體562處於截止狀態的電位，來使電晶體562處於截止狀態，從而使節點FG保持有關新資訊的電荷。也就是說，藉由在利用第一寫入使節點FG保持所定量的電荷的狀態下，進行與第一寫入相同的工作(第二寫入)，可以重寫儲存的資訊。
本實施方式所示的電晶體562藉由將本說明書所公開的高純度化且包含過剩的氧的氧化物半導體膜用於氧化物半導體層544，可以充分降低電晶體562的截止電流。並且，藉由使用這種電晶體，可以得到能夠在極長期間內保持儲存內容的半導體裝置。
另外，在本實施方式所示的電晶體562藉由具有在通道長度方向上夾著通道形成區地包括一對低電阻區、源極區及汲極區的氧化物半導體層，該電晶體的導通特性(例如，導通電流及場效應遷移率)高，能夠進行高速工作及高速回應。另外，氧化物半導體層的重疊於閘極電極層的區域的厚度與形成源極區及汲極區的區域的厚度不同。與閘極電極層重疊的區域的氧化物半導體層的厚度比形成源極區及汲極區的區域的氧化物半導體層的厚度薄。另外，在氧化物半導體層中的厚度薄的區域中形成通道形成區。藉由減薄通道形成區的氧化物半導體層的厚度，可以使臨 界電壓(Vth)調整為正方向。從而，可以實現常關閉型半導體裝置。
另外，通道形成區設置在一對低電阻區之間。藉由採用上述結構，可以緩和對通道形成區施加的電場。另外，源極區及汲極區直接形成在氧化物半導體層中，並隔著低電阻區與通道形成區接觸。藉由採用上述結構，可以降低通道形成區與源極區及汲極區之間的接觸電阻。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式6
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、音頻再生裝置、彈子機等大型遊戲機等。以下，對具備在上述實施方式中說明的半導體裝置的電子裝置的例子進行說明。
圖8A示出筆記本型個人電腦，包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由將實施方式1至實施方式5中的任一實施方式所示的半導體裝置應用於顯示部3003，可以提供高性能及高可靠性的筆記本型個人電腦。
圖8B示出可攜式資訊終端(PDA)，在主體3021中 設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作個人數位助理的觸控筆3022。藉由將實施方式1至實施方式5中的任一實施方式所示的半導體裝置應用於顯示部3023，可以提供更高性能及更高可靠性的可攜式資訊終端(PDA)。
圖8C示出電子書閱讀器的一個例子，該電子書閱讀器由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖8C中的顯示部2705)中顯示文章而在左邊的顯示部(圖8C中的顯示部2707)中顯示影像。藉由將實施方式1至實施方式5中的任一實施方式所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供高性能及高可靠性的電子書閱讀器。當作為顯示部2705使用半透過型或反射型液晶顯示裝置時，可以預料電子書閱讀器在較明亮的情況下也被使用，因此也可以設置太陽能電池而進行利用太陽能電池的發電及利用電池的充電。另外，當作為電池使用鋰離子電池時，有可以實現小型化等的優點。
此外，在圖8C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與外殼的顯示部相同的面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，圖8C所示的電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所希望的書籍資料等，然後下載的結構。
圖8D示出行動電話，由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由將實施方式1至實施方式5中的任一實施方式所示的半導體裝置應用於顯示面板2802，可以提供高性能及高可靠性的行動電話。
另外，顯示面板2802具備觸摸屏，圖8D使用虛線示出作為影像被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池2810輸出的電壓升壓到各電路 所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖8D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入到外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖8E示出數位攝像機，其包括主體3051、顯示部(A)3057、取景器3053、操作開關3054、顯示部(B)3055以及電池3056等。藉由將實施方式1至實施方式5中的任一實施方式所示的半導體裝置應用於顯示部(A)3057及顯示部(B)3055，可以提供高性能及高可靠性的數位攝像機。
圖8F示出電視機的一個例子，在該電視機中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由將實施方式1至實施方式5中的任一實施方式所 示的半導體裝置應用於顯示部9603，可以提供高性能及高可靠性的電視機。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行圖8F所示的電視機的操作。或者，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。
另外，圖8F所示的電視機採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式適當地組合而實施。
102‧‧‧基板
104‧‧‧氧化物絕緣層
106‧‧‧氧化物半導體層
108a‧‧‧金屬層
108b‧‧‧金屬層
110‧‧‧閘極絕緣層
112‧‧‧閘極電極層
114a‧‧‧源極區
114b‧‧‧汲極區
116‧‧‧低電阻區
118‧‧‧通道形成區
120‧‧‧保護層
122a‧‧‧佈線層
122b‧‧‧佈線層
140‧‧‧電晶體

Claims (7)

  1. 一種半導體裝置，包括：絕緣表面上的氧化物半導體層，其中該氧化物半導體層包括第一區域、第二區域及在該第一區域和該第二區域之間的第三區域；在該第一區域上並與該第一區域接觸的第一金屬層；在該第二區域上並與該第二區域接觸的第二金屬層；該氧化物半導體層上的閘極絕緣層；以及該閘極絕緣層上的閘極電極層，其中，源極區係形成在該第一區域中及汲極區係形成在該第二區域中，其中，該第一區域的厚度和該第二區域的厚度中的每一個係大於該第三區域的厚度，其中，該第三區域包括與該閘極電極層重疊的通道形成區，其中，該源極區和該汲極區的銦濃度中的每一個係大於該通道形成區的銦濃度，其中，該源極區的電阻和該汲極區的電阻中的每一個係小於該通道形成區的電阻，其中，該第一金屬層的端部與該第一區域的端部一致，以及其中，該第二金屬層的端部與該第二區域的端部一致。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第 一區域的該端部與該閘極電極層的端部一致。
  3. 一種半導體裝置，包括：絕緣表面上的氧化物半導體層，其中該氧化物半導體層包括第一區域、第二區域及在該第一區域和該第二區域之間的第三區域；在該第一區域上並與該第一區域接觸的第一金屬層；在該第二區域上並與該第二區域接觸的第二金屬層；該氧化物半導體層上的閘極絕緣層；以及該閘極絕緣層上的閘極電極層，其中，該第一區域的厚度和該第二區域的厚度中的每一個係大於該第三區域的厚度，其中，源極區係形成在該第一區域中及汲極區係形成在該第二區域中，其中，該第三區域包括通道形成區及具有比該通道形成區低的電阻的低電阻區，其中，該通道形成區與該閘極電極層重疊，其中，該源極區和該汲極區的銦濃度中的每一個係大於該通道形成區的銦濃度，其中，該第一金屬層的端部與該第一區域的端部一致，以及其中，該第二金屬層的端部與該第二區域的端部一致。
  4. 根據申請專利範圍第1或3項之半導體裝置，還包括： 該閘極電極層上的保護層；以及該保護層上的佈線層，該佈線層與該源極區及該汲極區電接觸。
  5. 根據申請專利範圍第1或3項之半導體裝置，其中該絕緣表面是氧化物絕緣表面。
  6. 根據申請專利範圍第1或3項之半導體裝置，其中該閘極電極層在通道長度方向上的長度係小於或等於該氧化物半導體層的該第三區域在該通道長度方向上的長度。
  7. 根據申請專利範圍第3項之半導體裝置，其中該低電阻區係設置在該通道形成區與該源極區或該汲極區之間。
TW106116471A 2011-06-17 2012-05-31 半導體裝置及其製造方法 TWI686871B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011134971 2011-06-17
JP2011-134971 2011-06-17

Publications (2)

Publication Number Publication Date
TW201732952A TW201732952A (zh) 2017-09-16
TWI686871B true TWI686871B (zh) 2020-03-01

Family

ID=47352972

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101119537A TWI595565B (zh) 2011-06-17 2012-05-31 半導體裝置及其製造方法
TW106116471A TWI686871B (zh) 2011-06-17 2012-05-31 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101119537A TWI595565B (zh) 2011-06-17 2012-05-31 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20120319113A1 (zh)
JP (3) JP6145251B2 (zh)
KR (1) KR20130005221A (zh)
TW (2) TWI595565B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
KR102141977B1 (ko) * 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014229713A (ja) * 2013-05-21 2014-12-08 独立行政法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103560113B (zh) * 2013-11-15 2017-02-01 北京京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置
JP2015204368A (ja) * 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
US10032888B2 (en) * 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6732713B2 (ja) * 2017-10-04 2020-07-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US20220085214A1 (en) 2019-01-29 2022-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
KR20210085942A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
EP4286339A1 (en) * 2022-05-31 2023-12-06 Imec VZW Mixed metal oxides

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107088A1 (en) * 1997-06-30 2003-06-12 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US20070272922A1 (en) * 2006-04-11 2007-11-29 Samsung Electronics Co. Ltd. ZnO thin film transistor and method of forming the same
TW200802888A (en) * 2006-02-02 2008-01-01 Kochi Ind Promotion Ct Thin film transistor and manufacturing method thereof
CN101252134A (zh) * 2007-02-22 2008-08-27 株式会社半导体能源研究所 半导体装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
JP3372110B2 (ja) * 1994-09-13 2003-01-27 株式会社東芝 半導体装置
JP3461277B2 (ja) * 1998-01-23 2003-10-27 株式会社東芝 半導体装置及びその製造方法
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
GB0316395D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
WO2006019157A1 (ja) * 2004-08-20 2006-02-23 National Institute Of Advanced Industrial Science And Technology 半導体素子及びその製造方法
JP2006278674A (ja) * 2005-03-29 2006-10-12 Nec Electronics Corp 電界効果トランジスタとその製造方法、及び半導体装置
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
US7364957B2 (en) * 2006-07-20 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
US7851352B2 (en) * 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
JP2009076736A (ja) * 2007-09-21 2009-04-09 Mitsubishi Electric Corp 半導体装置、表示装置及びその製造方法
JP5244364B2 (ja) * 2007-10-16 2013-07-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN101582447B (zh) * 2008-05-14 2010-09-29 清华大学 薄膜晶体管
JP5372435B2 (ja) * 2008-09-02 2013-12-18 株式会社ジャパンディスプレイ 表示装置
JP5515266B2 (ja) * 2008-09-30 2014-06-11 大日本印刷株式会社 ディスプレイ用薄膜トランジスタ基板及びその製造方法
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170100065A (ko) * 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011078398A1 (en) * 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
JP5576814B2 (ja) * 2011-02-25 2014-08-20 日本放送協会 半導体デバイス及びその製造方法
US8652914B2 (en) * 2011-03-03 2014-02-18 International Business Machines Corporation Two-step silicide formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107088A1 (en) * 1997-06-30 2003-06-12 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
TW200802888A (en) * 2006-02-02 2008-01-01 Kochi Ind Promotion Ct Thin film transistor and manufacturing method thereof
US20070272922A1 (en) * 2006-04-11 2007-11-29 Samsung Electronics Co. Ltd. ZnO thin film transistor and method of forming the same
CN101252134A (zh) * 2007-02-22 2008-08-27 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
JP2017183739A (ja) 2017-10-05
JP2013021317A (ja) 2013-01-31
JP2019012843A (ja) 2019-01-24
TW201732952A (zh) 2017-09-16
TWI595565B (zh) 2017-08-11
JP6408644B2 (ja) 2018-10-17
US20120319113A1 (en) 2012-12-20
TW201301406A (zh) 2013-01-01
KR20130005221A (ko) 2013-01-15
JP6145251B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
TWI686871B (zh) 半導體裝置及其製造方法
KR102211515B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6487088B2 (ja) 半導体装置の作製方法
JP6088312B2 (ja) 半導体装置
KR102102718B1 (ko) 반도체 소자, 반도체 소자의 제작 방법 및 반도체 소자를 이용한 반도체 장치
US8314637B2 (en) Non-volatile latch circuit and logic circuit, and semiconductor device using the same
JP6091905B2 (ja) 半導体装置
US8546892B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI588910B (zh) 半導體裝置的製造方法
JP6082562B2 (ja) 半導体装置
JP6097793B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees