KR20210085942A - 박막 트랜지스터 및 이를 포함하는 표시장치 - Google Patents

박막 트랜지스터 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20210085942A
KR20210085942A KR1020190179534A KR20190179534A KR20210085942A KR 20210085942 A KR20210085942 A KR 20210085942A KR 1020190179534 A KR1020190179534 A KR 1020190179534A KR 20190179534 A KR20190179534 A KR 20190179534A KR 20210085942 A KR20210085942 A KR 20210085942A
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
active layer
oxide
Prior art date
Application number
KR1020190179534A
Other languages
English (en)
Inventor
옥경철
서정석
윤필상
노지용
장재만
조인탁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190179534A priority Critical patent/KR20210085942A/ko
Priority to US17/124,344 priority patent/US11574843B2/en
Priority to CN202011528756.5A priority patent/CN113130659B/zh
Priority to EP20217301.9A priority patent/EP3846226A1/en
Priority to TW109146890A priority patent/TWI791182B/zh
Publication of KR20210085942A publication Critical patent/KR20210085942A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예는, 기판 상의 제1 절연층, 상기 제1 절연층 상의 액티브층 및 상기 액티브층과 이격되어 상기 액티브층과 적어도 일부 중첩하는 게이트 전극을 포함하고, 상기 액티브층은 산화물 반도체 물질로 이루어진 단결정(single crystal) 구조를 가지며, 상기 액티브층과 접하는 상기 제1 절연층의 상면은 산소(O)로 이루어진 산소(O) 층인 박막 트랜지스터 및 상기 박막 트랜지스터를 포함하는 표시장치를 제공한다. 또한, 본 발명의 일 실시예는 상기 박막 트랜지스터의 제조방법을 제공한다.

Description

박막 트랜지스터 및 이를 포함하는 표시장치{THIN FILM TRANSISTOR AND DISPLAY APPARATUS COMPRISING THE SAME}
본 발명은 박막 트랜지스터 및 표시장치에 관한 것으로, 산화물 반도체 물질로 이루어진 단결정 구조를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이러한 박막 트랜지스터를 포함하는 표시장치에 관한 것이다.
박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판(210) 상에 제조될 수 있기 때문에, 액정표시장치(Liquid Crystal Display Device) 또는 유기 발광장치(Organic Light Emitting Device) 등과 같은 표시장치의 스위칭 소자 또는 구동 소자로 널리 이용되고 있다.
박막 트랜지스터는, 액티브층을 구성하는 물질을 기준으로 하여, 비정질 실리콘이 액티브층으로 사용되는 비정질 실리콘 박막 트랜지스터, 다결정 실리콘이 액티브층으로 사용되는 다결정 실리콘 박막 트랜지스터, 및 산화물 반도체가 액티브층으로 사용되는 산화물 반도체 박막 트랜지스터로 구분될 수 있다.
산소의 함량에 따라 큰 저항 변화를 갖는 산화물 반도체 박막 트랜지스터(Oxide semiconductor TFT)는 원하는 물성을 용이하게 얻을 수 있다는 장점을 가지고 있다. 또한, 산화물 반도체 박막 트랜지스터의 제조 과정에서 비교적 낮은 온도에서 액티브층을 구성하는 산화물이 성막될 수 있기 때문에 제조비용이 저렴하다. 산화물의 특성상, 산화물 반도체는 투명하기 때문에, 투명 디스플레이를 구현하는 데도 유리하다. 그러나, 산화물 반도체 박막 트랜지스터는 낮은 이동도를 갖는다는 단점이 있다.
산화물 반도체 박막 트랜지스터의 이동도를 향상시키기 위해 산화물 반도체를 단결정 구조로 만드는 방법이 있다.
그런데, 대면적에 걸쳐 단결정의 산화물 반도체를 만드는 것은 용이하지 용이하지 않다. 예를 들어, 대면적에 걸쳐 단결정 산화물 반도체를 형성하기 위해서는, 500℃ 이상의 고온으로 산화물 반도체를 열처리를 하거나, YSZ(Yttria-Stabilized-Zirconia) 기판과 같은 특정의 기판에서 산화물 반도체를 에피택시얼 성장시키는 것이 필요하다. 이와 같이, 산화물 반도체를 이용하여 단결정을 만드는 것이 용이하지 않다.
본 발명의 일 실시예는, 단결정 구조를 갖는 산화물 반도층을 포함하는 박막 트랜지스터를 제공하고자 한다.
본 발명의 다른 일 실시예는, 단결정 구조를 갖는 산화물 반도체층으로 이루어진 액티브층을 포함하여, 우수한 이동도를 갖는 박막 트랜지스터를 제공하고자 한다.
본 발명의 또 다른 일 실시예는, 산화물 반도체층 하부에 위치하는 절연층의 구조를 제어하여, 단결정 구조를 갖는 산화물 반도체층을 만드는 방법을 제공하고자 한다.
본 발명의 또 다른 일 실시예는, 우수한 이동도를 갖는 산화물 반도체 박막 트랜지스터를 포함하는 표시장치를 제공하고자 한다.
전술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예는, 기판 상의 제1 절연층, 상기 제1 절연층 상의 액티브층 및 상기 액티브층과 이격되어 상기 액티브층과 적어도 일부 중첩하는 게이트 전극을 포함하고, 상기 액티브층은 산화물 반도체 물질로 이루어진 단결정(single crystal) 구조를 가지며, 상기 액티브층과 접하는 상기 제1 절연층의 상면(upper surface)은 산소(O)로 이루어진 산소(O) 층인, 박막 트랜지스터를 제공한다.
상기 액티브층은 금속 원소를 포함하고, 상기 액티브층의 하부면의 금속 원소는 상기 제1 절연층의 상기 산소층의 산소(O)와 결합된다.
상기 제1 절연층은, 에피(Epi)-산화물층을 포함하며, 상기 에피(Epi)-산화물층은 상기 액티브층과 접촉한다.
상기 에피(Epi)-산화물층은 실리콘 산화물(SiOx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 실리케이트(Hf-SiOx) 및 지르코늄 실리케이트(Zr-SiOx) 중 적어도 하나를 포함할 수 있다.
상기 제1 절연층은, 상기 기판과 에피(Epi)-산화물층 사이에 배치된 CVD층 및 ALD층 중 적어도 하나를 더 포함할 수 있다.
상기 액티브층은 ZO(ZnO)계, IZO계(InZnO)계, IGZO(InGaZnO)계, TO(SnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계, GO(GaO)계, IO(InO)계 및 ITZO(InSnZnO) 산화물 반도체 물질 중 적어도 하나를 포함한다.
상기 액티브층은, 제1 산화물 반도체층 및 상기 제1 산화물 반도체층 상의 제2 산화물 반도체층을 포함할 수 있다.
상기 박막 트랜지스터는 상기 액티브층 상의 제2 절연층을 더 포함할 수 있다. 상기 제2 절연층은 원자층 증착(atomic layer deposition, ALD) 방법 또는 유기금속화학증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의하여 형성될 수 있다.
상기 제2 절연층은 실리콘 산화물(SiOx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 실리케이트(Hf-SiOx) 및 지르코늄 실리케이트(Zr-SiOx) 중 적어도 하나를 포함할 수 있다.
상기 제1 절연층은 상기 기판과 상기 액티브층 사이에 배치된다.
상기 액티브층은 상기 제1 절연층과 상기 게이트 전극 사이에 배치될 수 있다.
상기 게이트 전극은 상기 기판과 상기 제1 절연층 사이에 배치될 수 있다.
본 발명의 다른 일 실시예는, 상기 박막 트랜지스터를 포함하는 표시장치를 제공한다.
본 발명의 또 다른 일 실시예는, 기판 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 액티브층을 형성하는 단계 및 상기 액티브층과 이격되어 상기 액티브층과 적어도 일부 중첩하는 게이트 전극을 형성하는 단계를 포함하고, 상기 제1 절연층을 형성하는 단계는 상기 제1 절연층의 상면을 산소로 처리하는 단계를 포함하고, 상기 액티브층은 산화물 반도체 물질에 의하여 형성되는, 박막 트랜지스터의 제조방법을 제공한다.
상기 제1 절연층의 상면(upper surface)은 산소층이다.
상기 제1 절연층을 형성하는 단계는, 에피(Epi)-산화물층을 형성하는 단계를 포함할 수 있다.
상기 에피(Epi)-산화물층은, 원자층 증착(atomic layer deposition, ALD) 방법 또는 유기금속화학증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의하여 형성될 수 있다.
상기 액티브층은, 원자층 증착(ALD) 방법 또는 유기금속화학증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의하여 형성될 수 있다.
상기 에피(Epi)-산화물층을 형성하는 단계 전에, CVD 층을 형성하는 단계 및 원자층 증착(ALD) 방법에 의하여 ALD 층을 형성하는 단계 중 적어도 하나를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 절연층의 구조를 제어하여, 단결정 구조를 갖는 산화물 반도체층을 제조할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터는, 단결정 구조를 갖는 산화물 반도체층으로 이루어진 액티브층을 포함하여, 우수한 이동도를 가질 수 있다.
이러한 박막 트랜지스터를 포함하는 본 발명의 일 실시예에 따른 표시장치는 우수한 표시 성능을 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 5는 제1 절연층과 액티브층의 경계 부분에 대한 개념도이다.
도 6a는 비교예에 따른 박막 트랜지스터의 단면도이다.
도 6b는 도 6a에 도시된 비교예에 따른 박막 트랜지스터의 액티브 층에 대한 투과형 전자 현미경(TEM) 사진이다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터의 액티브 층에 대한 투과형 전자 현미경(TEM) 사진이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 표시장치의 개략도이다.
도 9는 도 8의 어느 한 화소에 대한 회로도이다.
도 10은 도 8의 화소에 대한 평면도이다.
도 11은 도 10의 I-I'를 따라 자른 단면도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 표시장치의 화소에 대한 회로도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 표시장치의 화소에 대한 회로도이다.
도 14는 본 발명의 또 다른 일 실시예에 따른 표시장치의 화소에 대한 회로도이다.
도 15a 내지 15e는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 공정도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 알려주기 위해 제공되는 것이다. 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 구성 요소는 동일 참조 부호로 지칭될 수 있다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략된다.
본 명세서에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이라는 표현이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소가 단수로 표현된 경우, 특별히 명시적인 기재 사항이 없는 한 복수를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
예를 들어, "~상에", "~상부에", "~하부에", "~옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, "바로" 또는 "직접"이라는 표현이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수 있다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 마찬가지로, 예시적인 용어인 "위" 또는 "상"은 위와 아래의 방향을 모두 포함할 수 있다.
시간 관계에 대한 설명일 경우, 예를 들어, "~ 후에", "~ 에 이어서", "~ 다음에", "~ 전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이라는 표현이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시될 수도 있다.
본 발명의 실시예들을 설명하는 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
본 발명의 실시예들에 있어서, 소스 전극과 드레인 전극은 설명의 편의를 위하여 구별한 것일 뿐, 소스 전극과 드레인 전극은 서로 바뀔 수 있다. 소스 전극이 드레인 전극이 되고, 드레인 전극이 소스 전극이 될 수 있다. 또한, 어느 한 실시예의 소스 전극은 다른 실시에에서 드레인 전극이 될 수 있고, 어느 한 실시예의 드레인 전극은 다른 실시예에서 소스 전극이 될 수 있다.
본 발명의 어떤 실시예에서는, 설명의 편의를 위해 소스 영역과 소스 전극을 구별하고 드레인 영역과 드레인 전극을 구별하기도 하지만, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 소스 영역이 소스 전극이 될 수 있고, 드레인 영역이 드레인 전극이 될 수 있다. 또한, 소스 영역이 드레인 전극이 될 수도 있고, 드레인 영역이 소스 전극이 될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터(100)의 단면도이다.
도 1를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터(100)는 기판(110) 상의 제1 절연층(120), 액티브층(130) 및 게이트 전극(160)을 포함한다.
기판(110)으로 유리 또는 플라스틱이 이용될 수 있다. 플라스틱으로 플렉서블 특성을 갖는 투명 플라스틱, 예를 들어, 폴리이미드가 이용될 수 있다.
기판(110) 상에 차광층(180)이 배치된다. 차광층(180)은 기판(110)으로부터 입사되는 광을 차단하여, 액티브층(130)을 보호한다. 다른 구조물이 광 차단 역할을 하는 경우, 차광층(180)은 생략될 수도 있다.
제1 절연층(120)은 기판(110) 및 차광층(180) 상에 배치된다.
제1 절연층(120)은 절연성을 가지며 액티브층(130)을 보호한다. 제1 절연층(120)을 버퍼층이라고도 한다.
도 1을 참조하면, 제1 절연층(120)은 에피(Epi)-산화물층(122)을 포함할 수 있다. 또한, 제1 절연층(120)은, 기판(110)과 에피(Epi)-산화물층(122) 사이에 배치된 CVD(Chemical Vapor Deposition)층(121)을 더 포함할 수 있다.
CVD층(121)은 화학 기상 증착(Chemical Vapor Deposition)에 의하여 형성될 수 있다. 에피(Epi)-산화물층(122)은 원자층 증착(Atomic Layer Deposition)에 의하여 형성될 수도 있고, 유기금속화학증착법(MOCVD)에 의하여 형성될 수도 있다.
제1 절연층(120)은 절연성을 갖는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 실리케이트 (Hf-SiOx) 및 지르코늄 실리케이트 (Zr-SiOx) 중 적어도 하나를 포함할 수 있다.
구체적으로, CVD층(121)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다. CVD층(121)은 액티브층(130)을 보호하고 차광층(180)과 액티브층(130)을 절연시키는 역할을 할 수 있다.
에피(Epi)-산화물층(122)은 실리콘 산화물(SiOx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 실리케이트 (Hf-SiOx) 및 지르코늄 실리케이트 (Zr-SiOx) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 액티브층(130)과 접하는 제1 절연층(120)의 상면(supper surface)은 산소(O)로 이루어진 산소(O) 층이다. 도 1을 참조하면, 액티브층(130)과 접하는 에피(Epi)-산화물층(122)의 상면(supper surface)이 산소(O)로 이루어진 산소(O) 층일 수 있다.
제1 절연층(120)의 상면이 산소(O) 층이 되도록 하기 위해, 제1 절연층(120)의 상면을 산소로 처리할 수 있다. 예를 들어, 원자층 증착(Atomic Layer Deposition)에 의하여 에피(Epi)-산화물층(122)을 형성할 때, 마지막 단계에서 산소 기체(O2)를 이용하여 에피(Epi)-산화물층(122)의 표면을 처리함으로써, 에피(Epi)-산화물층(122)의 상면이 산소(O) 층이 되도록 할 수 있다. 또는, 유기금속화학증착법(MOCVD)에 의하여 에피(Epi)-산화물층(122)을 형성할 때, 마지막 단계에서 산소 기체(O2)를 이용하여 에피(Epi)-산화물층(122)의 표면을 처리함으로써, 에피(Epi)-산화물층(122)의 상면이 산소(O) 층이 되도록 할 수 있다
제1 절연층(120)의 상면에 배열된 산소(O)들은 액티브층(130)을 구성하는 산화물 반도체 물질들이 에피택시얼 성장(epitaxial growth)하도록 하는 기재가 될 수 있다. 그에 따라, 액티브층(130)이 단결정 구조를 가질 수 있다. 구체적으로, 에피(Epi)-산화물층(122)은 액티브층(130)이 에피택시얼 성장을 할 수 있도록 한다. 보다 구체적으로, 제1 절연층(120)의 상부에 위치하는 산화물층인 에피(Epi)-산화물층(122)의 원자 배열에 따라, 액티브층(130)이 에피택시얼 성장(epitaxial growth)할 수 있다. 따라서, 본 발명의 일 실시예에 따르면, 제1 절연층(120)의 상부에 위치하는 산화물층을 에피(Epi)-산화물층(122)이라고 한다.
액티브층(130)은 제1 절연층(120) 상에 배치된다. 보다 구체적으로, 액티브층(130)은 에피(Epi)-산화물층(122) 상에 배치된다. 본 발명의 일 실시예에 따르면, 에피(Epi)-산화물층(122)은 액티브층(130)과 접촉한다.
액티브층(130)은 산화물 반도체 물질을 포함한다. 본 발명의 일 실시예에 따르면, 액티브층(130)은 산화물 반도체 물질로 이루어진 산화물 반도체층이다. 또한, 액티브층(130)은 단결정 구조(single crystal structure)를 갖는다. 본 발명의 일 실시예에서, 단결정은 결정 전체가 일정한 결정축을 따라 규칙적으로 생성된 고체를 의미한다.
본 발명의 일 실시예에 따르면, 산화물 반도체 물질로 이루어진 액티브층(130)은 금속 원소를 포함하고, 액티브층(130)의 하부면의 금속 원소(M)는 제1 절연층(120) 상면의 산소층을 구성하는 산소(O)와 결합된다(도 5 참조).
보다 구체적으로, 액티브층(130)의 하부면의 금속 원소(M)는, 에피(Epi)-산화물층(122)의 상면에 형성된 산소(O)층을 구성하는 산소(O)와 결합한다.
액티브층(130)의 하부면에서 금속 원소(M)가, 먼저 에피(Epi)-산화물층(122)의 상면의 산소(O)와 결합한 후, 계속적으로 결정이 성장함으로써, 산화물 반도체 물질들이 에피택시얼 성장(epitaxial growth)할 수 있다.
구체적으로, 액티브층(130)에 있어서, 금속 원소(M)가 에피(Epi)-산화물층(122)의 상면의 산소(O)와 결합하는 전구체(precursor) 역할을 하고, 이어 산소(O2) 및 금속 원소(M)에 의한 성막이 이루어져, 산화물 반도체 물질들에 의한 에피택시얼 성장(epitaxial growth)이 가능해 질 수 있다. 그 결과, 액티브층(130)이 단결정 구조를 가질 수 있다.
액티브층(130)을 구성하는 산화물 반도체 물질들이 에피택시얼 성장(epitaxial growth)하도록 하기 위해, 액티브층(130)은 원자층 증착(Atomic Layer Deposition)에 의하여 만들어질 수 있다.
제1 절연층(120)의 상면인 에피(Epi)-산화물층(122)의 상면 전체에 걸쳐 산소(O2) 처리를 하고, 전구체 역할을 하는 금속 원소(M)가 에피(Epi)-산화물층(122)의 상면의 산소(O)와 충분히 결합하도록 한 후, 산화물 반도체층 형성을 위한 산소(O2)와 금속 원소(M)를 순차적으로(step by step) 인가함으로써, 고온 열처리 없이도 대면적에 걸쳐 산화물 반도체층의 단결정이 형성될 수 있다.
따라서 본 발명의 일 실시예에 따르면, 저온에서 대면적에 산화물 반도체 물질로 이루어진 단결정을 형성할 수 있다.
단결정 구조를 갖는 산화물 반도체층은 다결정 구조 또는 비정질 구조를 갖는 산화물 반도체층에 비하여 우수한 이동도(Field Effect Mobility)를 가질 수 있다. 그 결과, 본 발명의 일 실시예에 따른 박막 트랜지스터(100)는 우수한 이동도를 가질 수 있다.
액티브층(130)은, 예를 들어, ZO(ZnO)계, IZO계(InZnO)계, IGZO(InGaZnO)계, TO(SnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계, GO(GaO)계, IO(InO)계 및 ITZO(InSnZnO) 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 보다 구체적으로, 액티브층(130)은, ZO(ZnO)계, IZO계(InZnO)계, IGZO(InGaZnO)계 및 TO(SnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다.
또한, 액티브층(130)은 단일막 구조를 가질 수도 있고, 복수 개의 산화물 반도층으로 이루어진 다층막 구조를 가질 수도 있다(도 3 참조).
액티브층(130) 상에 제2 절연층(140)이 배치된다. 제2 절연층(140)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있고, 금속 산화물 또는 금속 질화물을 포함할 수도 있다. 제2 절연층(140)은 단일막 구조를 가질 수도 있고, 다층막 구조를 가질 수도 있다.
제2 절연층(140)은, 예를 들어, 실리콘 산화물(SiOx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 실리케이트 (Hf-SiOx), 지르코늄 실리케이트 (Zr-SiOx) 중 적어도 하나를 포함할 수 있다. 이러한 제2 절연층(140)에 의하여 액티브층(130)의 단결정 구조가 효율적으로 보호 및 유지될 수 있다.
액티브층(130)과 게이트 전극(160) 사이에 배치된 도 1의 제2 절연층(140)을 게이트 절연막이라고 할 수 있다. 제2 절연층(140)은 원자층 증착(atomic layer deposition, ALD) 방법 또는 유기금속화학증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의하여 형성될 수 있다. 그에 따라, 본 발명의 일 실시예에 따르면, 기판(110)과 게이트 전극(160) 사이에 배치되는 제1 절연층(120), 액티브층(130) 및 제2 절연층(140)이 모두 원자층 증착(ALD) 방법에 의하여 형성될 수도 있고, 제1 절연층(120), 액티브층(130) 및 제2 절연층(140)이 모두 유기금속화학증착법(MOCVD)에 의하여 형성될 수도 있다. 이 때, 액티브층(130)은 단결정 구조를 가지도록 형성된다.
제2 절연층(140) 상에 게이트 전극(160)이 배치된다. 게이트 전극(160)은 액티브층(130)과 절연되어, 액티브층(130)과 적어도 일부 중첩한다.
도 1을 참조하면, 제1 절연층(120)은 기판(110)과 액티브층(130) 사이에 배치되고, 액티브층(130)은 제1 절연층(120)과 게이트 전극(160) 사이에 배치된다.
게이트 전극(160)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다. 게이트 전극(160)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.
게이트 전극(160) 상에 층간 절연막(170)이 배치된다. 층간 절연막(170)은 절연 물질로 이루어진 절연층이다. 구체적으로, 층간 절연막(170)은 유기물로 이루어질 수도 있고, 무기물로 이루어질 수도 있으며, 유기물층과 무기물층의 적층체로 이루어질 수도 있다.
층간 절연막(170) 상에 소스 전극(151) 및 드레인 전극(152)이 배치된다. 소스 전극(151)과 드레인 전극(152)은 서로 이격되어 각각 액티브층(130)과 연결된다. 소스 전극(151)과 드레인 전극(152)은 층간 절연막(170)에 형성된 콘택홀을 통하여 각각 액티브층(130)과 연결된다.
소스 전극(151) 및 드레인 전극(152)은 각각 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 소스 전극(151) 및 드레인 전극(152)은 각각 금속 또는 금속의 합금으로 된 단일층으로 이루어질 수도 있고, 2층 이상의 다중층으로 이루어질 수도 있다.
본 발명의 일 실시예에 따르면, 게이트 전극(160)을 마스크로 하는 선택적 도체화에 의하여, 액티브층(130)이 선택적으로 도체화될 수 있다.
액티브층(130) 중 게이트 전극(160)과 중첩하는 영역은 도체화되지 않아 채널부(131)가 된다. 액티브층(130) 중 제2 게이트 전극(160)과 중첩하지 않는 영역은 도체화되어 도체화부(132, 133)가 된다. 도체화부(132, 133)는, 일반적으로 채널부(131)의 양쪽에 형성된다.
본 발명의 일 실시예에 따르면, 예를 들어, 플라즈마 처리 또는 드라이 에치에 의하여 액티브층(130)이 선택적으로 도체화될 수 있다.
그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 도펀트를 이용하는 도핑에 의하여 액티브층(130)이 선택적으로 도체화될 수 있다. 이 때, 도핑된 영역이 도체화된다. 도핑을 위하여, 예를 들어, 붕소(B) 이온, 인(P) 이온, 비소(As) 이온 및 안티모니(Sb) 이온 중 적어도 하나에 의하여 도핑이 이루어질 수 있다.
또한, 광조사에 의하여 액티브층(130)이 선택적으로 도체화될 수도 있다.
도체화부(132, 133) 중 어느 하나는 소스 영역(132)이 되고, 다른 하나는 드레인 영역(133)이 된다. 소스 영역(132)은 소스 전극(151)과 연결되는 소스 연결부 역할을 할 수 있다. 드레인 영역(133)은 드레인 전극(152)과 연결되는 드레인 연결부 역할을 할 수 있다.
도면에 도시된 소스 영역(132)과 드레인 영역(133)은 설명의 편의를 위하여 구별된 것일 뿐, 소스 영역(132)과 드레인 영역(133)이 서로 바뀔 수도 있다. 전압에 따라, 도면에 표시된 소스 영역(132)이 드레인 영역(133)이 될 수도 있고, 드레인 영역(133)이 소스 영역(132)이 될 수도 있다. 또한, 필요에 따라, 소스 영역(132)이 소스 전극(151)이 될 수도 있고 드레인 전극(152)이 될 수도 있으며, 드레인 영역(133)이 드레인 전극(152)이 될 수도 있고 소스 전극(151)이 될 수도 있다.
도 1을 참조하면, 액티브층(130)은 제1 절연층(120)과 게이트 전극(160) 사이에 배치된다. 또는, 액티브층(130)은 기판(110)과 게이트 전극(160) 사이에 배치된다고 할 수 있다. 도 1에 도시된 바와 같이, 게이트 전극(160)이 액티브층(130)의 상부에 배치된 구조를 탑 게이트 구조라고도 한다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)의 단면도이다.
도 2를 참조하면, 제1 절연층(120)은 CVD층(121)과 기판(110) 사이에 배치된 ALD층(123)을 더 포함한다.
본 발명의 다른 일 실시예에 따르면, CVD층(121) 상에 배치되어 액티브층(130)과 접촉하는 에피(Epi)-산화물층(122)을 "상부 ALD층" 또는 "제1 ALD층"이라 하고, CVD층(121)과 기판(110) 사이에 배치된 ALD층(123)을 "하부 ALD층" 또는 "제2 ALD층"이라 할 수도 있다. 에피(Epi)-산화물층(122)을 MOCVD 층이라고 할 수도 있다.
ALD층은 일반적으로 균일한 원자 배치를 갖는다. 따라서, CVD층(121)과 기판(110) 사이에 기판(110)과 접촉하는 ALD층(123)이 배치됨으로써, 그 위에 배치되는 CVD층(121) 및 에피(Epi)-산화물층(122)이 보다 균일한 원자 배치를 갖도록 하는 환경을 만들어 줄 수 있다. 그 결과, 액티브층(130)을 구성하는 산화물 반도체 물질의 에피택시얼 성장(epitaxial growth)가 보다 원활하게 이루어져, 액티브층(130)이 우수한 균질도를 갖는 단결정 구조를 가질 수 있다.
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(300)의 단면도이다.
도 3을 참조하면, 액티브층(130)은 제1 산화물 반도체층(130a) 및 제1 산화물 반도체층(130a) 상의 제2 산화물 반도체층(130b)을 포함한다.
제1 산화물 반도체층(130a)은 제1 액티브층(120) 상에 배치되며, 제2 산화물 반도체층(130b)을 지지하는 지지층 역할을 할 수 있다. 제2 산화물 반도체층(130b)는 메인 채널층 역할을 할 수 있다.
지지층 역할을 하는 제1 산화물 반도체층(130a)은 우수한 막 안정성 및 기계적 안정성을 가질 수 있다. 제1 산화물 반도체층(130a)은, 예를 들어, IGZO (InGaZnO)계, IGO(InGaO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계 및 GO(GaO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의하여 제1 산화물 반도체층(130a)이 만들어질 수 있다.
제2 산화물 반도체층(130b)은, 예를 들어, IZO(InZnO)계, TO(SnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, ITZO (InSnZnO)계, IO(InO)계 등의 산화물 반도체 물질에 의해 만들어질 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의하여 제2 산화물 반도체층(130b)이 만들어질 수 있다.
도 4는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(400)의 단면도이다.
도 4의 박막 트랜지스터(400)는 기판(110) 상의 게이트 전극(160), 게이트 전극(160) 상의 제1 절연층(120), 제1 절연층(120) 상의 액티브층(130), 액티브층(130)과 연결된 소스 전극(151) 및 소스 전극(151)과 이격되어 액티브층(130)과 연결된 드레인 전극(152)을 포함한다.
액티브층(130)은 산화물 반도체 물질로 이루어진 단결정 구조를 갖는다.
제1 절연층(120)은 CVD층(121) 및 CVD층(121) 상의 에피(Epi)-산화물층(122)을 포함할 수 있다. 액티브층(130)과 접하는 제1 절연층(120)의 상면은 산소(O)로 이루어진 산소(O) 층이다. 액티브층(130)과 접하는 에피(Epi)-산화물층(122)의 상면이 산소(O)로 이루어진 산소(O) 층일 수 있다.
도 4를 참조하면, 제1 절연층(120)은 기판(110)과 액티브층(130) 사이에 배치되고, 게이트 전극(160) 기판(110)과 제1 절연층(120)과 사이에 배치된다.
도 4에 도시된 바와 같이, 게이트 전극(160)이 액티브층(130)의 아래에 배치된 구조를 바텀 게이트(bottom gate) 구조라고도 한다. 본 발명의 일 실시예에 따라, 단결정 구조를 갖는 액티브층(130)은 바텀 게이트(bottom gate) 구조의 박막 트랜지스터(400)에도 적용될 수 있다.
도 5는 제1 절연층(120)과 액티브층(130)의 경계 부분에 대한 개념도이다.
구체적으로, 도 5는, 제1 절연층(120) 중 에피(Epi)-산화물층(122)의 상부 및 액티브층(130)의 하부를 도시하고 있다.
도 5를 참조하면, 제1 절연층(120)의 상부는 에피(Epi)-산화물층(122)이며, 에피(Epi)-산화물층(122)의 상면(upper surface)은 산소(O)로 이루어진 산소(O) 층이다. 에피(Epi)-산화물층(122)의 상면은 액티브층(130)과 접하는 면이다.
원자층 증착(Atomic Layer Deposition)에 의하여 에피(Epi)-산화물층(122)을 형성할 때, 마지막 단계에서 산소 기체(O2)를 이용하여 에피(Epi)-산화물층(122)의 표면을 처리함으로써, 에피(Epi)-산화물층(122)의 상면이 산소(O) 층이 될 수 있다. 또는, 유기금속화학증착법(MOCVD)에 의하여 에피(Epi)-산화물층(122)을 형성할 때, 마지막 단계에서 산소 기체(O2)를 이용하여 에피(Epi)-산화물층(122)의 표면을 처리함으로써, 에피(Epi)-산화물층(122)의 상면이 산소(O) 층이 될 수 있다.
도 5를 참조하면, 액티브층(130)이 에피(Epi)-산화물층(122) 상에 배치되며, 액티브층(130)의 하부면의 금속 원소(M)가 에피(Epi)-산화물층(122) 상면의 산소(O)와 결합된다.
액티브층(130) 하면의 금속 원소(M)는 에피(Epi)-산화물층(122) 상면의 산소(O)와 결합하는 전구체(precursor) 역할을 한다. 이어, 전구체 역할을 하는 금속 원소(M) 상에 산소(O2)에 의한 성막이 이루어져 산소층이 형성되고, 다시 금속 원소(M)에 의한 성막이 이루어져 금속층이 형성된다. 이와 같이, 산화물 반도체 물질들에 의한 에피택시얼 성장(epitaxial growth)이 이루어져, 단결정 구조를 갖는 액티브층(130)이 형성될 수 있다.
제1 절연층(120)의 상면의 산소(O) 층은 액티브층(130)을 구성하는 산화물 반도체 물질들이 에피택시얼 성장(epitaxial growth)하도록 하는 기재 역할을 한다. 또한, 액티브층(130)을 구성하는 산화물 반도체 물질들이 에피택시얼 성장(epitaxial growth)하도록 하기 위해, 액티브층(130)은 원자층 증착(Atomic Layer Deposition)에 의하여 만들어질 수 있다. 또한, 액티브층(130)은 유기금속화학증착법(MOCVD)에 의하여 형성될 수도 있다.
이러한 방법에 의하여, 본 발명의 일 실시예에 따르면, 500℃ 이상의 온도에서 이루어지는 고온 열처리 없이, 저온에서 대면적에 산화물 반도체 물질로 이루어진 단결정이 형성될 수 있다.
도 6a는 비교예에 따른 박막 트랜지스터의 단면도이다.
도 6a에 도시된 비교예에 따른 박막 트랜지스터의 제1 절연층(120)은 에피(Epi)-산화물층(122)을 갖지 않는다. 도 6a를 참조하면, 제1 절연층(120)은 CVD층(121)으로 이루어진다.
제1 절연층(120)은 에피(Epi)-산화물층(122)을 가지지 않으므로, 도 6a에 도시된 비교예에 따른 박막 트랜지스터는 액티브층(130)을 구성하는 산화물 반도체 물질들이 에피택시얼 성장(epitaxial growth)하도록 하는 기재 역할을 하는 층을 포함하지 않는다. 그 결과, 비교예의 박막 트랜지스터에서, 액티브층(130)을 구성하는 산화물 반도체 물질들이 에피택시얼 성장을 하지 못하며, 그에 따라, 액티브층(130)이 단결정 구조를 갖지 못한다.
도 6a에 도시된 비교예에 따른 박막 트랜지스터는 액티브층(130)으로 IZO(InZnO) 산화물 반도체층을 갖는다. 비교예에 따른 박막 트랜지스터는 52.63 cm2/Vs의 전계 효과 이동도(Field Effect Mobility, μFE)를 갖는다. 비교예에 따른 박막 트랜지스터는 우수한 이동도를 가지지 못한다.
도 6b는 도 6a에 도시된 비교예에 따른 박막 트랜지스터의 액티브 층에 대한 투과형 전자 현미경(TEM) 사진이다. 도 6b를 참조하면, 비교예에 따른 박막 트랜지스터의 액티브 층은 우수한 결정화도를 가지지 못하며, 단결정 구조를 갖지 못한다.
본 발명의 일 실시예에 따른 박막 트랜지스터는 제1 절연층(120)이 에피(Epi)-산화물층(122)을 가지며, 액티브층(130)은 IZO(InZnO) 산화물 반도체 물질로 이루어진 단결정 구조를 갖는다. 본 발명의 일 실시예에 따른 박막 트랜지스터는 58.41 cm2/Vs의 전계 효과 이동도(Field Effect Mobility, μFE)를 갖는다. 이와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터는 비교예에 따른 박막 트랜지스터에 비하여 우수한 이동도를 갖는다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터의 액티브 층에 대한 투과형 전자 현미경(TEM) 사진이다. 도 7을 참조하면, 본 발명에 따른 박막 트랜지스터의 액티브 층은 우수한 결정화도를 갖는다는 것을 확인할 수 있다. 도 7을 참조하면, 본 발명에 따른 박막 트랜지스터의 액티브 층은 에피택시얼 성장에 의한 단결정 구조를 가질 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 표시장치(500)의 개략도이다.
본 발명의 또 다른 일 실시예에 따른 표시장치(500)는, 도 8에 도시된 바와 같이, 표시패널(210), 게이트 드라이버(220), 데이터 드라이버(230) 및 제어부(240)를 포함한다.
표시패널(210)에 게이트 라인(GL)들 및 데이터 라인(DL)들이 배치되고, 게이트 라인(GL)들과 데이터 라인(DL)들의 교차 영역에 화소(P)가 배치된다. 화소(P)의 구동에 의해 영상이 표시된다
제어부(240)는 게이트 드라이버(220)와 데이터 드라이버(230)를 제어한다.
제어부(240)는 외부 시스템(미도시)으로부터 공급되는 신호를 이용하여, 게이트 드라이버(220)를 제어하기 위한 게이트 제어신호(GCS) 및 데이터 드라이버(230)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다. 또한, 제어부(240)는 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후 이를 재정렬하여, 재정렬된 디지털 영상데이터(RGB)를 데이터 드라이버(230)에 공급한다.
게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 스타트 신호(Vst) 및 게이트 클럭(GCLK) 등을 포함한다. 또한, 게이트 제어신호(GCS)에는 쉬프트 레지스터를 제어하기 위한 제어신호들이 포함될 수 있다.
데이터 제어신호(DCS)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등을 포함한다.
데이터 드라이버(230)는 표시패널(210)의 데이터 라인(DL)들로 데이터 전압을 공급한다. 구체적으로, 데이터 드라이버(230)는 제어부(240)로부터 입력된 영상데이터(RGB)를 아날로그 데이터 전압으로 변환하여, 데이터 전압을 데이터 라인(DL)들에 공급한다.
게이트 드라이버(220)는 1 프레임 동안 게이트 라인(GL)들에 게이트 펄스(GP)를 순차적으로 공급한다. 여기서, 1 프레임이란, 표시 패널을 통해 하나의 이미지가 출력되는 기간을 말한다. 또한, 게이트 드라이버(220)는 1 프레임 중 게이트 펄스(GP)가 공급되지 않는 나머지 기간 동안에는, 스위칭 소자를 턴오프시킬 수 있는 게이트 오프 신호(Goff)를 게이트 라인(GL)에 공급한다. 이하, 게이트 펄스(GP)와 게이트 오프 신호(Goff)를 총칭하여 스캔신호(SS)라 한다.
본 발명의 일 실시예에 따르면, 게이트 드라이버(220)는 기판(110) 상에 실장될 수 있다. 이와 같이, 게이트 드라이버(220)가 기판(110) 상에 직접 실장되어 있는 구조를 게이트 인 패널(Gate In Panel: GIP) 구조라고 한다.
도 9는 도 8의 어느 한 화소(P)에 대한 회로도이고, 도 10은 도 8의 화소(P)에 대한 평면도이고, 도 11는 도 10의 I-I'를 따라 자른 단면도이다.
도 9의 회로도는 표시 소자(710)로 유기발광 다이오드(OLED)를 포함하는 표시장치(500)의 화소(P)에 대한 등가 회로도이다.
화소(P)는, 표시 소자(710) 및 표시 소자(710)를 구동하는 화소 구동부(PDC)를 포함한다.
도 9의 화소 구동부(PDC)는 스위칭 트랜지스터인 제1 박막 트랜지스터(TR1) 및 구동 트랜지스터인 제2 박막 트랜지스터(TR2)를 포함한다. 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)로, 도 1, 도 2, 도 3 및 도 4에 도시된 박막 트랜지스터들(100, 200, 300, 400)이 각각 사용될 수 있다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 게이트 라인(GL)을 통해 공급되는 스캔신호(SS)에 의해 턴온 또는 턴오프된다.
데이터 라인(DL)은 화소 구동부(PDC)로 데이터 전압(Vdata)을 제공하며, 제1박막 트랜지스터(TR1)는 데이터 전압(Vdata)의 인가를 제어한다.
구동 전원 라인(PL)은 표시 소자(710)로 구동 전압(Vdd)을 제공하며, 제2 박막 트랜지스터(TR2)는 구동 전압(Vdd)을 제어한다. 구동 전압(Vdd)은 표시 소자(710)인 유기발광 다이오드(OLED)를 구동하기 위한 화소 구동 전압이다.
게이트 드라이버(220)로부터 게이트 라인(GL)을 통하여 인가된 스캔신호(SS)에 의해 제1 박막 트랜지스터(TR1)가 턴온될 때, 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이 표시 소자(710)와 연결된 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 공급된다. 데이터 전압(Vdata)은 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 소스 전극(S2) 사이에 형성된 제1 커패시터(C1)에 충전된다. 제1 커패시터(C1)는 스토리지 캐패시터(Cst)이다.
데이터 전압(Vdata)에 따라 제2 박막 트랜지스터(TR2)를 통해 표시 소자(710)인 유기발광 다이오드(OLED)로 공급되는 전류의 양이 제어되며, 이에 따라, 표시 소자(710)로부터 출력되는 광의 계조가 제어될 수 있다.
도 10 및 도 11를 참조하면, 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)는 기판(110) 상에 배치된다.
기판(110)은 유리 또는 플라스틱으로 이루어질 수 있다. 기판(110)으로, 플렉스블 특성을 갖는 플라스틱, 예를 들어, 폴리이미드(PI)가 사용될 수 있다.
기판(110) 상에 차광층(180)이 배치된다. 차광층(180)은 광차단층 역할을 할 수 있다. 광차단층은 외부로부터 입사되는 광을 차단하여 제1 박막 트랜지스터(TR1)의 액티브층(A1) 및 제2 박막 트랜지스터(TR2)의 액티브층(A2)을 보호한다.
차광층(180) 상에 제1 절연층(120)이 배치된다. 제1 절연층(120)은 절연성 물질로 이루어지며, 외부로부터 유입되는 수분이나 산소 등으로부터 액티브층(A1, A2)을 보호한다.
도 11을 참조하면, 제1 절연층(120)은 CVD층(121) 및 CVD층(121) 상의 에피(Epi)-산화물층(122)을 포함한다. CVD층(121)은 화학 기상 증착(Chemical Vapor Deposition)에 의하여 형성될 수 있다. 에피(Epi)-산화물층(122)은 원자층 증착(Atomic Layer Deposition) 또는 유기금속화학증착법(MOCVD)에 의하여 형성된다.
CVD층(121)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다. 에피(Epi)-산화물층(122)은 실리콘 산화물(SiOx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 실리케이트 (Hf-SiOx) 및 지르코늄 실리케이트 (Zr-SiOx) 중 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 일 실시예에 따르면, 액티브층(A1, A2)과 접하는 제1 절연층(120)의 상면은 산소(O)로 이루어진 산소(O) 층이다. 도 11을 참조하면, 액티브층(A1, A2)과 접하는 에피(Epi)-산화물층(122)의 상면이 산소(O)로 이루어진 산소(O) 층이다.
제1 절연층(120)의 상면이 산소(O) 층이 되도록 하기 위해, 제1 절연층(120)의 상면을 산소로 처리할 수 있다. 예를 들어, 원자층 증착(Atomic Layer Deposition)에 의하여 에피(Epi)-산화물층(122)을 형성할 때, 마지막 단계에서 산소 기체(O2)를 이용하여 에피(Epi)-산화물층(122)의 표면을 처리함으로써, 에피(Epi)-산화물층(122)의 상면이 산소(O) 층이 되도록 할 수 있다.
제1 절연층(120)의 상면의 산소(O) 층은 액티브층(130)을 구성하는 산화물 반도체 물질들이 에피택시얼 성장(epitaxial growth)하도록 하는 기재가 될 수 있다. 그에 따라, 액티브층(A1, A2)이 단결정 구조를 가질 수 있다.
제1 절연층(120) 상에 제1 박막 트랜지스터(TR1)의 액티브층(A1) 및 제2 박막 트랜지스터(TR2)의 액티브층(A2)이 배치된다.
액티브층(A1, A2)은 산화물 반도체 물질을 포함한다. 본 발명의 또 다른 일 실시예에 따르면, 액티브층(A1, A2)은 산화물 반도체 물질로 이루어진 산화물 반도체층이다. 액티브층(A1, A2)은 단결정 구조(single crystal structure)를 가질 수 있다. 이러한 액티브층(A1, A2)은 우수한 이동도(Field Effect Mobility, μFE)를 갖는다.
본 발명의 또 다른 일 실시예에 따르면, 액티브층(A1, A2) 하부면의 금속 원소(M)는, 에피(Epi)-산화물층(122)의 상면에 형성된 산소(O)층을 구성하는 산소(O)와 결합한다.
액티브층(A1, A2) 상에 제2 절연층(140)이 배치된다. 제2 절연층(140)은 절연성을 가지며, 액티브층(A1, A2)과 게이트 전극(G1, G2)을 이격시킨다. 따라서, 제2 절연층(140)을 게이트 절연막이라고 할 수 있다.
제2 절연층(140) 상에 제1 박막 트랜지스터(TR1)의 게이트 전극(G1) 및 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)이 배치된다.
제1 박막 트랜지스터(TR1)의 게이트 전극(G1)은 제1 박막 트랜지스터(TR1)의 액티브층(A1)과 적어도 일부와 중첩한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)은 제2 박막 트랜지스터(TR2)의 액티브층(A2)과 적어도 일부와 중첩한다.
도 10 및 도 11를 참조하면, 게이트 전극(G1, G2)과 동일층에 제1 커패시터(C1)의 제1 커패시터 전극(C11)이 배치된다. 게이트 전극(G1, G2)과 제1 커패시터 전극(C11)은 동일 재료를 이용하는 동일 공정에 의해 함께 만들어질 수 있다.
게이트 전극(G1, G2) 및 제1 커패시터 전극(C11) 상에 층간 절연막(170)이 배치된다.
층간 절연막(170) 상에 소스 전극(S1, S2) 및 드레인 전극(D1, D2)이 배치된다. 본 발명의 일 실시예에 따르면, 소스 전극(S1, S2)과 드레인 전극(D1, D2)은 설명의 편의를 위하여 구별한 것일 뿐, 소스 전극(S1, S2)과 드레인 전극(D1, D2)은 서로 바뀔 수 있다. 따라서, 소스 전극(S1, S2)은 드레인 전극(D1, D2)이 될 수 있고, 드레인 전극(D1, 2)은 소스 전극(S1, S2)이 될 수도 있다.
또한, 층간 절연막(170) 상에 데이터 라인(DL)과 구동 전원 라인(PL)이 배치된다. 제1 박막 트랜지스터(TR1)의 소스 전극(S1)은 데이터 라인(DL)과 일체로 형성될 수 있다. 제2 박막 트랜지스터(TR2)의 드레인 전극(D2)은 구동 전원 라인(PL)과 일체로 형성될 수 있다.
본 발명의 일 실시예에 따르면, 제1 박막 트랜지스터(TR1)의 소스 전극(S1)과 드레인 전극(D1)은 서로 이격되어 각각 제1 박막 트랜지스터(TR1)의 액티브층(A1)과 연결된다. 제2 박막 트랜지스터(TR2)의 소스 전극(S2)과 드레인 전극(D2)은 서로 이격되어 각각 제2 박막 트랜지스터(TR2)의 액티브층(A2)과 연결된다.
구체적으로, 제1 박막 트랜지스터(TR1)의 소스 전극(S1)은 제1 콘택홀(H1)을 통하여 액티브층(A1)의 소스 영역과 접촉한다.
제1 박막 트랜지스터(TR1)의 드레인 전극(D1)은 제2 콘택홀(H2)을 통하여 액티브층(A1)의 드레인 영역과 접촉하고, 제3 콘택홀(H3)을 통하여 제1 커패시터(C1)의 제1 커패시터 전극(C11)과 연결된다.
제2 박막 트랜지스터(TR2)의 소스 전극(S2)은 층간 절연막(170) 상으로 연장되어, 그 일부가 제1 커패시터(C1)의 제2 커패시터 전극(C12) 역할을 한다. 제1 커패시터 전극(C11)과 제2 커패시터 전극(C12)이 중첩되어 제1 커패시터(C1)가 형성된다.
또한, 제2 박막 트랜지스터(TR2)의 소스 전극(S2)은 제4 콘택홀(H4)을 통하여 액티브층(A2)의 소스 영역과 접촉한다.
제2 박막 트랜지스터(TR2)의 드레인 전극(D2)은 제5 콘택홀(H5)을 통하여 액티브층(A2)의 드레인 영역과 접촉한다.
제1 박막 트랜지스터(TR1)는 액티브층(A1), 게이트 전극(G1), 소스 전극(S1) 및 드레인 전극(D1)을 포함하며, 화소 구동부(PDC)로 인가되는 데이터 전압(Vdata)을 제어하는 스위칭 트랜지스터 역할을 한다.
제2 박막 트랜지스터(TR2)는 액티브층(A2), 게이트 전극(G2), 소스 전극(S2) 및 드레인 전극(D2)을 포함하며, 표시 소자(710)로 인가되는 구동 전압(Vdd)을 제어하는 구동 트랜지스터 역할을 한다.
소스 전극(S1, S2), 드레인 전극(D1, D2), 데이터 라인(DL) 및 구동 전원 라인(PL) 상에 보호층(175)이 배치된다. 보호층(175)은 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)의 상부를 평탄화하며, 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)를 보호한다.
보호층(175) 상에 표시 소자(710)의 제1 전극(711)이 배치된다. 표시 소자(710)의 제1 전극(711)은 보호층(175)에 형성된 제6 콘택홀(H6)을 통하여, 제2 박막 트랜지스터(TR2)의 소스 전극(S2)과 연결된다.
제1 전극(711)의 가장자리에 뱅크층(750)이 배치된다. 뱅크층(750)은 표시 소자(710)의 발광 영역을 정의한다.
제1 전극(711) 상에 유기 발광층(712)이 배치되고, 유기 발광층(712) 상에 제2 전극(713)이 배치된다. 그에 따라, 표시 소자(710)가 완성된다. 도 11에 도시된 표시 소자(710)는 유기발광 다이오드(OLED)이다. 따라서, 본 발명의 일 실시예에 따른 표시장치(100)는 유기발광 표시장치이
도 12는 본 발명의 또 다른 일 실시예에 따른 표시장치(600)의 화소(P)에 대한 회로도이다.
도 12는 유기발광 표시장치의 화소(P)에 대한 등가 회로도이다.
도 12에 도시된 표시장치(600)의 화소(P)는, 표시 소자(710)인 유기발광 다이오드(OLED) 및 표시 소자(710)를 구동하는 화소 구동부(PDC)를 포함한다. 표시 소자(710)는 화소 구동부 (PDC)와 연결된다.
화소(P)에는, 화소 구동부(PDC)에 신호를 공급하는 신호 라인들(DL, GL, PL, RL, SCL)이 배치되어 있다.
데이터 라인(DL)으로 데이터 전압(Vdata)이 공급되고, 게이트 라인(GL)으로 스캔신호(SS)가 공급되고, 구동 전원 라인(PL)으로 화소를 구동하는 구동 전압(Vdd)이 공급되고, 레퍼런스 라인(RL)으로는 레퍼런스 전압(Vref)이 공급되고, 센싱 제어 라인(SCL)으로 센싱 제어 신호(SCS)가 공급된다.
도 12을 참조하면, n번째 화소(P)의 게이트 라인을 "GLn"이라 할 때, 이웃한 n-1번째 화소(P)의 게이트 라인은 "GLn-1"이며, n-1번째 화소(P)의 게이트 라인 "GLn-1"은 n번째 화소(P)의 센싱 제어 라인(SCL) 역할을 한다.
화소 구동부(PDC)는, 예를 들어, 게이트 라인(GL) 및 데이터 라인(DL)과 연결된 제1 박막 트랜지스터(TR1)(스위칭 트랜지스터), 제1 박막 트랜지스터(TR1)를 통해 전송된 데이터 전압(Vdata)에 따라 표시 소자(710)로 출력되는 전류의 크기를 제어하는 제2 박막 트랜지스터(TR2)(구동 트랜지스터), 제2 박막 트랜지스터(TR2)의 특성을 감지하기 위한 제3 박막 트랜지스터(TR3)(레퍼런스 트랜지스터)를 포함한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 표시 소자(710) 사이에 제1 커패시터(C1)가 위치한다. 제1 커패시터(C1)를 스토리지 커패시터(Cst)라고도 한다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL)으로 공급되는 스캔신호(SS)에 의해 턴온되어, 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)을 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 전송한다.
제3 박막 트랜지스터(TR3)는 제2 박막 트랜지스터(TR2)와 표시 소자(710) 사이의 제1노드(n1) 및 레퍼런스 라인(RL)에 연결되어, 센싱 제어 신호(SCS)에 의해 턴온 또는 턴오프되며, 센싱 기간에 구동 트랜지스터인 제2 박막 트랜지스터(TR2)의 특성을 감지한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 연결된 제2 노드(n2)는 제1 박막 트랜지스터(TR1)와 연결된다. 제2 노드(n2)와 제1 노드(n1) 사이에 제1 커패시터(C1)가 형성된다.
제1 박막 트랜지스터(TR1)가 턴온될 때 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 공급된다. 데이터 전압(Vdata)은 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 소스 전극(S2) 사이에 형성된 제1 캐패시터(C1)에 충전된다.
제2 박막 트랜지스터(TR2)가 턴온되면, 화소를 구동하는 구동 전압(Vdd)에 의해, 전류가 제2 박막 트랜지스터(TR2)를 통하여 표시 소자(710)로 공급되어, 표시 소자(710)에서 광이 출력된다.
도 12의 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR2)는 각각 도1, 도 2, 도 3 및 도 4에 도시된 박막 트랜지스터들(100, 200, 300, 400) 중 어느 하나와 동일한 구조를 가질 수 있다.
도 13은 본 발명의 또 다른 일 실시예에 따른 표시장치(700)의 화소에 대한 회로도이다.
도 13에 도시된 표시장치(700)의 화소(P)는, 표시 소자(710)인 유기발광 다이오드(OLED) 및 표시 소자(710)를 구동하는 화소 구동부(PDC)를 포함한다. 표시 소자(710)는 화소 구동부 (PDC)와 연결된다.
화소 구동부 (PDC)는 박막 트랜지스터(TR1, TR2, TR3, TR4)를 포함한다.
화소(P)에는, 화소 구동부(PDC)에 구동 신호를 공급하는 신호 라인들(DL, EL, GL, PL, SCL, RL)이 배치되어 있다.
도 13의 화소(P)는 도 12의 화소(P)와 비교하여, 발광 제어 라인(EL)을 더 포함한다. 발광 제어 라인(EL)으로 발광 제어 신호(EM)가 공급된다.
또한, 도 13의 화소 구동부(PDC)는 도 12의 화소 구동부(PDC)와 비교하여, 제2 박막 트랜지스터(TR2)의 발광 시점을 제어하기 위한 발광 제어 트랜지스터인 제4 박막 트랜지스터(TR4)를 더 포함한다.
도 13을 참조하면, n번째 화소(P)의 게이트 라인을 "GLn"이라 할 때, 이웃한 n-1번째 화소(P)의 게이트 라인은 "GLn-1"이며, n-1번째 화소(P)의 게이트 라인 "GLn-1"은 n번째 화소(P)의 센싱 제어 라인(SCL) 역할을 한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 표시 소자(710) 사이에 제1 커패시터(C1)가 위치한다. 또한, 제4 박막 트랜지스터(TR4)의 단자들 중 구동 전압(Vdd)이 공급되는 단자와, 표시 소자(710)의 한 전극 사이에 제2 커패시터(C2)가 위치한다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL)으로 공급되는 스캔신호(SS)에 의해 턴온되어, 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)을 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 전송한다.
제3 박막 트랜지스터(TR3)는 레퍼런스 라인(RL)에 연결되어, 센싱 제어 신호(SCS)에 의해 턴온 또는 턴오프되며, 센싱 기간에 구동 트랜지스터인 제2 박막 트랜지스터(TR2)의 특성을 감지한다.
제4 박막 트랜지스터(TR4)는 에미젼 제어 신호(EM)에 따라, 구동 전압(Vdd)을 제2 박막 트랜지스터(TR2)로 전달하거나, 구동 전압(Vdd)을 차단한다. 제4 박막 트랜지스터(TR4)가 턴온될 때, 제2 박막 트랜지스터(TR2)로 전류가 공급되어, 표시 소자(710)로부터 광이 출력된다.
도 13의 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 제3 박막 트랜지스터(TR3) 및 제4 박막 트랜지스터(TR4)는 각각 도 1, 도 2, 도 3 및 도 4에 도시된 박막 트랜지스터들(100, 200, 300, 400) 중 어느 하나와 동일한 구조를 가질 수 있다.
본 발명의 또 다른 일 실시예에 따른 화소 구동부(PDC)는, 이상에서 설명된 구조 이외의 다른 다양한 구조로 형성될 수 있다. 화소 구동부(PDC)는, 예를 들어, 5개 이상의 박막 트랜지스터를 포함할 수도 있다.
도 14는 본 발명의 또 다른 일 실시예에 따른 표시장치(800)의 화소에 대한 회로도이다.
도 14의 표시장치(800)는 액정 표시장치이다.
도 14에 도시된 표시장치(800)의 화소(P)는, 화소 구동부(PDC) 및 화소 구동부(PDC)와 연결된 액정 커패시터(Clc)를 포함한다. 액정 커패시터(Clc)는 표시 소자에 해당된다.
화소 구동부(PDC)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TR), 박막 트랜지스터(TR)와 공통 전극(372) 사이에 접속된 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc)는 박막 트랜지스터(TR)와 공통 전극(372) 사이에서, 스토리지 커패시터(Cst)와 병렬로 접속된다.
액정 커패시터(Clc)는 박막 트랜지스터(TR)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극(372)에 공급된 공통 전압(Vcom)과의 차전압을 충전하고, 충전된 전압에 따라 액정을 구동하여 광투과량을 제어한다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 충전된 전압을 안정적으로 유지시킨다.
도 14의 박막 트랜지스터(TR)는 도 1, 도 2, 도 3 및 도 4에 도시된 박막 트랜지스터들(100, 200, 300, 400) 중 어느 하나와 동일한 구조를 가질 수 있다.
도 15a 내지 15f는 본 발명의 일 실시예에 따른 박막 트랜지스터(100)의 제조 공정도이다.
도 15a를 참조하면, 기판(110) 상에 차광층(180)이 형성되고, 차광층(180) 상에 CVD층(121)이 형성된다. CVD층(121)은 화학 기상 증착(Chemical Vapor Deposition)에 의하여 형성될 수 있다.
CVD층(121)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다. CVD층(121)은 액티브층(130)을 보호하고 차광층(180)과 액티브층(130)을 절연시키는 역할을 할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, CVD층(121) 대신 ALD 층이 형성될 수도 있고, CVD층(121) 하부에 ALD 층이 형성될 수도 있다.
도 15b를 참조하면, CVD층(121) 상에 에피(Epi)-산화물층(122)이 형성된다. 에피(Epi)-산화물층(122)은, 원자층 증착(atomic layer deposition, ALD) 방법 또는 유기금속화학증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의하여 형성될 수 있다.
에피(Epi)-산화물층(122)은 실리콘 산화물(SiOx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 실리케이트 (Hf-SiOx) 및 지르코늄 실리케이트 (Zr-SiOx) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 에피(Epi)-산화물층(122)의 상면은 산소(O)로 이루어진 산소(O) 층이다. 에피(Epi)-산화물층(122)의 상면이 산소(O) 층이 되도록 하기 위해, 에피(Epi)-산화물층(122)의 상면을 산소로 처리할 수 있다. 예를 들어, 원자층 증착(Atomic Layer Deposition)에 의하여 에피(Epi)-산화물층(122)을 형성할 때, 마지막 단계에서 산소 기체(O2)를 이용하여 에피(Epi)-산화물층(122)의 표면을 처리함으로써, 에피(Epi)-산화물층(122)의 상면이 산소(O) 층이 되도록 할 수 있다. 또는, 유기금속화학증착법(MOCVD)에 에피(Epi)-산화물층(122)을 형성하고, 마지막 단계에서 산소 기체(O2)를 이용하여 에피(Epi)-산화물층(122)의 표면을 처리함으로써, 에피(Epi)-산화물층(122)의 상면이 산소(O) 층이 되도록 할 수 있다.
CVD층(121) 및 에피(Epi)-산화물층(122)이 형성됨으로써, 제1 절연층(120)이 만들어진다.
CVD층(121) 및 에피(Epi)-산화물층(122)으로 이루어진 제1 절연층(120)의 상면은 산소(O)로 이루어진 산소(O) 층이다. 제1 절연층(120)의 상면이 산소로 처리됨으로써, 제1 절연층(120)의 상면이 산소(O) 층이 될 수 있다.
도 15c를 참조하면, 제1 절연층(120) 상에 액티브층(130)이 형성된다.
액티브층(130)은 에피(Epi)-산화물층(122) 상에 배치되며, 에피(Epi)-산화물층(122)과 접촉한다.
액티브층(130)은 산화물 반도체 물질로 이루어진 산화물 반도체층이다. 산화물 반도체 물질로 이루어진 액티브층(130)은 금속 원소를 포함하고, 액티브층(130)의 하부면의 금속 원소(M)는 제1 절연층(120) 상면의 산소층을 구성하는 산소(O)와 결합된다. 보다 구체적으로, 액티브층(130)의 하부면의 금속 원소(M)는, 에피(Epi)-산화물층(122)의 상면에 형성된 산소(O)층을 구성하는 산소(O)와 결합한다.
액티브층(130)의 하부면에서 금속 원소(M)가 에피(Epi)-산화물층(122)의 상면의 산소(O)와 결합한 후, 계속적으로 결정이 성장함으로써, 산화물 반도체 물질들이 에피택시얼 성장(epitaxial growth)할 수 있다. 그 결과, 액티브층(130)은 단결정 구조(single crystal structure)를 가질 수 있다. 액티브층(130)은 원자층 증착(ALD) 방법 또는 유기금속화학증착법(MOCVD)에 의하여 형성될 수 있다.
도 15d를 참조하면, 액티브층(130) 상에 제2 절연층(140)이 형성되고, 제2 절연층(140) 상에 게이트 전극(160)이 형성된다. 제2 절연층(140)은 게이트 절연막이다.
게이트 전극(160)은 액티브층(130)과 적어도 일부 중첩한다. 게이트 전극(160)을 마스크로 하여, 액티브층(130)이 선택적으로 도체화된다.
구체적으로, 액티브층(130) 중 게이트 전극(160) 중첩하지 않는 부분이 선택적으로 도체화될 수 있다.
도 15e를 참조하면, 액티브층(130)에 대한 선택적인 도체화에 의하여, 도체화부(132, 133)가 형성된다. 구체적으로, 액티브층(130) 중 게이트 전극(160)과 중첩하는 영역은 도체화되지 않아 채널부(131)가 된다. 액티브층(130) 중 게이트 전극(160)과 중첩하지 않는 영역은 도체화되어 도체화부(132, 133)가 된다. 도체화부(132, 133)는 채널부(131)의 양쪽에 형성된다.
도체화부(132, 133) 중 어느 하나는 소스 영역(132)이 되고, 다른 하나는 드레인 영역(133)이 된다. 소스 영역(132)은 소스 전극(151)과 연결되는 소스 연결부 역할을 할 수 있다. 드레인 영역(133)은 드레인 전극(152)과 연결되는 드레인 연결부 역할을 할 수 있다.
도 15f를 참조하면, 게이트 전극(160) 상에 층간 절연막(170)이 배치되고, 층간 절연막(170) 상에 소스 전극(151) 및 드레인 전극(152)이 배치된다.
층간 절연막(170)은 절연 물질로 이루어진 절연층이다. 소스 전극(151)과 드레인 전극(152)은 서로 이격되어 각각 액티브층(130)과 연결된다. 소스 전극(151)과 드레인 전극(152)은 층간 절연막(170)에 형성된 콘택홀을 통하여 각각 액티브층(130)과 연결된다.
그 결과, 본 발명의 일 실시예에 따른 박막 트랜지스터(100)가 만들어진다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 기판
120: 제1 절연막 121: CVD층
122: 에피(Epi)-산화물층 130: 액티브층
131: 채널부 132: 소스 영역
133: 드레인 영역 140: 제2 절연막
151: 소스 전극 152: 드레인 전극
160: 게이트 전극 170: 층간 절연층
175: 보호층 180: 차광층
710: 표시 소자 711: 제1 전극
712: 유기 발광층 713: 제2 전극

Claims (19)

  1. 기판 상의 제1 절연층;
    상기 제1 절연층 상의 액티브층; 및
    상기 액티브층과 이격되어 상기 액티브층과 적어도 일부 중첩하는 게이트 전극;을 포함하고,
    상기 액티브층은 산화물 반도체 물질로 이루어진 단결정(single crystal) 구조를 가지며,
    상기 액티브층과 접하는 상기 제1 절연층의 상면은 산소(O)로 이루어진 산소(O) 층인, 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 액티브층은 금속 원소를 포함하고,
    상기 액티브층의 하부면의 금속 원소는 상기 제1 절연층의 상기 산소층의 산소(O)와 결합된, 박막 트랜지스터.
  3. 제1항에 있어서, 상기 제1 절연층은에피(Epi)-산화물층을 포함하며,
    상기 에피(Epi)-산화물층은 상기 액티브층과 접촉하는, 박막 트랜지스터.
  4. 제3항에 있어서,
    상기 에피(Epi)-산화물층은 실리콘 산화물(SiOx), 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 실리케이트 (Hf-SiOx) 및 지르코늄 실리케이트 (Zr-SiOx) 중 적어도 하나를 포함하는, 박막 트랜지스터.
  5. 제3항에 있어서,
    상기 제1 절연층은, 상기 기판과 에피(Epi)-산화물층 사이에 배치된 CVD층 및 ALD층 중 적어도 하나를 더 포함하는, 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 액티브층은 ZO(ZnO)계, IZO계(InZnO)계, IGZO(InGaZnO)계, TO(SnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계, GO(GaO)계, IO(InO)계 및 ITZO(InSnZnO) 산화물 반도체 물질 중 적어도 하나를 포함하는, 박막 트랜지스터.
  7. 제1항에 있어서, 상기 액티브층은,
    제1 산화물 반도체층; 및
    상기 제1 산화물 반도체층 상의 제2 산화물 반도체층;을 포함하는, 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 액티브층 상의 제2 절연층을 더 포함하는, 박막 트랜지스터.
  9. 제1항에 있어서, 상기 제2 절연층은 원자층 증착(atomic layer deposition, ALD) 방법 또는 유기금속화학증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의하여 형성된, 박막 트랜지스터.
  10. 제1항에 있어서,
    상기 제1 절연층은 상기 기판과 상기 액티브층 사이에 배치된 박막 트랜지스터.
  11. 제10항에 있어서,
    상기 액티브층은 상기 제1 절연층과 상기 게이트 전극 사이에 배치된, 박막 트랜지스터.
  12. 제10항에 있어서,
    상기 게이트 전극은 상기 기판과 상기 제1 절연층 사이에 배치된, 박막 트랜지스터.
  13. 제1항 내지 제12항 중 어느 한 항에 따른 박막 트랜지스터를 포함하는, 표시장치.
  14. 기판 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 액티브층을 형성하는 단계; 및
    상기 액티브층과 이격되어 상기 액티브층과 적어도 일부 중첩하는 게이트 전극을 형성하는 단계;를 포함하고,
    상기 제1 절연층을 형성하는 단계는, 상기 제1 절연층의 상면을 산소로 처리하는 단계를 포함하고,
    상기 액티브층은 산화물 반도체 물질에 의하여 형성되는, 박막 트랜지스터의 제조방법.
  15. 제14항에 있어서,
    상기 제1 절연층의 상면은 산소층인, 박막 트랜지스터의 제조방법.
  16. 제14항에 있어서, 상기 제1 절연층을 형성하는 단계는,
    에피(Epi)-산화물층을 형성하는 단계를 포함하는, 박막 트랜지스터의 제조방법.
  17. 제16항에 있어서,
    상기 에피(Epi)-산화물층은, 원자층 증착(atomic layer deposition, ALD) 방법 또는 유기금속화학증착법(Metal Organic Chemical Vapor Deposition, MOCVD)에 의하여 형성되는, 박막 트랜지스터의 제조방법.
  18. 제14항에 있어서,
    상기 액티브층은, 원자층 증착 방법 또는 유기금속화학증착법(MOCVD)에 의하여 형성되는, 박막 트랜지스터의 제조방법.
  19. 제16항에 있어서, 상기 에피(Epi)-산화물층을 형성하는 단계 전에,
    CVD 층을 형성하는 단계 및 원자층 증착(ALD) 방법에 의하여 ALD 층을 형성하는 단계 중 적어도 하나를 더 포함하는, 박막 트랜지스터의 제조방법.
KR1020190179534A 2019-12-31 2019-12-31 박막 트랜지스터 및 이를 포함하는 표시장치 KR20210085942A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190179534A KR20210085942A (ko) 2019-12-31 2019-12-31 박막 트랜지스터 및 이를 포함하는 표시장치
US17/124,344 US11574843B2 (en) 2019-12-31 2020-12-16 Thin film transistor and display apparatus comprising the same
CN202011528756.5A CN113130659B (zh) 2019-12-31 2020-12-22 薄膜晶体管、其制造方法以及包括其的显示设备
EP20217301.9A EP3846226A1 (en) 2019-12-31 2020-12-24 Thin film transistor and display apparatus comprising the same
TW109146890A TWI791182B (zh) 2019-12-31 2020-12-30 薄膜電晶體、其製造方法以及包含其之顯示設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190179534A KR20210085942A (ko) 2019-12-31 2019-12-31 박막 트랜지스터 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20210085942A true KR20210085942A (ko) 2021-07-08

Family

ID=73943213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190179534A KR20210085942A (ko) 2019-12-31 2019-12-31 박막 트랜지스터 및 이를 포함하는 표시장치

Country Status (5)

Country Link
US (1) US11574843B2 (ko)
EP (1) EP3846226A1 (ko)
KR (1) KR20210085942A (ko)
CN (1) CN113130659B (ko)
TW (1) TWI791182B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2371910A (en) 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101384071B1 (ko) 2009-03-20 2014-04-10 주식회사 엘지실트론 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
US8344378B2 (en) 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
KR101921619B1 (ko) * 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TW201220504A (en) 2010-11-05 2012-05-16 Univ Nat Chiao Tung Metal oxide thin film transistor and manufacturing method thereof
TWI416736B (zh) 2010-11-19 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
CN102778481B (zh) * 2011-05-09 2014-06-11 中国科学院微电子研究所 感应栅型非晶态金属氧化物tft气体传感器
TWI686871B (zh) * 2011-06-17 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
TWI581431B (zh) * 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2013165189A (ja) * 2012-02-10 2013-08-22 Univ Of Electro-Communications ＮｉＯ系酸化物半導体発光素子および酸化物半導体単結晶層の成長方法
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR101991338B1 (ko) 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
EP2770526B1 (en) 2013-02-22 2018-10-03 IMEC vzw Oxygen monolayer on a semiconductor
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same
JP7187322B2 (ja) * 2017-02-01 2022-12-12 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置

Also Published As

Publication number Publication date
TW202127675A (zh) 2021-07-16
TWI791182B (zh) 2023-02-01
CN113130659A (zh) 2021-07-16
US20210202755A1 (en) 2021-07-01
US11574843B2 (en) 2023-02-07
EP3846226A1 (en) 2021-07-07
CN113130659B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
CN111312825B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示装置
KR20200082310A (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
US20230079262A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
US20230146562A1 (en) Thin Film Transistor and Display Device Comprising the Same
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
KR20220084837A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20210083023A (ko) 산화물 반도체층 및 실리콘 반도체층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US20230072208A1 (en) Thin film transistor and display device comprising the same
US20220209019A1 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
KR20230034840A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US20240136362A1 (en) Thin film transistor, method for manufacturing the same and display apparatus comprising the same
CN118173608A (zh) 薄膜晶体管和包括该薄膜晶体管的显示装置
KR20240057965A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
KR20220091240A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230018012A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
TW202312504A (zh) 薄膜電晶體、其製造方法以及包含其的顯示裝置
KR20230034834A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN117936567A (zh) 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
KR20220095117A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
CN114361260A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
KR20230052098A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230073464A (ko) 박막 트랜지스터, 박막 트랜지스터 기판 및 표시장치
KR20230056907A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right