TW202127675A - 薄膜電晶體、其製造方法以及包含其之顯示設備 - Google Patents

薄膜電晶體、其製造方法以及包含其之顯示設備 Download PDF

Info

Publication number
TW202127675A
TW202127675A TW109146890A TW109146890A TW202127675A TW 202127675 A TW202127675 A TW 202127675A TW 109146890 A TW109146890 A TW 109146890A TW 109146890 A TW109146890 A TW 109146890A TW 202127675 A TW202127675 A TW 202127675A
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
oxide
oxide semiconductor
Prior art date
Application number
TW109146890A
Other languages
English (en)
Other versions
TWI791182B (zh
Inventor
玉敬喆
徐廷錫
尹弼相
盧智龍
張宰滿
趙寅晫
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202127675A publication Critical patent/TW202127675A/zh
Application granted granted Critical
Publication of TWI791182B publication Critical patent/TWI791182B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

揭露一種薄膜電晶體、其製造方法以及包含其之顯示設備，其中薄膜電晶體包含第一絕緣層、主動層及閘極電極。第一絕緣層位於基板上。主動層位於第一絕緣層上。閘極電極間隔於主動層並被配置以具有至少一部分重疊於主動層。主動層具有氧化物半導體材料的單晶結構，接觸主動層的第一絕緣層的上表面為由氧(O)製成的含氧層。

Description

薄膜電晶體、其製造方法以及包含其之顯示設備
本發明係關於薄膜電晶體及顯示設備。詳細而言，本發明係關於包含具有氧化物半導體材料的單晶結構的主動層的薄膜電晶體及具有此薄膜電晶體的顯示設備。
薄膜電晶體可被製造於玻璃基板或塑膠基板上，從而薄膜電晶體廣泛地被用作為顯示設備中的開關裝置或驅動裝置，其中顯示設備例如為液晶顯示裝置或有機發光裝置。
根據使用於主動層的材料，薄膜電晶體可大致上被分類為具有非晶矽(amorphous silicon)的主動層的非晶矽薄膜電晶體、具有多晶矽(polycrystalline silicon)的主動層的多晶矽薄膜電晶體以及具有氧化物半導體(oxide semiconductor)的主動層的氧化物半導體薄膜電晶體。
在氧化物半導體薄膜電晶體(氧化物半導體TFT)根據氧的含量而具有大電阻變化的情況下，其優點在於其有助於獲得期望的性質。並且，在製造氧化物半導體薄膜電晶體的過程中，用於主動層的氧化物可在相對低的溫度下形成為薄膜形式，從而降低製造成本。並且，因氧化物的性質，氧化物半導體層為透明的，從而有利於實現透明的顯示設備。然而，氧化物半導體薄膜電晶體具有場效移動率(field effect mobility)低的缺點。
為了改善氧化物半導體薄膜電晶體的場效移動率，而有一種用於在氧化物半導體中製造單晶結構的方法。
然而，在大尺寸的區域中製造單晶氧化物半導體並不容易。舉例而言，為了在大尺寸的區域中製造單晶氧化物半導體，需要對氧化物半導體施以高於500℃之高溫的熱處理，或使氧化物半導體磊晶成長(epitaxial growth)。因此，製造單晶氧化物半導體並不容易。
本發明鑑於上述問題而完成，本發明的目的在於提供一種薄膜電晶體，其包含具有單晶結構的氧化物半導體層。
本發明另一目的在於提供一種薄膜電晶體，其包含由單晶結構的氧化物半導體層形成的主動層且具有良好的場效移動率。
本發明另一目的在於提供一種用於形成氧化物半導體的方法，其藉由控制設置於氧化物半導體層之下的絕緣層的結構來形成具有單晶結構的氧化物半導體。
本發明另一目的在於提供一種顯示設備，其包含具有良好的場效移動率的氧化物半導體薄膜電晶體。
根據本發明一態樣，可藉由提供一種薄膜電晶體來完成上述及其他目的，此薄膜電晶體包含第一絕緣層、主動層及閘極電極。第一絕緣層位於基板上。主動層位於第一絕緣層上。閘極電極間隔於主動層並被配置以具有至少一部份重疊於主動層。主動層具有氧化物半導體材料的單晶結構。接觸主動層的第一絕緣層的上表面為由氧(O)製成的含氧層。
主動層的下表面的金屬元素與第一絕緣層的含氧層中的氧(O)結合。
第一絕緣層包含磊晶氧化物(Epi-oxide)層，其中磊晶氧化物層接觸主動層。
磊晶氧化物層包含氧化矽(SiOx)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、矽酸鉿(Hf-SiOx)及矽酸鋯(Zr-SiOx)中的至少一者。
第一絕緣層包含化學氣相沉積(chemical vapor deposition，CVD)層及原子層沉積(atomic layer deposition，ALD)層中的至少一者，化學氣相沉積層及原子層沉積層中的至少該者設置於基板及磊晶氧化物層之間。
主動層包含氧化物半導體材料中之至少一者，例如氧化鋅(ZnO)氧化物半導體、氧化銦鋅(InZnO)氧化物半導體、氧化銦鎵鋅(InGaZnO)氧化物半導體、氧化錫(SnO)氧化物半導體、氧化銦鎵(InGaO)氧化物半導體、氧化銦錫(InSnO)氧化物半導體、氧化銦鎵鋅錫(InGaZnSnO)氧化物半導體、氧化鎵鋅錫(GaZnSnO)氧化物半導體、氧化鎵鋅(GaZnO)氧化物半導體、氧化鎵(GaO)氧化物半導體、氧化銦(InO)氧化物半導體及氧化銦錫鋅(InSnZnO)氧化物半導體。
主動層包含第一氧化物半導體層及第二氧化物半導體層。第二氧化物半導體層位於第一氧化物半導體層上。
薄膜電晶體更包含第二絕緣層。第二絕緣層位於主動層上。
第二絕緣層係藉由原子層沉積(ALD)法或有機金屬化學氣相沉積(metal organic chemical vapor deposition，MOCVD)法製造而成。
第一絕緣層設置於基板及主動層之間。
主動層設置於第一絕緣層及閘極電極之間。
閘極電極設置於基板及第一絕緣層之間。
根據本發明另一態樣，提供一種顯示設備，此顯示設備包含薄膜電晶體。
根據本發明另一態樣，提供一種製造薄膜電晶體的方法，其包含：於基板上提供第一絕緣層；於第一絕緣層上提供主動層；以及提供閘極電極，閘極電極間隔於主動層並被配置以具有至少一部分重疊於主動層；其中提供第一絕緣層包含使用氧處理第一絕緣層的上表面，並且主動層由氧化物半導體材料形成。
第一絕緣層的上表面為含氧層。
提供第一絕緣層包含提供磊晶氧化物層。
磊晶氧化物層係藉由原子層沉積法或有機金屬化學氣相沉積法製造而成。
主動層係藉由原子層沉積法或有機金屬化學氣相沉積法製造而成。
此方法包含在提供磊晶氧化物層之前藉由原子層沉積法提供原子層沉積層以及提供化學氣相沉積層中的至少一者。
本發明之優點及特徵以及其實施方法透過參考附圖及以下詳細描述之實施例將變得清楚。然而，本發明可以不同形式實施且不應被解釋為受限於本文所揭露之實施例。提供這些實施例而使得本發明完整且透徹並使本領域具有通常知識者能充分理解本發明的範圍。此外，本發明僅由請求項的範圍界定。
在圖式中所繪示之用於描述本發明實施例的形狀、尺寸、比例、角度及數字僅為示例，且本發明不限於此。在通篇說明書中，相似的標號表示相似的元件。在以下描述中，當相關的已知功能或構造的詳細描述被認為會不必要地模糊本發明的重點時，可省略此詳細描述。
在使用本說明書中所述之「包含」、「具有」及「含有」的情況下，除非使用「僅」，否則亦可存在另一元件。除非特別指出，否則單數形式之用語可包含複數形式。
在解釋元件時，儘管沒有明確說明，但元件仍被解釋為包含誤差範圍。
在描述位置關係時，舉例而言，當位置順序被描述為「於…上」、「於…之上」、「於…下」、「於…之下」及「相鄰於」時，除非使用「恰好」或「直接」，否則可包含他們之間不接觸的情況。
當提及第一元件設置於第二元件「上」時，並不表示在圖式中第一元件基本上設置於第二元件之上。取決於物件的方向，相關物件的上部及下部可能會改變。結果，在第一元件設置於第二元件「上」的情況中，包含在圖式中或實際態樣中第一元件設置於第二元件「之下」的情況，以及第一元件設置於第二元件「之上」的情況。
在描述時間關係時，舉例而言，當時間順序被描述為「之後」、「隨後」、「接著」及「之前」時，除非使用「恰好」或「直接」，否則可包含不連續的情況。
應理解儘管本文中可使用「第一」、「第二」等用語描述多種元件，但這些元件不應受限於這些用語。這些用語僅用以區分一元件及另一元件。舉例而言，在不脫離本發明的範圍下，第一元件可命名為第二元件，同樣地，第二元件可被命名為第一元件。
應理解「至少一」之用語包含與任一項目相關的所有組合。舉例而言，「第一元件、第二元件及第三元件中之至少一者」可包含選自第一、第二及第三元件之二或多個元件的所有組合，以及第一、第二及第三元件之各個元件。
本發明多個實施例的特徵可彼此部分或整體地結合或組合，並可如本領域具有通常知識者充分理解般彼此多樣地相互操作並在技術上被驅動。本發明實施例可彼此獨立地實施，或可以互相關聯的關係一起實施。
在圖式中，相同或相似的元件即使繪示於不同圖式中仍以相同符號表示。
在本發明實施例中，為了方便解釋，將源極電極與汲極電極彼此區分。然而，源極電極與汲極電極可交換使用。因此，源極電極可為汲極電極，汲極電極可為源極電極。並且，在本發明任一實施例中的源極電極可為在本發明另一實施例中的汲極電極，在本發明任一實施例中的汲極電極可為在本發明另一實施例中的源極電極。
在本發明一或多個實施例中，為了方便描述，將源極區域與源極電極區分開來，將汲極區域與汲極電極區分開來。然而，本發明實施例不限於此結構。舉例而言，源極區域可為源極電極，汲極區域可為汲極電極。並且，源極區域可為汲極電極，汲極區域可為源極電極。
圖1為繪示根據本發明一實施例之薄膜電晶體100的剖面示意圖。
請參考圖1，根據本發明一實施例之薄膜電晶體100在基板110包含第一絕緣層120、主動層130及閘極電極160。
基板110可由玻璃或塑膠形成。舉例而言，基板110可由具有可撓性的透明塑膠材料形成，例如聚醯亞胺(polyimide)。
遮光層180設置於基板110上。遮光層180阻擋來自基板110的入射光，藉以保護主動層130。若有其他結構作為遮光功能元件，則可省略遮光層180。
第一絕緣層120設置於基板110及遮光層180上。
第一絕緣層120具有絕緣特性並保護主動層130。第一絕緣層120亦稱為緩衝層。
請參考圖1，第一絕緣層120可包含磊晶氧化物(Epi-oxide)層122。並且，第一絕緣層120可更包含化學氣相沉積(CVD)層121，化學氣相沉積層121設置於基板110及磊晶氧化物層122之間。
可藉由化學氣相沉積法製造化學氣相沉積層121。可藉由原子層沉積法或有機金屬化學氣相沉積法製造磊晶氧化物層122。
第一絕緣層120可包含具有絕緣性質的材料中之至少一者，例如氧化矽(SiOx)、氮化矽(SiNx)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、矽酸鉿(Hf-SiOx)及矽酸鋯(Zr-SiOx)。
詳細而言，化學氣相沉積層121可包含氧化矽(SiOx)及氮化矽(SiNx)中的至少一者。化學氣相沉積層121保護主動層130並使遮光層180及主動層130彼此絕緣。
磊晶氧化物層122可包含氧化矽(SiOx)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、矽酸鉿(Hf-SiOx)及矽酸鋯(Zr-SiOx)中的至少一者。
根據本發明一實施例，接觸主動層130的第一絕緣層120的上表面為由氧(O)製成的含氧層。請參考圖1，接觸主動層130的磊晶氧化物層122的上表面可為由氧(O)製成的含氧層。
為了將第一絕緣層120的上表面製成含氧層，可使用氧處理第一絕緣層120的上表面。舉例而言，當藉由原子層沉積法製造磊晶氧化物層122時，在最後步驟中使用氧氣(O2 )處理磊晶氧化物層122的表面，從而使磊晶氧化物層122的上表面變成含氧層。當藉由有機金屬化學氣相沉積法製造磊晶氧化物層122時，在最後步驟中使用氧氣(O2 )處理磊晶氧化物層122的表面，從而使磊晶氧化物層122的上表面變成含氧層。
排列於第一絕緣層120的上表面的氧部分可為用於主動層130所包含之氧化物半導體材料進行磊晶成長的基本材料。因此，主動層130可具有單晶結構。詳細而言，磊晶氧化物層122使主動層130能夠磊晶成長。更詳細而言，根據磊晶氧化物層122的原子排列可磊晶成長出主動層130，其中磊晶氧化物層122為設置於第一絕緣層120上部的氧化物層。因此，根據本發明一實施例，設置於第一絕緣層120的上部的氧化物層可被稱為磊晶氧化物層122。
主動層130設置於第一絕緣層120。更詳細而言，主動層130設置於磊晶氧化物層122上。根據本發明一實施例，磊晶氧化物層122接觸主動層130。
主動層130包含氧化物半導體材料。根據本發明一實施例，主動層130為由氧化物半導體材料形成的氧化物半導體層。並且，主動層130具有單晶結構。根據本發明一實施例，單晶表示一種固體物質，其整個晶體依據固定晶軸規律地產生。
根據本發明一實施例，由氧化物半導體材料形成的主動層130包含金屬元素(M)，其中主動層130的下表面的金屬元素(M)與第一絕緣層120的上表面的含氧層中所包含的氧(O)結合(請參見圖5)。
更詳細而言，主動層130的下表面的金屬元素(M)與形成於磊晶氧化物層122的上表面上的含氧層中所包含的氧(O)結合。
主動層130的下表面的金屬元素(M)初步與磊晶氧化物層122的上表面上的氧(O)結合之後，結晶會持續成長，而使得氧化物半導體材料能夠磊晶成長。
詳細而言，在主動層130的情況下，金屬元素(M)作為前驅物，其與磊晶氧化物層122的上表面上的氧(O)結合，從而藉由氧(O2 )及金屬元素(M)形成薄膜，並可由氧化物半導體材料進行磊晶成長。因此，主動層130可具有單晶結構。
為了包含於主動層130中的氧化物半導體材料的磊晶成長，可藉由原子層沉積法製造主動層130。
使用氧(O2 )處理對應第一絕緣層120的上表面的整個磊晶氧化物層122的上表面，迫使作為前驅物的金屬元素(M)與磊晶氧化物層122的上表面上的氧(O)充分地結合，接著，為形成氧化物半導體層而提供之氧(O2 )及金屬元素(M)為逐步施加，從而可在不需高溫熱處理的情況下於大尺寸的區域中製成氧化物半導體層的單晶。
因此，根據本發明一實施例，可在低溫下且於大尺寸的區域中形成氧化物半導體材料的單晶結構。
相較於具有多晶結構或非晶結構的氧化物半導體層的場效移動率而言，具有單晶結構的氧化物半導體層可具有較大的場效移動率。因此，根據本發明一實施例之薄膜電晶體100可具有良好的場效移動率。
主動層130可包含氧化物半導體材料中之至少一者，例如氧化鋅(ZnO)氧化物半導體、氧化銦鋅(InZnO)氧化物半導體、氧化銦鎵鋅(InGaZnO)氧化物半導體、氧化錫(SnO)氧化物半導體、氧化銦鎵(InGaO)氧化物半導體、氧化銦錫(InSnO)氧化物半導體、氧化銦鎵鋅錫(InGaZnSnO)氧化物半導體、氧化鎵鋅錫(GaZnSnO)氧化物半導體、氧化鎵鋅(GaZnO)氧化物半導體、氧化鎵(GaO)氧化物半導體、氧化銦(InO)氧化物半導體及氧化銦錫鋅(InSnZnO)氧化物半導體。更詳細而言，主動層130可包含氧化鋅(ZnO)氧化物半導體、氧化銦鋅(InZnO)氧化物半導體、氧化銦鎵鋅(InGaZnO)氧化物半導體及氧化錫(SnO)氧化物半導體中的至少一者。
此外，主動層130可具有單層結構或包含多個氧化物半導體層的多層結構(請參閱圖3)。
第二絕緣層140設置於主動層130上。第二絕緣層140可包含氧化矽及氮化矽中的至少一者，或可包含金屬氧化物或金屬氮化物。第二絕緣層140可具有單層結構或多層結構。
舉例而言，第二絕緣層140可包含氧化矽(SiOx)、氧化鉿(HfOx)、氧化鋁(AlOx、氧化鋯(ZrOx)、矽酸鉿(Hf-SiOx)及矽酸鋯(Zr-SiOx)中的至少一者。主動層130的單晶結構可有效的被第二絕緣層140保護並維持。
圖1中設置於主動層130及閘極電極160之間的第二絕緣層140可被稱為閘極絕緣膜。可藉由原子層沉積法或有機金屬化學氣相沉積法來製造第二絕緣層140。因此，根據本發明一實施例，設置於基板110及閘極電極160之間的第一絕緣層120、主動層130及第二絕緣層140可藉由原子層沉積法製造而成，或可藉由有機金屬化學氣相沉積法製造而成。在此情況下，主動層130可具有單晶結構。
閘極電極160設置於第二絕緣層140上。閘極電極160絕緣於主動層130，且閘極電極160的至少一部分重疊於主動層130。
請參考圖1，第一絕緣層120設置於基板110及主動層130之間，主動層130設置於第一絕緣層120及閘極電極160之間。
閘極電極160可包含含鋁金屬(如鋁(Al)或鋁合金)、含銀金屬(如銀(Ag)或銀合金)、含銅金屬(如銅(Cu)或銅合金)、含鉬金屬(如鉬(Mo)或鉬合金)、鉻(Cr)、鉭(Ta)、釹(Nd)及鈦(Ti)中之至少一者。閘極電極160可具有包含至少二個導體層的多層結構，其中導體層具有不同的物理性質。
絕緣中間層170設置於閘極電極160上。絕緣中間層170為由絕緣材料形成的絕緣層。詳細而言，絕緣中間層170可由有機材料、無機材料或包含有機材料及無機材料的沉積結構來形成。
源極電極151及汲極電極152設置於絕緣中間層170上。源極電極151及汲極電極152彼此分離，並分別連接於主動層130。源極電極151及汲極電極152分別透過提供於絕緣中間層170中的接觸孔而連接於主動層130。
各個源極電極151及汲極電極152可包含鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅(Cu)及它們的合金中之至少一者。各個源極電極151及汲極電極152可形成為包含上述金屬或其合金的單層結構，或可形成為包含至少二層之上述金屬或其合金的多層結構。
根據本發明一實施例，可使用閘極電極160作為遮罩藉由選擇性傳導性提供製程對主動層130選擇性地提供傳導性。
主動層130重疊於閘極電極160的部分未提供有傳導性，因而成為通道部131。主動層130未重疊於閘極電極160的其他部分提供有傳導性，因而成為導體部132、133。導體部132、133通常被提供於通道部131的兩側。
舉例而言，根據本發明一實施例，可藉由電漿處理或乾蝕刻(dry etch)對主動層130選擇性地提供傳導性。
然而，本發明一實施例不限於上述內容。可使用摻雜物藉由摻雜製程對主動層130提供傳導性。在此情況下，摻雜區域可提供有傳導性。在摻雜製程中，硼(B)離子、磷(P)離子、砷(As)離子及銻(Sb)離子中之至少一者可被使用於摻雜製程。
此外，可藉由光照射製程對主動層130提供傳導性。
導體部132、133之任一者成為源極區域，導體部132、133之另一者成為汲極區域。對應第一導體部132的源極區域可作為連接於源極電極151的源極連接部，對應第二導體部133的汲極區域可作為連接於汲極電極152的汲極連接部。
為了方便說明，在圖式中將源極區域及汲極區域彼此區分開來。源極區域及汲極區域可交換使用。根據電壓，圖式中之源極區域可成為汲極區域，汲極區域可成為源極區域。並且，若有需要，源極區域可成為源極電極151或汲極電極152，汲極區域可成為汲極電極152或源極電極151。
請參考圖1，主動層130設置於第一絕緣層120及閘極電極160之間，或者主動層130可設置於基板110及閘極電極160之間。如圖1所示，閘極電極160設置於主動層130之上的結構被稱為頂部閘極結構(top gate structure)。
圖2為繪示根據本發明另一實施例之薄膜電晶體200的剖面示意圖。
請參考圖2，第一絕緣層120更包含原子層沉積層123，原子層沉積層123設置於化學氣相沉積層121及基板110之間。
根據本發明另一實施例，設置於化學氣相沉積層121上且接觸主動層130的磊晶氧化物層122被稱為「上原子層沉積層」或「第一原子層沉積層」，設置於化學氣相沉積層121及基板110之間的原子層沉積層123可被稱為「下原子層沉積層」或「第二原子層沉積層」。或者，磊晶氧化物層122可被稱為「有機金屬化學氣相沉積層」。
一般而言，原子層沉積層具有規則的原子排列。因此，若接觸基板110的原子層沉積層123設置於化學氣相沉積層121及基板110之間，則可為設置於原子層沉積層123上的化學氣相沉積層121及磊晶氧化物層122之規則的原子排列提供良好的環境。因此，包含於主動層130中的氧化物半導體材料的磊晶成長變得順利，而使得主動層130可具有均勻性良好的單晶結構。
圖3為繪示根據本發明另一實施例之薄膜電晶體300的剖面示意圖。
請參考圖3，主動層130包含第一氧化物半導體層130a及位於第一氧化物半導體層130a上的第二氧化物半導體層130b。
第一氧化物半導體層130a設置於第一絕緣層120，第一氧化物半導體層130a作為用以支撐第二氧化物半導體層130b的支撐層。第二氧化物半導體層130b可作為主要通道層。
作為支撐層的第一氧化物半導體層130a可具有良好的薄膜穩定性及良好的機械穩定性。舉例而言，第一氧化物半導體層130a可包含氧化物半導體材料中之至少一者，例如氧化銦鎵鋅(InGaZnO)氧化物半導體材料、氧化銦鎵(InGaO)氧化物半導體材料、氧化銦鎵鋅錫(InGaZnSnO)氧化物半導體材料、氧化鎵鋅錫(GaZnSnO)氧化物半導體材料、氧化鎵鋅(GaZnO)氧化物半導體材料及氧化鎵(GaO)氧化物半導體材料。然而，本發明一實施例不限於上述內容。第一氧化物半導體層130a可由本領域具有通常知識者一般已知的其他氧化物半導體材料來形成。
舉例而言，第二氧化物半導體層130b可由氧化銦鋅(InZnO)氧化物半導體材料、氧化錫(SnO)氧化物半導體材料、氧化銦鎵(InGaO)氧化物半導體材料、氧化銦錫(InSnO)氧化物半導體材料、氧化銦鎵鋅(InGaZnO)氧化物半導體材料、氧化銦鎵鋅錫(InGaZnSnO)氧化物半導體材料、氧化鎵鋅錫(GaZnSnO)氧化物半導體材料、氧化銦錫鋅(InSnZnO)氧化物半導體材料或氧化銦(InO)氧化物半導體材料形成。然而，本發明一實施例不限於上述內容。第二氧化物半導體層130b可由本領域具有通常知識者一般已知的其他氧化物半導體材料來形成。
圖4為繪示根據本發明另一實施例之薄膜電晶體400的剖面示意圖。
圖4之薄膜電晶體400包含位於基板110上的閘極電極160、位於閘極電極160上的第一絕緣層120、位於第一絕緣層120上的主動層130、連接於主動層130的源極電極151以及分離於源極電極151且連接於主動層130的汲極電極152。
主動層130具有由氧化物半導體材料形成的單晶結構。
第一絕緣層120可包含化學氣相沉積層121以及位於化學氣相沉積層121上的磊晶氧化物層122。接觸主動層130的第一絕緣層120的上表面為由氧(O)形成的含氧層。接觸主動層130的磊晶氧化物層122的上表面可為由氧(O)形成的含氧層。
請參考圖4，第一絕緣層120設置於基板110及主動層130之間，閘極電極160設置於基板110及第一絕緣層120之間。
如圖4所示，閘極電極160設置於主動層130之下的結構被稱為底部閘極結構(bottom gate structure)。根據本發明一實施例，具有單晶結構的主動層130可應用於底部閘極結構的薄膜電晶體400。
圖5為第一絕緣層120及主動層130之間的邊界區域的概念圖。
詳細而言，圖5呈現第一絕緣層120所包含之磊晶氧化物層122的上部及主動層130的下部。
請參考圖5，第一絕緣層120的上部為磊晶氧化物層122，磊晶氧化物層122的上表面為由氧(O)形成的含氧層。磊晶氧化物層122的上表面為接觸主動層130的表面。
當藉由原子層沉積法製造磊晶氧化物層122時，於最後步驟中使用氧氣(O2 )處理磊晶氧化物層122的表面，從而使磊晶氧化物層122的上表面變成含氧層。當藉由有機金屬化學氣相沉積法製造磊晶氧化物層122時，於最後步驟中使用氧氣(O2 )處理磊晶氧化物層122的表面，從而使磊晶氧化物層122的上表面變成含氧層。
請參考5，主動層130設置於磊晶氧化物層122上，主動層130的下表面的金屬元素(M)與磊晶氧化物層122的上表面的氧(O)結合。
主動層130的下表面的金屬元素(M)作為前驅物，其與磊晶氧化物層122的上表面的氧(O)結合，從而由位於作為前驅物的金屬元素(M)上的氧(O2 )所製成的薄膜來形成含氧層，並透過由金屬元素(M)而成的薄膜形成金屬層。因此，藉由氧化物半導體材料進行磊晶成長，從而可形成具有單晶結構的主動層130。
第一絕緣層120的上表面上的含氧層可為用於主動層130所包含之氧化物半導體材料進行磊晶成長的基本材料。為了主動層130所包含之氧化物半導體材料的磊晶成長，可藉由原子層沉積法製造主動層130。並且，可藉由有機金屬化學氣相沉積法製造主動層130。
根據這些方法，根據本發明一實施例，可在低溫下於大尺寸的區域中完成氧化物半導體材料的單晶，而不需進行高於500℃之高溫熱處理。
圖6A為繪示根據一比較示例之薄膜電晶體的剖面示意圖。
根據圖6A所示之比較示例之薄膜電晶體的第一絕緣層120未提供有磊晶氧化物層122。請參考圖6A，第一絕緣層120提供有化學氣相沉積層121。
若第一絕緣層120未提供有磊晶氧化物層122，則根據圖6A所示之比較示例之薄膜電晶體未提供有作為主動層130所包含之氧化物半導體材料的磊晶成長的基本材料的層體。因此，在根據比較示例之薄膜電晶體的情況下，主動層130所包含之氧化物半導體材料並未進行磊晶成長，而使得主動層130未具有單晶結構。
在根據圖6A所示之比較示例之薄膜電晶體的情況下，主動層130具有氧化銦鋅(InZnO)氧化物半導體層。根據比較示例之薄膜電晶體具有52.63 cm2 /Vs之場效移動率(μFE )。根據比較示例之薄膜電晶體並不具有良好的場效移動率。
圖6B為根據圖6A所示之比較示例之薄膜電晶體的主動層的穿透式電子顯微鏡(transmission electron microscope，TEM)照片。請參考圖6B，在根據比較示例之薄膜電晶體的情況下，主動層未具有良好的結晶，亦未具有單晶結構。
在根據本發明一實施例之薄膜電晶體的情況下，第一絕緣層120具有磊晶氧化物層122，且主動層130具有IZO氧化銦鋅(InZnO)氧化物半導體材料的單晶結構。根據本發明一實施例之薄膜電晶體具有58.41 cm2 /Vs之場效移動率(μFE )。相較於根據比較示例之薄膜電晶體而言，根據本發明一實施例之薄膜電晶體具有較大的場效移動率。
圖7為根據本發明一實施例之薄膜電晶體的主動層的穿透式電子顯微(TEM)鏡照片。請參考圖7，呈現出根據本發明之薄膜電晶體所包含之主動層具有良好的結晶。請參考圖7，根據本發明之薄膜電晶體所包含之主動層可藉由磊晶成長而具有單晶結構。
圖8為繪示根據本發明另一實施例之顯示設備500的示意圖。
如圖8所示，根據本發明另一實施例之顯示設備500包含顯示面板210、閘極驅動器220、資料驅動器230及控制器240。
在顯示面板210上，設有閘極線路GL及資料線路DL以及像素P，且像素P排列於閘極線路GL及資料線路DL的相交部分。藉由驅動像素P來顯示影像。
控制器240控制閘極驅動器220及資料驅動器230。
藉由使用從外部系統(未繪示)所施加的訊號，控制器240輸出用以控制閘極驅動器220的閘極控制訊號GCS以及用以控制資料驅動器230的資料控制訊號DCS。並且，控制器240對從外部系統提供之輸入視訊資料進行取樣(sample)，接著重新調整(re-align)所取樣的視訊資料，並將經重新調整的數位視訊資料RGB提供至資料驅動器230。
閘極控制訊號GCS包含閘極啟動脈衝(gate start pulse，GSP)、閘極偏移時脈(gate shift clock，GSC)、閘極輸出賦能訊號(gate output enable signal，GOE)、啟動訊號(start signal，Vst)及閘極時脈(gate clock，GCLK)。並且，用以控制移位暫存器(shift register)的控制訊號可被包含於閘極控制訊號GCS中。
資料控制訊號DCS包含源極啟動脈衝(source start pulse，SSP)、源極偏移時脈訊號(source shift clock，SSC)、源極輸出賦能訊號(source output enable signal，SOE)及極性控制訊號(polarity control signal，POL)。
資料驅動器230將資料電壓供應至顯示面板210的資料線路DL。詳細而言，資料驅動器230將從控制器240提供的視訊資料RGB轉變成類比資料電壓，並將類比資料電壓供應至資料線路DL。
閘極驅動器220隨後在1框週期(frame period)中將閘極脈衝(GP)供應至閘極線路GL。於此，「1框週期」表示透過顯示面板輸出一個影像的週期。並且，在未供應閘極脈衝(GP)的1框的剩餘週期中閘極驅動器220將用於關閉開關裝置的閘極關斷訊號(gate-off signal)供應至閘極線路GL。在下文中，閘極脈衝(GP)及閘極關斷訊號(Goff)被通稱為掃描訊號SS。
根據本發明一實施例，閘極驅動器220可被提供於基板110上。將閘極驅動器220直接提供於基板110上的結構可被稱為板內閘極(Gate-In-Panel，GIP)結構。
圖9為繪示圖8中任一像素P的電路圖，圖10為繪示圖8中的像素P的平面示意圖，圖11為沿圖10之線I-I'截取的剖面示意圖。
圖9之電路圖為顯示設備500中的一個像素P的等效電路圖，其中顯示設備500包含有機發光二極體(OLED)作為顯示裝置710。
像素P包含顯示裝置710以及用以驅動顯示裝置710的像素驅動器PDC。
圖9之像素驅動器PDC包含第一薄膜電晶體TR1及第二薄膜電晶體TR2，其中第一薄膜電晶體TR1對應開關電晶體，第二薄膜電晶體TR2對應驅動電晶體。如圖1、圖2、圖3及圖4所示之各個薄膜電晶體100、200、300、400可被使用於第一薄膜電晶體TR1及第二薄膜電晶體TR2。
第一薄膜電晶體TR1連接於閘極線路GL及資料線路DL，第一薄膜電晶體TR1會因透過閘極線路GL供應的掃描訊號SS而導通(turned-on)或關斷(turned-off)。
資料線路DL將資料電壓Vdata提供至像素驅動器PDC，第一薄膜電晶體TR1控制施加資料電壓Vdata。
驅動電源線路PL將驅動電壓Vdd提供至顯示裝置710，第二薄膜電晶體TR2控制控制驅動電壓Vdd。於此，驅動電壓Vdd為用以驅動對應顯示裝置710之有機發光二極體(OLED)的像素驅動電壓。
當第一薄膜電晶體TR1透過從閘極驅動器220的閘極線路GL所施加掃描訊號SS而導通時，透過資料線路DL所施加的資料電壓Vdata被供應至連接於顯示裝置710的第二薄膜電晶體TR2的閘極電極G2。對設置於第二薄膜電晶體TR2的源極電極S2及閘極電極G2之間的第一電容器C1充以資料電壓Vdata。第一電容器C1為儲存電容器(Cst)。
根據驅動電壓Vdd控制透過第二薄膜電晶體TR2供應於對應顯示裝置710之有機發光二極體(OLED)的電流量，從而可控制從顯示裝置710發出的光線的灰度(grayscale)。
請參考圖10及圖11，第一薄膜電晶體TR1及第二薄膜電晶體TR2被提供於基板110上。
基板110可由玻璃或塑膠形成。基板110可由具有可撓性的塑膠形成，例如聚醯亞胺(polyimide，PI)。
遮光層180設置於基板110上。遮光層180可作為光阻擋層。遮光層180阻擋外部提供的入射光，藉以保護第一薄膜電晶體TR1的主動層A1及第二薄膜電晶體TR2的主動層A2。
第一絕緣層120設置於遮光層180上。第一絕緣層120由絕緣材料形成，第一絕緣層120保護主動層A1、A2免於受外部提供的水氣或氧的影響。
請參考圖11，第一絕緣層120包含化學氣相沉積層121以及位於化學氣相沉積層121上的磊晶氧化物層122。化學氣相沉積層121可藉由化學氣相沉積法製造而成。磊晶氧化物層122可藉由原子層沉積法或有機金屬化學氣相沉積法製造而成。
化學氣相沉積層121可包含氧化矽(SiOx)及氮化矽(SiNx)中的至少一者。磊晶氧化物層122可包含氧化矽(SiOx)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、矽酸鉿(Hf-SiOx)及矽酸鋯(Zr-SiOx)中的至少一者。
根據本發明另一實施例，接觸主動層A1、A2的第一絕緣層120的上表面為由氧(O)形成的含氧層。請參考圖11，接觸主動層A1、A2的磊晶氧化物層122的上表面可為由氧(O)形成的含氧層。
為了將第一絕緣層120的上表面製成含氧層，可使用氧處理第一絕緣層120的上表面。舉例而言，當藉由原子層沉積法製造磊晶氧化物層122時，在最後步驟中使用氧氣(O2 )處理磊晶氧化物層122的表面，從而使磊晶氧化物層122的上表面變成含氧層。
在第一絕緣層120的上表面上的含氧層可為用於主動層A1、A2所包含之氧化物半導體材料進行磊晶成長的基本材料。因此，主動層A1、A2可具有單晶結構。
第一薄膜電晶體TR1的主動層A1及第二薄膜電晶體TR2的主動層A2設置於第一絕緣層120上。
主動層A1、A2包含氧化物半導體材料。根據本發明另一實施例，主動層A1, A2為由氧化物半導體材料形成的氧化物半導體層。主動層A1、A2可具有單晶結構。主動層A1、A2可具有良好的場效移動率(μFE )。
根據本發明另一實施例，主動層A1、A2的下表面的金屬元素(M)與磊晶氧化物層122的上表面上的含氧層中所包含的氧(O)結合。
第二絕緣層140設置於主動層A1、A2上。第二絕緣層140具有絕緣性質。第二絕緣層140使主動層A1、A2及閘極電極G1、G2彼此絕緣。因此，第二絕緣層140可被稱為閘極絕緣膜。
第一薄膜電晶體TR1的閘極電極G1及第二薄膜電晶體TR2的閘極電極G2設置於第二絕緣層140上。
第一薄膜電晶體TR1的閘極電極G1重疊於第一薄膜電晶體TR1的主動層A1的至少一部分。
第二薄膜電晶體TR2的閘極電極G2重疊於第二薄膜電晶體TR2的主動層A2的至少一部分。
請參考圖10及圖11，第一電容器C1的第一電容器電極C11與閘極電極G1、G2設置於相同的層體。閘極電極G1、G2與第一電容器電極C11可使用相同的材料藉由相同的製程一起製造而成。
絕緣中間層170設置於閘極電極G1、G2及第一電容器電極C11上。
源極電極S1、S2及汲極電極D1、D2設置於絕緣中間層170上。根據本發明一實施例，為了方便說明，將源極電極S1、S2及汲極電極D1、D2彼此區分開來。然而，源極電極S1、S2及汲極電極D1、D2可交換使用。因此，源極電極S1、S2可為汲極電極D1、D2，汲極電極D1、D2可為源極電極S1、S2。
並且，資料線路DL及驅動電源線路PL設置於絕緣中間層170上。第一薄膜電晶體TR1的源極電極S1與資料線路DL可形成為一體。第二薄膜電晶體TR2的汲極電極D2與驅動電源線路PL可形成為一體。
根據本發明一實施例，第一薄膜電晶體TR1的源極電極S1及第一薄膜電晶體TR1的汲極電極D1彼此分離，並連接於第一薄膜電晶體TR1的主動層A1。第二薄膜電晶體TR2的源極電極S2及第二薄膜電晶體TR2的汲極電極D2彼此分離，並連接於第二薄膜電晶體TR2的主動層A2。
詳細而言，第一薄膜電晶體TR1的源極電極S1透過第一接觸孔H1接觸主動層A1的源極區域。
第一薄膜電晶體TR1的汲極電極D1透過第二接觸孔H2接觸主動層A1的汲極區域，第一薄膜電晶體TR1的汲極電極D1透過第三接觸孔H3連接於第一電容器C1的第一電容器電極C11。
第二薄膜電晶體TR2的源極電極S2延伸於絕緣中間層170上，從而使源極電極S2的一部分作為第一電容器C1的第二電容器電極C12。第一電容器電極C11及第二電容器電極C12彼此重疊，而使得可形成第一電容器C1。
並且，第二薄膜電晶體TR2的源極電極S2透過第四接觸孔H4接觸主動層A2的源極區域。
第二薄膜電晶體TR2的汲極電極D2透過第五接觸孔H5接觸主動層A2的汲極區域。
第一薄膜電晶體TR1包含主動層A1、閘極電極G1、源極電極S1及汲極電極D1，第一薄膜電晶體TR1作為用以控制施加於像素驅動器PDC的資料電壓Vdata的開關電晶體。
第二薄膜電晶體TR2包含主動層A2、閘極電極G2、源極電極S2及汲極電極D2，第二薄膜電晶體TR2作為用以控制施加於顯示裝置710的驅動電壓Vdd的驅動電晶體。
保護層175設置於源極電極S1、S2、汲極電極D1、D2、資料線路DL及驅動電源線路PL上。提供保護層175以保護第一薄膜電晶體TR1及第二薄膜電晶體TR2，並使第一薄膜電晶體TR1及第二薄膜電晶體TR2的上表面平坦化。
顯示裝置710的第一電極711設置於保護層175上。顯示裝置710的第一電極711透過第六接觸孔H6連接於第二薄膜電晶體TR2的源極電極S2。
堤層750設置於第一電極711的邊緣。堤層750界定出顯示裝置710的發光區域。
有機發光層712設置於第一電極711上，第二電極713設置於有機發光層712上，進而完成顯示裝置710。如圖11所示之顯示裝置710為有機發光二極體(OLED)。因此，根據本發明一實施例之顯示設備500為有機發光顯示設備。
圖12為根據本發明另一實施例之顯示設備600的一像素P的電路圖。
圖12為有機發光顯示設備的像素P的等效電路圖。
如圖12所示之顯示設備600的像素P包含對應顯示裝置710的有機發光二極體以及用以驅動顯示裝置710的像素驅動器PDC。顯示裝置710連接於像素驅動器PDC。
在像素P中，設有訊號線路(資料線路DL、閘極線路GL、驅動電源線路PL、參考線路RL、感應控制線路SCL)以將訊號供應至像素驅動器PDC。
將資料電壓Vdata供應於資料線路DL，將掃描訊號SS供應於閘極線路GL，將用以驅動像素的驅動電壓Vdd供應於驅動電源線路PL，將參考電壓Vref供應於參考線路RL，將感應控制訊號SCS供應於感應控制線路SCL。
請參考圖12，當第n個像素P的閘極線路被稱為「GLn 」時，相鄰的第n-1個像素P的閘極線路為「GLn-1 」，且對應第n-1個像素P的閘極線路之「GLn-1 」作為第n個像素P的感應控制線路SCL。
舉例而言，像素驅動器PDC包含第一薄膜電晶體TR1(開關電晶體)、第二薄膜電晶體TR2(驅動電晶體)及第三薄膜電晶體TR3(參考電晶體)，其中第一薄膜電晶體TR1(開關電晶體)連接於閘極線路GL及資料線路DL，第二薄膜電晶體TR2(驅動電晶體)用以根據透過第一薄膜電晶體TR1傳輸的資料電壓Vdata來控制提供於顯示裝置710的電流的位準(level)，第三薄膜電晶體TR3(參考電晶體)用以感應第二薄膜電晶體TR2的性質。
第一電容器C1設置於顯示裝置710及第二薄膜電晶體TR2的閘極電極G2之間。第一電容器C1被稱為儲存電容器(Cst)。
若第一薄膜電晶體TR1因供應於閘極線路GL的掃描訊號SS而導通，則第一薄膜電晶體TR1會將供應至資料線路DL的資料電壓Vdata傳輸至第二薄膜電晶體TR2的閘極電極G2。
第三薄膜電晶體TR3連接於參考線路RL及第一節點n1，其中第一節點n1位於顯示裝置710及第二薄膜電晶體TR2之間。第三薄膜電晶體TR3因感應控制訊號SCS而導通或關斷，第三薄膜電晶體TR3在感應期間感應對應驅動電晶體之第二薄膜電晶體TR2的性質。
連接於第二薄膜電晶體TR2的閘極電極G2的第二節點n2連接於第一薄膜電晶體TR1。第一電容器C1形成於第二節點n2及第一節點n1之間。
當第一薄膜電晶體TR1導通時，透過資料線路DL供應的資料電壓Vdata會被供應至第二薄膜電晶體TR2的閘極電極G2。形成於第二薄膜電晶體TR2的閘極電極G2及源極電極S2之間的第一電容器C1會被充以資料電壓Vdata。
當第二薄膜電晶體TR2導通時，電流藉由用以驅動像素的驅動電壓Vdd透過第二薄膜電晶體TR2被供應至顯示裝置710，從而使顯示裝置710發光。
如圖12所示之各個第一薄膜電晶體TR1、第二薄膜電晶體TR2及第三薄膜電晶體TR3與如圖1、圖2、圖3及圖4所示之薄膜電晶體100、200、300、400可具有相同的結構。
圖13為根據本發明另一實施例之顯示設備700的一像素P的電路圖。
如圖13所示之顯示設備700的像素P包含對應顯示裝置710的有機發光二極體以及用以驅動顯示裝置710的像素驅動器PDC。顯示裝置710連接於像素驅動器PDC。
像素驅動器PDC包含薄膜電晶體(第一薄膜電晶體TR1、第二薄膜電晶體TR2、第三薄膜電晶體TR3、第四薄膜電晶體TR4)。
在像素P中，設有訊號線路(資料線路DL、發光控制線路EL、閘極線路GL、驅動電源線路PL、感應控制線路SCL、參考線路RL)以將驅動訊號供應至像素驅動器PDC。
相較於圖12之像素P而言，圖13之像素P更包含發光控制線路EL。發光控制訊號EM被供應於發光控制線路EL。
並且，相較於圖12之像素驅動器PDC而言，圖13之像素驅動器PDC更包含對應發光控制電晶體的第四薄膜電晶體TR4，其中發光控制電晶體用以控制第二薄膜電晶體TR2的發光時點。
請參考圖13，當第n個像素P的閘極線路被稱為「GLn 」時，相鄰的第n-1個像素P的閘極線路為「GLn-1 」，且對應第n-1個像素P的閘極線路之「GLn-1 」作為第n個像素P的感應控制線路SCL。
第一電容器C1設置於顯示裝置710及第二薄膜電晶體TR2的閘極電極G2之間。並且，第二電容器C2設置於顯示裝置710的一個電極及第四薄膜電晶體TR4的終端中供有驅動電壓Vdd的終端之間。
若第一薄膜電晶體TR1因供應於閘極線路GL的掃描訊號SS而導通，則第一薄膜電晶體TR1會將供應於資料線路DL的資料電壓Vdata傳輸至第二薄膜電晶體TR2的閘極電極G2。
第三薄膜電晶體TR3連接於參考線路RL。第三薄膜電晶體TR3因感應控制訊號SCS而導通或關斷，第三薄膜電晶體TR3在感應期間感應對應驅動電晶體之第二薄膜電晶體TR2的性質。
第四薄膜電晶體TR4將驅動電壓Vdd傳輸至第二薄膜電晶體TR2，或根據發光控制訊號EM阻擋驅動電壓Vdd。當第四薄膜電晶體TR4導通時，電流會被供應至第二薄膜電晶體TR2，從而使顯示裝置710發光。
如圖13所示之各個第一薄膜電晶體TR1、第二薄膜電晶體TR2、第三薄膜電晶體TR3及第四薄膜電晶體TR4與如圖1、圖2、圖3及圖4所示之薄膜電晶體100、200、300、400中之任一者可具有相同的結構。
除了如上所述之結構外，根據本發明另一實施例之像素驅動器PDC可形成為多種結構。舉例而言，像素驅動器PDC可包含五個或更多個薄膜電晶體。
圖14為根據本發明另一實施例之顯示設備800的一像素P的電路圖。
圖14之顯示設備800為液晶顯示設備。
如圖14所示之顯示設備800的像素P包含像素驅動器PDC以及連接於像素驅動器PDC的液晶電容器Clc。液晶電容器Clc對應顯示裝置。
像素驅動器PDC包含薄膜電晶體TR及儲存電容器Cst，其中薄膜電晶體TR連接於閘極線路GL及資料線路DL，儲存電容器Cst連接於薄膜電晶體TR及共用電極372之間。在薄膜電晶體TR及共用電極372之間，液晶電容器Clc及儲存電容器Cst並聯連接。
液晶電容器Clc被充以供應至共用電極372的共用電壓Vcom與透過薄膜電晶體TR供應至像素電極的資料訊號之間的差動電壓(differential voltage)，並根據所充的電壓驅動液晶以控制透光量。儲存電容器Cst穩定地維持充入液晶電容器Clc的電壓。
圖14之薄膜電晶體TR與如圖1、圖2、圖3及圖4所示之薄膜電晶體100、200、300、400中之任一者可具有相同的結構。
圖15A至圖15F繪示根據本發明一實施例製造薄膜電晶體100的製程。
請參考圖15A，遮光層180被提供於基板110上，化學氣相沉積層121被提供於遮光層180上。化學氣相沉積層121可藉由化學氣相沉積法製造而成。
化學氣相沉積層121可包含氧化矽(SiOx)及氮化矽(SiNx)中的至少一者。化學氣相沉積層121保護主動層130，並使遮光層180及主動層130彼此絕緣。然而，本發明一實施例不限於上述內容。可形成原子層沉積層代替化學氣相沉積層121，或者原子層沉積層可被提供於化學氣相沉積層121之下。
請參考圖15B，磊晶氧化物層122被提供於化學氣相沉積層121上。磊晶氧化物層122可藉由原子層沉積法或有機金屬化學氣相沉積法製造而成。
磊晶氧化物層122可包含氧化矽(SiOx)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、矽酸鉿(Hf-SiOx)及矽酸鋯(Zr-SiOx)中的至少一者。
根據本發明一實施例，磊晶氧化物層122的上表面為由氧(O)製成的含氧層。為了將磊晶氧化物層122的上表面製成含氧層，可使用氧處理磊晶氧化物層122的上表面。舉例而言，當藉由原子層沉積法製造磊晶氧化物層122時，在最後步驟中使用氧氣(O2 )處理磊晶氧化物層122的上表面，從而使磊晶氧化物層122的上表面變成含氧層。當藉由有機金屬化學氣相沉積法製造磊晶氧化物層122時，在最後步驟中使用氧氣(O2 )處理磊晶氧化物層122的表面，從而使磊晶氧化物層122的上表面變成含氧層。
若形成化學氣相沉積層121及磊晶氧化物層122，則完成第一絕緣層120。
包含化學氣相沉積層121及磊晶氧化物層122的第一絕緣層120的上表面為由氧(O)製成的含氧層。若使用氧處理第一絕緣層120的上表面，則第一絕緣層120的上表面會變成含氧層。
請參考圖15C，主動層130被提供於第一絕緣層120上。
主動層130設置於磊晶氧化物層122上，主動層130接觸磊晶氧化物層122。
主動層130為由氧化物半導體材料製成的氧化物半導體層。由氧化物半導體材料製成的主動層130包含金屬元素，其中主動層130的下表面的金屬元素(M)與第一絕緣層120的上表面上的含氧層所包含的氧(O)結合。更詳細而言，主動層130的下表面的金屬元素(M)與磊晶氧化物層122的上表面上的含氧層所包含的氧(O)結合。
在主動層130的下表面的金屬元素(M)與磊晶氧化物層122的上表面的氧(O)結合之後，晶體持續成長而使得氧化物半導體材料能夠磊晶成長。因此，主動層130可具有單晶結構。主動層130可藉由原子層沉積法或有機金屬化學氣相沉積法製造而成。
請參考圖15D，第二絕緣層140被提供於主動層130上，閘極電極160被提供於第二絕緣層140上。在圖15D中第二絕緣層140為閘極絕緣膜。
閘極電極160的至少一部分重疊於主動層130。可使用閘極電極160作為遮罩藉由選擇性傳導性提供製程對主動層130選擇性地提供傳導性。
詳細而言，主動層130未重疊於閘極電極160的其他部分可選擇性地提供有傳導性。
請參考圖15E，藉由主動層130的選擇性傳導性提供製程來形成導體部132、133。詳細而言，主動層130重疊於閘極電極160的部分未提供有傳導性，因而成為通道部131。此外，主動層130未重疊於閘極電極160的其他部分提供有傳導性，因而成為導體部132、133。導體部132、133被提供於通道部131的兩側。
導體部132、133之任一者成為源極區域，導體部132、133之另一者成為汲極區域。源極區域可作為連接於源極電極151的源極連接部，汲極區域可作為連接於汲極電極152的汲極連接部。
請參考圖15F，絕緣中間層170設置於閘極電極160上，源極電極151及汲極電極152設置於絕緣中間層170上。
絕緣中間層170為由絕緣材料製成的絕緣層。源極電極151及汲極電極152彼此分離，並連接於主動層130。源極電極151及汲極電極152分別透過提供於絕緣中間層170中的接觸孔而連接於主動層130。
因此，完成根據本發明一實施例之薄膜電晶體100。
根據本發明一實施例，可藉由控制絕緣層的結構來製造具有單晶結構的氧化物半導體層。
根據本發明一實施例之薄膜電晶體包含由具有單晶結構的氧化物半導體層形成的主動層，而使得可實現良好的場效移動率。
包含根據本發明一實施例之薄膜電晶體的顯示設備可具有良好的顯示功能。
對於本領域具有通常知識者顯而易見的是，上述本發明不限於上述實施例及圖式，且在不脫離本發明的精神或範圍下可對本發明進行多種替換、修改及變化。因此，本發明的範圍由請求項界定，並表示從請求項的同等概念、範圍及意義衍生的所有變化或修改皆落入本發明的範圍內。
100、200、300、400:薄膜電晶體 110:基板 120:第一絕緣層 121:化學氣相沉積層 122:磊晶氧化物層 123:原子層沉積層 130:主動層 130a:第一氧化物半導體層 130b:第二氧化物半導體層 131:通道部 132、133:導體部 140:第二絕緣層 151:源極電極 152:汲極電極 160:閘極電極 170:絕緣中間層 175:保護層 180:遮光層 500、600、700、800:顯示設備 210:顯示面板 220:閘極驅動器 230:資料驅動器 240:控制器 372:共用電極 710:顯示裝置 711:第一電極 712:有機發光層 713:第二電極 750:堤層 RGB:視訊資料 DCS:資料控制訊號 GCS:閘極控制訊 P:像素 DL:資料線路 GL:閘極線路 PL:驅動電源線路 RL:參考線路 EL:發光控制線路 EM:發光控制訊號 PDC:像素驅動器 Vdata:資料電壓 Vdd:驅動電壓 Vref:參考電壓 SS:掃描訊號 TR:薄膜電晶體 TR1:第一薄膜電晶體 TR2:第二薄膜電晶體 TR3:第三薄膜電晶體 TR4:第四薄膜電晶體 S1、S2:源極電極 A1、A2:主動層 G1、G2:閘極電極 D1、D2:汲極電極 C1:第一電容器 C11:第一電容器電極 C12:第二電容器電極 C2:第二電容器 H1:第一接觸孔 H2:第二接觸孔 H3:第三接觸孔 H4:第四接觸孔 H5:第五接觸孔 H6:第六接觸孔 SCS:感應控制訊號 SCL:感應控制線路 n1:第一節點 n2:第二節點 Cst:儲存電容器 Clc:液晶電容器 Vcom:共用電壓
參考附圖及以下實施方式將更清楚理解本發明之上述及其他目的、特徵及其他優點。 圖1為繪示根據本發明一實施例之薄膜電晶體的剖面示意圖。 圖2為繪示根據本發明另一實施例之薄膜電晶體的剖面示意圖。 圖3為繪示根據本發明另一實施例之薄膜電晶體的剖面示意圖。 圖4為繪示根據本發明另一實施例之薄膜電晶體的剖面示意圖。 圖5為第一絕緣層及主動層之間的邊界區域的概念圖。 圖6A為繪示根據一比較示例之薄膜電晶體的剖面示意圖。 圖6B為根據圖6A所示之比較示例之薄膜電晶體的主動層的穿透式電子顯微鏡照片。 圖7為根據本發明一實施例之薄膜電晶體的主動層的穿透式電子顯微鏡照片。 圖8為繪示根據本發明另一實施例之顯示設備的示意圖。 圖9為繪示圖8中任一像素P的電路圖。 圖10為繪示圖8中的像素P的平面示意圖。 圖11為沿圖10之線I-I'截取的剖面示意圖。 圖12為根據本發明另一實施例之顯示設備的一像素P的電路圖。 圖13為根據本發明另一實施例之顯示設備的一像素P的電路圖。 圖14為根據本發明另一實施例之顯示設備的一像素P的電路圖。 圖15A至圖15F繪示根據本發明一實施例之製造薄膜電晶體的製程。
100:薄膜電晶體
110:基板
120:第一絕緣層
121:化學氣相沉積層
122:磊晶氧化物層
130:主動層
131:通道部
132、133:導體部
140:第二絕緣層
151:源極電極
152:汲極電極
160:閘極電極
170:絕緣中間層
180:遮光層

Claims (25)

  1. 一種薄膜電晶體，包含：一第一絕緣層，位於一基板上；一主動層，位於該第一絕緣層上；以及一閘極電極，間隔於該主動層並被配置以具有至少一部分重疊於該主動層，其中該主動層具有一氧化物半導體材料的一單晶結構，並且接觸該主動層的該第一絕緣層的一上表面為由氧製成的一含氧層。
  2. 如請求項1所述之薄膜電晶體，其中該主動層包含一金屬元素，其中該主動層的一下表面的該金屬元素與該第一絕緣層的該含氧層中的氧結合。
  3. 如請求項1所述之薄膜電晶體，其中該第一絕緣層包含一磊晶氧化物層，其中該磊晶氧化物層接觸該主動層。
  4. 如請求項3所述之薄膜電晶體，其中該磊晶氧化物層包含氧化矽、氧化鉿、氧化鋁、氧化鋯、矽酸鉿及矽酸鋯中的至少一者。
  5. 如請求項3所述之薄膜電晶體，其中該第一絕緣層更包含一化學氣相沉積層及一原子層沉積層中的至少一者，該化學氣相沉積層及該原子層沉積層中的至少該者設置於該基板及該磊晶氧化物層之間。
  6. 如請求項5所述之薄膜電晶體，其中該化學氣相沉積層包含氧化矽及氮化矽中的至少一者。
  7. 如請求項3所述之薄膜電晶體，其中該第一絕緣層更包含一化學氣相沉積層及一原子層沉積層，且該原子層沉積層設置於該化學氣相沉積層及該基板之間。
  8. 如請求項3所述之薄膜電晶體，其中接觸該主動層的該磊晶氧化物層的一上表面為由氧製成的該含氧層。
  9. 如請求項8所述之薄膜電晶體，其中該磊晶氧化物層係藉由一原子層沉積法或一有機金屬化學氣相沉積法製造而成，在該原子層沉積法或該有機金屬化學氣相沉積法中於最後步驟中使用氧處理該磊晶氧化物層的該上表面。
  10. 如請求項1所述之薄膜電晶體，其中該主動層包含多個氧化物半導體材料中之至少一者，該些氧化物半導體材料包含氧化鋅氧化物半導體、氧化銦鋅氧化物半導體、氧化銦鎵鋅氧化物半導體、氧化錫氧化物半導體、氧化銦鎵氧化物半導體、氧化銦錫氧化物半導體、氧化銦鎵鋅錫氧化物半導體、氧化鎵鋅錫氧化物半導體、氧化鎵鋅氧化物半導體、氧化鎵氧化物半導體、氧化銦氧化物半導體及氧化銦錫鋅氧化物半導體。
  11. 如請求項1所述之薄膜電晶體，其中該主動層包含：一第一氧化物半導體層；以及一第二氧化物半導體層，位於該第一氧化物半導體層上。
  12. 如請求項1所述之薄膜電晶體，更包含一第二絕緣層，該第二絕緣層位於該主動層上。
  13. 如請求項12所述之薄膜電晶體，其中該第二絕緣層係藉由一原子層沉積法或一有機金屬化學氣相沉積法製造而成。
  14. 如請求項1所述之薄膜電晶體，其中該第一絕緣層設置於該基板及該主動層之間。
  15. 如請求項14所述之薄膜電晶體，其中該主動層設置於該第一絕緣層及該閘極電極之間。
  16. 如請求項14所述之薄膜電晶體，其中該閘極電極設置於該基板及該第一絕緣層之間。
  17. 一種顯示設備，包含如請求項1至16之任一項所述之該薄膜電晶體。
  18. 如請求項17所述之顯示設備，其中該顯示設備的各個像素中一開關電晶體、一驅動電晶體、一參考電晶體及一發光控制電晶體中的至少一者係由如請求項1至16之任一項所述之該薄膜電晶體構成。
  19. 一種製造薄膜電晶體的方法，包含：於一基板上提供一第一絕緣層；於該第一絕緣層上提供一主動層；以及提供一閘極電極，該閘極電極間隔於該主動層並被配置以具有至少一部分重疊於該主動層，其中提供該第一絕緣層包含使用氧處理該第一絕緣層的一上表面，並且該主動層由一氧化物半導體材料形成。
  20. 如請求項19所述之方法，其中該第一絕緣層的該上表面為一含氧層。
  21. 如請求項19所述之方法，其中提供該第一絕緣層包含提供一磊晶氧化物層，該磊晶氧化物層接觸該主動層。
  22. 如請求項21所述之方法，其中該磊晶氧化物層係藉由一原子層沉積法或一有機金屬化學氣相沉積法製造而成。
  23. 如請求項19所述之方法，其中該主動層係藉由一原子層沉積法或一有機金屬化學氣相沉積法製造而成。
  24. 如請求項21所述之方法，更包含在提供該磊晶氧化物層之前執行提供一化學氣相沉積層以及提供一原子層沉積層中的至少一者。
  25. 如請求項24所述之方法，其中提供該原子層沉積層之步驟執行於提供該化學氣相沉積層之步驟之前。
TW109146890A 2019-12-31 2020-12-30 薄膜電晶體、其製造方法以及包含其之顯示設備 TWI791182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0179534 2019-12-31
KR1020190179534A KR102698154B1 (ko) 2019-12-31 2019-12-31 박막 트랜지스터 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
TW202127675A true TW202127675A (zh) 2021-07-16
TWI791182B TWI791182B (zh) 2023-02-01

Family

ID=73943213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146890A TWI791182B (zh) 2019-12-31 2020-12-30 薄膜電晶體、其製造方法以及包含其之顯示設備

Country Status (5)

Country Link
US (1) US11574843B2 (zh)
EP (1) EP3846226A1 (zh)
KR (1) KR102698154B1 (zh)
CN (1) CN113130659B (zh)
TW (1) TWI791182B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799254B (zh) * 2021-12-09 2023-04-11 友達光電股份有限公司 半導體裝置及其製作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2371910A (en) 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101384071B1 (ko) 2009-03-20 2014-04-10 주식회사 엘지실트론 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
US8344378B2 (en) 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN104867984B (zh) * 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
TW201220504A (en) 2010-11-05 2012-05-16 Univ Nat Chiao Tung Metal oxide thin film transistor and manufacturing method thereof
TWI416736B (zh) 2010-11-19 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
CN102778481B (zh) * 2011-05-09 2014-06-11 中国科学院微电子研究所 感应栅型非晶态金属氧化物tft气体传感器
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
TWI605597B (zh) 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2013165189A (ja) * 2012-02-10 2013-08-22 Univ Of Electro-Communications ＮｉＯ系酸化物半導体発光素子および酸化物半導体単結晶層の成長方法
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR101991338B1 (ko) 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
EP2770526B1 (en) 2013-02-22 2018-10-03 IMEC vzw Oxygen monolayer on a semiconductor
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same
WO2018143073A1 (ja) * 2017-02-01 2018-08-09 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799254B (zh) * 2021-12-09 2023-04-11 友達光電股份有限公司 半導體裝置及其製作方法

Also Published As

Publication number Publication date
TWI791182B (zh) 2023-02-01
CN113130659A (zh) 2021-07-16
KR20210085942A (ko) 2021-07-08
KR102698154B1 (ko) 2024-08-22
US11574843B2 (en) 2023-02-07
EP3846226A1 (en) 2021-07-07
CN113130659B (zh) 2024-04-05
US20210202755A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
CN111312825B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示装置
TWI791182B (zh) 薄膜電晶體、其製造方法以及包含其之顯示設備
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
CN114695559A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
CN114664947A (zh) 薄膜晶体管和包含该薄膜晶体管的显示设备
TWI817796B (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
US20230071215A1 (en) Thin Film Transistor, Fabrication Method Thereof, and Display Apparatus Comprising the Same
TWI820891B (zh) 薄膜電晶體、其製造方法以及包含其的顯示裝置
US20240204108A1 (en) Thin Film Transistor, Manufacturing Method Thereof and Display Apparatus Comprising the Same
US20230072208A1 (en) Thin film transistor and display device comprising the same
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
CN115692509A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示设备
US20230076003A1 (en) Thin film transistor and display apparatus comprising the same
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
JP2024083238A (ja) 薄膜トランジスタおよびそれを含む表示装置
KR20230034846A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20240105054A (ko) 박막 트랜지스터 이의 제조방법 및 이를 포함하는 표시장치
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
KR20240057965A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230034834A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN115763567A (zh) 薄膜晶体管阵列、其制造方法以及包括其的显示装置