CN113130659B - 薄膜晶体管、其制造方法以及包括其的显示设备 - Google Patents

薄膜晶体管、其制造方法以及包括其的显示设备 Download PDF

Info

Publication number
CN113130659B
CN113130659B CN202011528756.5A CN202011528756A CN113130659B CN 113130659 B CN113130659 B CN 113130659B CN 202011528756 A CN202011528756 A CN 202011528756A CN 113130659 B CN113130659 B CN 113130659B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
oxide semiconductor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011528756.5A
Other languages
English (en)
Other versions
CN113130659A (zh
Inventor
玉敬喆
徐廷锡
尹弼相
卢智龙
张宰满
赵寅晫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN113130659A publication Critical patent/CN113130659A/zh
Application granted granted Critical
Publication of CN113130659B publication Critical patent/CN113130659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了一种薄膜晶体管、其制造方法以及包括其的显示设备，其中，该薄膜晶体管包括：基板上的第一绝缘层；第一绝缘层上的有源层；以及栅极，该栅极与有源层间隔开并且被配置为具有与有源层交叠的至少一部分，其中，有源层具有氧化物半导体材料的单晶结构，并且第一绝缘层的接触有源层的上表面是由氧(O)制成的氧(O)层。

Description

薄膜晶体管、其制造方法以及包括其的显示设备
技术领域
本公开涉及一种薄膜晶体管和显示设备。更具体地，本公开涉及一种包括具有氧化物半导体材料的单晶结构的有源层的薄膜晶体管，以及包括该薄膜晶体管的显示设备。
背景技术
薄膜晶体管可以在玻璃基板或塑料基板上制造，由此薄膜晶体管被广泛用作诸如液晶显示装置或有机发光装置的显示设备中的开关器件或驱动器件。
根据用于有源层的材料，薄膜晶体管可以主要分类为具有非晶硅有源层的非晶硅薄膜晶体管、具有多晶硅有源层的多晶硅薄膜晶体管和具有氧化物半导体有源层的氧化物半导体薄膜晶体管。
在根据氧含量具有大的电阻变化的氧化物半导体薄膜晶体管(氧化物半导体TFT)的情况下，其优点在于它有助于获得所期望的特性。此外，针对制造氧化物半导体薄膜晶体管的工艺，可以在相对低的温度下以膜型形成用于有源层的氧化物，从而降低了制造成本。此外，由于氧化物的特性，氧化物半导体层是透明的，从而有利于透明显示设备的实现。然而，氧化物半导体薄膜晶体管具有场效应迁移率低的缺点。
为了提高氧化物半导体薄膜晶体管的场效应迁移率，存在一种在氧化物半导体中制造单晶结构的方法。
然而，在大尺寸区域中制造单晶氧化物半导体的工艺并不容易。例如，为了在大尺寸区域中制造单晶氧化物半导体，需要对氧化物半导体施加高于500℃的高温热处理，或者进行氧化物半导体的外延生长。因此，制造单晶氧化物半导体的工艺并不容易。
发明内容
鉴于上述问题作出了本公开，并且本公开的目的是提供一种包括具有单晶结构的氧化物半导体层的薄膜晶体管。
本公开的另一目的是提供一种薄膜晶体管，该薄膜晶体管包括由单晶结构的氧化物半导体层形成的有源层，并且具有良好的场效应迁移率。
本公开的另一目的是提供一种通过控制位于氧化物半导体层下方的绝缘层的结构来形成具有单晶结构的氧化物半导体层的方法。
本公开的另一个目的是提供一种包括具有良好场效应迁移率的氧化物半导体薄膜晶体管的显示设备。
根据本公开的一个方面，可以通过提供一种薄膜晶体管来实现上述和其它目的，该薄膜晶体管包括：基板上的第一绝缘层；第一绝缘层上的有源层；以及栅极，该栅极与有源层间隔开并且被配置为具有与有源层交叠的至少一部分，其中，有源层具有氧化物半导体材料的单晶结构，并且第一绝缘层的接触有源层的上表面是由氧(O)制成的氧(O)层。
有源层的下表面的金属元素与第一绝缘层的氧层的氧(O)结合。
第一绝缘层包括外延氧化物层，其中，外延氧化物层接触有源层。
外延氧化物层包括硅氧化物(SiOx)、铪氧化物(HfOx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、硅酸铪(Hf-SiOx)和硅酸锆(Zr-SiOx)当中的至少一种。
第一绝缘层包括设置在基板和外延氧化物层之间的CVD层和ALD层中的至少一个。
有源层包括氧化物半导体材料(例如，ZO(ZnO)基氧化物半导体、IZO(InZnO)基氧化物半导体、IGZO(InGaZnO)基氧化物半导体、TO(SnO)基氧化物半导体、IGO(InGaO)基氧化物半导体、ITO(InSnO)基氧化物半导体、IGZTO(InGaZnSnO)基氧化物半导体、GZTO(GaZnSnO)基氧化物半导体、GZO(GaZnO)基氧化物半导体、GO(GaO)基氧化物半导体、IO(InO)基氧化物半导体和ITZO(InSnZnO)基氧化物半导体)中的至少一种。
有源层包括第一氧化物半导体层和第一氧化物半导体层上的第二氧化物半导体层。
薄膜晶体管还包括有源层上的第二绝缘层。
通过原子层沉积(ALD)方法或金属有机化学气相沉积(MOCVD)方法来制造第二绝缘层。
第一绝缘层设置在基板和有源层之间。
有源层设置在第一绝缘层和栅极之间。
栅极设置在基板和第一绝缘层之间。
根据本公开的另一方面，提供了一种包括薄膜晶体管的显示设备。
根据本公开的另一方面，提供了一种用于制造薄膜晶体管的方法，该方法包括以下步骤：在基板上设置第一绝缘层；在第一绝缘层上设置有源层；以及设置与有源层间隔开并且被配置为具有与有源层交叠的至少一部分的栅极，其中，设置第一绝缘层的步骤包括利用氧对第一绝缘层的上表面进行处理，并且有源层由氧化物半导体材料形成。
第一绝缘层的上表面是氧层。
设置第一绝缘层的步骤包括设置外延氧化物层。
通过原子层沉积(ALD)方法或金属有机化学气相沉积(MOCVD)方法来制造外延氧化物层。
通过ALD方法或MOCVD方法来制造有源层。
该方法包括：在设置外延氧化物层的步骤之前，通过ALD方法设置ALD层的步骤和设置CVD层的步骤中的至少一个。
附图说明
从以下结合附图的详细描述中将更清楚地理解本公开的上述和其它目的、特征和其它优点。在附图中：
图1是示出根据本公开的一个实施方式的薄膜晶体管的截面图；
图2是示出根据本公开的另一实施方式的薄膜晶体管的截面图；
图3是示出根据本公开的另一实施方式的薄膜晶体管的截面图；
图4是示出根据本公开的另一实施方式的薄膜晶体管的截面图；
图5是第一绝缘层和有源层之间的边界区域的概念图；
图6A是示出根据比较例的薄膜晶体管的截面图；
图6B是根据图6A所示的比较例的薄膜晶体管的有源层的透射电子显微镜(TEM)照片；
图7是根据本公开的一个实施方式的薄膜晶体管的有源层的透射电子显微镜(TEM)照片；
图8是示出根据本公开的另一实施方式的显示设备的示意图；
图9是示出图8的任意一个像素(P)的电路图；
图10是示出图8的像素(P)的平面图；
图11是沿图10的I-I’截取的截面图；
图12是根据本公开的另一实施方式的显示设备的像素(P)的电路图；
图13是根据本公开的另一实施方式的显示设备的像素(P)的电路图；
图14是根据本公开的另一实施方式的显示设备的像素(P)的电路图；以及
图15A至图15F示出根据本公开的一个实施方式的薄膜晶体管的制造工艺。
具体实施方式
将通过参照附图描述的以下实施方式阐明本公开的优点和特征及其实现方法。然而，本公开可以以不同的形式实施，并且不应该被解释为限于这里阐述的实施方式。相反，提供这些实施方式是为了使本公开将是彻底和完整的，并且将向本领域技术人员充分传达本公开的范围。此外，本公开仅由权利要求的范围限定。
在用于描述本公开的实施方式的附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因此本公开不限于所示的细节。相似的附图标记始终指代相似的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的要点时，将省略该详细描述。
在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅”，否则也可以存在另一部件。除非另有说明，否则单数形式的术语可以包括复数形式。
在解释元件时，尽管没有明确的描述，但是该元件被解释为包括误差范围。
在描述位置关系时，例如，当位置顺序被描述为“上”、“上方”、“下”、“下方”和“挨着...”时，除非使用“正好”或“直接”，否则可以包括其间没有接触的情况。
如果提到第一元件位于第二元件“上”，这并不意味着第一元件在图中实质上定位在第二元件上方。所涉及的对象的上部和下部可以根据对象的朝向而改变。因此，其中第一元件位于第二元件“上”的情况包括在图中或实际配置中其中第一元件位于第二元件“下方”的情况以及其中第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为“在...之后”、“跟随在...之后”、“下一步”和“在...之前”时，除非使用“正好”或“直接”，否则可以包括不连续的情况。
应当理解，尽管本文中可能使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件进行区分。例如，第一元件可被称作第二元件，并且类似地，第二元件可以被称作第一元件，而不偏离本公开的范围。
应当理解，术语“至少一个”包括与任何一项有关的所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”可以包括从第一元件、第二元件和第三元件中选择的两个或更多个元件的所有组合以及第一元件、第二元件和第三元件中的每个元件。
本公开的各种实施方式的特征可以部分地或整体地彼此联接或组合，并且可以如本领域技术人员可以充分理解的那样以各种方式彼此交互操作和在技术上驱动。本公开的实施方式可以彼此独立地执行，或者可以以相互依赖的关系一起执行。
在附图中，即使相同或相似的元件在不同的附图中示出，它们也由相同的附图标记表示。
在本公开的实施方式中，为了便于解释，将源极和漏极彼此区分。然而，源极和漏极可以互换使用。因此，源极可以是漏极，并且漏极可以是源极。此外，在本公开的任何一个实施方式中的源极可以是本公开的另一个实施方式中的漏极，并且在本公开的任何一个实施方式中的漏极可以是本公开的另一个实施方式中的源极。
在本公开的一个或更多个实施方式中，为了便于解释，将源极区域与源极区分开，并且将漏极区域与漏极区分开。然而，本公开的实施方式不限于该结构。例如，源极区域可以是源极，并且漏极区域可以是漏极。另外，源极区域可以是漏极，并且漏极区域可以是源极。
图1是示出根据本公开的一个实施方式的薄膜晶体管100的截面图。
参照图1，根据本公开的一个实施方式的薄膜晶体管100包括在基板110上的第一绝缘层120、有源层130和栅极160。
基板110可以由玻璃或塑料形成。例如，基板110可以由具有柔性的透明塑料材料(例如，聚酰亚胺)形成。
遮光层180设置在基板110上。遮光层180阻挡来自基板110的入射光，从而保护有源层130。如果另一结构用作光阻挡功能元件，则遮光层180是可省略的。
第一绝缘层120设置在基板110和遮光层180上。
第一绝缘层120具有绝缘特性，并保护有源层130。第一绝缘层120被称为缓冲层。
参照图1，第一绝缘层120可以包括外延氧化物层122。另外，第一绝缘层120还可以包括设置在基板110和外延氧化物层122之间的化学气相沉积(CVD)层121。
CVD层121可以通过化学气相沉积(CVD)方法制造。外延氧化物层122可以通过原子层沉积(ALD)方法或金属有机化学气相沉积(MOCVD)方法制造。
第一绝缘层120可以包括具有绝缘特性的材料(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、铪氧化物(HfOx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、硅酸铪(Hf-SiOx)和硅酸锆(Zr-SiOx))当中的至少一种。
具体地，CVD层121可以包括硅氧化物(SiOx)和硅氮化物(SiNx)中的至少一种。CVD层121保护有源层130，并且使遮光层180和有源层130彼此绝缘。
外延氧化物层122可以包括硅氧化物(SiOx)、铪氧化物(HfOx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、硅酸铪(Hf-SiOx)和硅酸锆(Zr-SiOx)当中的至少一种。
根据本公开的一个实施方式，第一绝缘层120的与有源层130接触的上表面是由氧(O)制成的氧(O)层。参照图1，外延氧化物层122的与有源层130接触的上表面可以是由氧(O)制成的氧(O)层。
为了使第一绝缘层120的上表面成为氧(O)层，可以用氧处理第一绝缘层120的上表面。例如，当通过ALD方法制造外延氧化物层122时，在最后的步骤中用氧气(O2)处理外延氧化物层122的表面，因此外延氧化物层122的上表面成为氧(O)层。当通过MOCVD方法制造外延氧化物层122时，在最后的步骤中用氧气(O2)处理外延氧化物层122的表面，因此外延氧化物层122的上表面成为氧(O)层。
布置在第一绝缘层120的上表面上的氧(O)部分可以是用于被包括在有源层130中的氧化物半导体材料的外延生长的基础材料。因此，有源层130可以具有单晶结构。具体地，外延氧化物层122使有源层130能够外延生长。更具体地，有源层130可以根据作为设置在第一绝缘层120的上部的氧化物层的外延氧化物层122的原子排列外延生长。因此，根据本公开的一个实施方式，设置在第一绝缘层120的上部中的氧化物层被称为外延氧化物层122。
有源层130设置在第一绝缘层120上。更具体地，有源层130设置在外延氧化物层122上。根据本公开的一个实施方式，外延氧化物层122接触有源层130。
有源层130包括氧化物半导体材料。根据本公开的一个实施方式，有源层130是由氧化物半导体材料形成的氧化物半导体层。另外，有源层130具有单晶结构。根据本公开的一个实施方式，单晶表示其整个结晶(crystallization)根据固定的晶轴规则地产生的固体物质。
根据本公开的一个实施方式，由氧化物半导体材料形成的有源层130包括金属元素(M)，其中，有源层130的下表面的金属元素(M)与被包括在第一绝缘层120的上表面上的氧层中的氧(O)结合(见图5)。
更具体地，有源层130的下表面的金属元素(M)与形成在外延氧化物层122的上表面上的氧(O)层中包括的氧(O)结合。
在有源层130的下表面的金属元素(M)首先与外延氧化物层122的上表面上的氧(O)结合之后，结晶持续生长，以使得氧化物半导体材料能够外延生长。
具体地，在有源层130的情况下，金属元素(M)用作与外延氧化物层122的上表面上的氧(O)结合的前驱体(precursor)，从而由氧(O2)和金属元素(M)形成膜，并且可以通过氧化物半导体材料进行外延生长。结果，有源层130可以具有单晶结构。
针对被包括在有源层130中的氧化物半导体材料的外延生长，可以通过ALD方法制造有源层130。
用氧(O2)处理外延氧化物层122的与第一绝缘层120的上表面相对应的整个上表面，并且迫使用作前驱体的金属元素(M)与外延氧化物层122的上表面上的氧(O)充分结合，并且然后逐步(step by step)施加被提供用于形成氧化物半导体层的氧(O2)和金属元素(M)，因此氧化物半导体层的单晶可以在大尺寸区域上制造而无需高温热处理。
因此，根据本公开的一个实施方式，可以在低温下在大尺寸区域上形成氧化物半导体材料的单晶结构。
与具有多晶结构或非晶结构的氧化物半导体层的场效应迁移率相比，具有单晶结构的氧化物半导体层可以具有更大的场效应迁移率。结果，根据本公开的一个实施方式的薄膜晶体管100可以具有良好的场效应迁移率。
有源层130可以包括氧化物半导体材料(例如，ZO(ZnO)基氧化物半导体、IZO(InZnO)基氧化物半导体、IGZO(InGaZnO)基氧化物半导体、TO(SnO)基氧化物半导体、IGO(InGaO)基氧化物半导体、ITO(InSnO)基氧化物半导体、IGZTO(InGaZnSnO)基氧化物半导体、GZTO(GaZnSnO)基氧化物半导体、GZO(GaZnO)基氧化物半导体、GO(GaO)基氧化物半导体、IO(InO)基氧化物半导体和ITZO(InSnZnO)基氧化物半导体)当中的至少一种。更具体地，有源层130可以包括ZO(ZnO)基氧化物半导体、IZO(InZnO)基氧化物半导体、IGZO(InGaZnO)基氧化物半导体和TO(SnO)基氧化物半导体当中的至少一种。
另外，有源层130可以具有单层结构，或者包括多个氧化物半导体层的多层结构(见图3)。
第二绝缘层140设置在有源层130上。第二绝缘层140可以包括硅氧化物和硅氮化物中的至少一种，或者可以包括金属氧化物或金属氮化物。第二绝缘层140可以具有单层结构或多层结构。
例如，第二绝缘层140可以包括硅氧化物(SiOx)、铪氧化物(HfOx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、硅酸铪(Hf-SiOx)和硅酸锆(Zr-SiOx)当中的至少一种。有源层130的单晶结构可以由第二绝缘层140有效地保护和维持。
图1的第二绝缘层140设置在有源层130和栅极160之间，可以称为栅极绝缘膜。第二绝缘层140可以通过原子层沉积(ALD)方法或金属有机化学气相沉积(MOCVD)方法制造。因此，根据本公开的一个实施方式，设置在基板110和栅极160之间的第一绝缘层120、有源层130和第二绝缘层140可以通过ALD方法制造，或者可以通过MOCVD方法制造。在这种情况下，有源层130可以具有单晶结构。
栅极160设置在第二绝缘层140上。栅极160与有源层130绝缘，并且栅极160的至少一部分与有源层130交叠。
参照图1，第一绝缘层120设置在基板110和有源层130之间，并且有源层130设置在第一绝缘层120和栅极160之间。
栅极160可以包括诸如铝(Al)或铝合金的铝基金属、诸如银(Ag)或银合金的银基金属、诸如铜(Cu)或铜合金的铜基金属、诸如钼或钼合金的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)当中的至少一种。栅极160可以具有包括至少两个具有不同物理特性的导电层的多层结构。
层间绝缘层170设置在栅极160上。层间绝缘层170是由绝缘材料形成的绝缘层。具体地，层间绝缘层170可以由有机材料、无机材料或包括有机材料和无机材料的沉积结构形成。
源极151和漏极152设置在层间绝缘层170上。源极151和漏极152彼此隔开，并且分别与有源层130连接。源极151和漏极152通过设置在层间绝缘层170中的接触孔分别与有源层130连接。
源极151和漏极152中的每一个可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金当中的至少一种。源极151和漏极152中的每一个可以以包括上述金属或其合金的单层结构形成，或者可以以包括至少两层上述金属或其合金的多层结构形成。
根据本公开的一个实施方式，有源层130可以通过使用栅极160作为掩模的选择性导电性提供工艺来选择性地被提供有导电性。
有源层130的与栅极160交叠的部分不被提供导电性，并且因此成为沟道部分131。有源层130的不与栅极160交叠的一些部分被提供有导电性，并且因此成为导电部分132和133。通常，导电部分132和133设置在沟道部分131的两侧。
根据本公开的一个实施方式，例如，可以通过等离子体处理或干法刻蚀选择性地为有源层130提供导电性。
然而，本公开的一个实施方式不限于上述内容。可以通过使用掺杂剂的掺杂工艺来选择性地为有源层130提供导电性。在这种情况下，掺杂区域可以被提供有导电性。针对掺杂工艺，硼(B)离子、磷(P)离子、砷(As)离子和锑(Sb)离子当中的至少一种可以用于掺杂工艺。
另外，可以通过光照射工艺(photo-irradiation process)选择性地为有源层130提供导电性。
导电部分132和133中的任意一个成为源极区域，并且另一个成为漏极区域。与第一导电部分132相对应的源极区域可以用作与源极151连接的源极连接部分，并且与第二导电部分133相对应的漏极区域可以用作与漏极152连接的漏极连接部分。
为了便于解释，图中所示的源极区域和漏极区域彼此区分。源极区域和漏极区域可以互换使用。根据电压，图中所示的源极区域可以成为漏极区域，并且漏极区域可以成为源极区域。此外，如果需要，源极区域可以变成源极151或漏极152，并且漏极区域可以变成漏极152或源极151。
参照图1，有源层130设置在第一绝缘层120和栅极160之间，或者有源层130可以设置在基板110和栅极160之间。如图1所示，将栅极160设置在有源层130上方的结构称为顶栅结构。
图2是示出根据本公开的另一实施方式的薄膜晶体管200的截面图。
参照图2，第一绝缘层120还包括设置在CVD层121和基板110之间的ALD层123。
根据本公开的另一实施方式，设置在CVD层121上并接触有源层130的外延氧化物层122被称为“上ALD层”或“第一ALD层”，并且设置在CVD层121和基板110之间的ALD层123可以被称为“下ALD层”或“第二ALD层”。另选地，外延氧化物层122可以被称为MOCVD层。
通常，ALD层具有规则的原子排列。因此，根据与基板110接触的ALD层123设置在CVD层121和基板110之间，可以为设置在ALD层123上的CVD层121和外延氧化物层122的规则原子排列提供良好的环境。结果，被包括在有源层130中的氧化物半导体材料的外延生长变得平滑(smooth)，以使得有源层130可以具有均匀性良好的单晶结构。
图3是示出根据本公开的另一实施方式的薄膜晶体管300的截面图。
参照图3，有源层130包括第一氧化物半导体层130a和在第一氧化物半导体层130a上的第二氧化物半导体层130b。
第一氧化物半导体层130a设置在第一绝缘层120上，并且第一氧化物半导体层130a用作用于支撑第二氧化物半导体层130b的支撑层。第二氧化物半导体层130b可以用作主沟道层。
用作支撑层的第一氧化物半导体层130a可以具有良好的膜稳定性和良好的机械稳定性。例如，第一氧化物半导体层130a可以包括氧化物半导体材料(例如，IGZO(InGaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料和GO(GaO)基氧化物半导体材料)当中的至少一种。然而，本公开的一个实施方式不限于上述内容。第一氧化物半导体层130a可以由本领域技术人员通常已知的其它氧化物半导体材料形成。
例如，第二氧化物半导体层130b可以由IZO(InZnO)基氧化物半导体材料、TO(SnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、ITZO(InSnZnO)基氧化物半导体材料和IO(InO)基氧化物半导体材料形成。然而，本公开的一个实施方式不限于上述内容。第二氧化物半导体层130b可以由本领域技术人员通常已知的其它氧化物半导体材料形成。
图4是示出根据本公开的另一实施方式的薄膜晶体管400的截面图。
图4的薄膜晶体管400包括基板110上的栅极160，栅极160上的第一绝缘层120，第一绝缘层120上的有源层130，与有源层130连接的源极151，以及与源极151间隔开并且与有源层130连接的漏极152。
有源层130具有由氧化物半导体材料形成的单晶结构。
第一绝缘层120可以包括CVD层121和CVD层121上的外延氧化物层122。第一绝缘层120的接触有源层130的上表面是由氧(O)形成的氧(O)层。外延氧化物层122的接触有源层130的上表面可以是由氧(O)形成的氧(O)层。
参照图4，第一绝缘层120设置在基板110和有源层130之间，并且栅极160设置在基板110和第一绝缘层120之间。
如图4所示，其中栅极160设置在有源层130下方的结构被称为底栅结构。根据本公开的一个实施方式，具有单晶结构的有源层130可以被应用于底栅结构的薄膜晶体管400。
图5是第一绝缘层120和有源层130之间的边界区域的概念图。
具体地，图5示出了被包括在第一绝缘层120中的外延氧化物层122的上部和有源层130的下部。
参照图5，第一绝缘层120的上部是外延氧化物层122，并且外延氧化物层122的上表面是由氧(O)形成的氧(O)层。外延氧化物层122的上表面是接触有源层130的表面。
当通过原子层沉积(ALD)方法制造外延氧化物层122时，在最后的步骤中用氧气(O2)处理外延氧化物层122的表面，从而外延氧化物层122的上表面成为氧(O)层。当通过金属有机化学气相沉积(MOCVD)方法制造外延氧化物层122时，在最后的步骤中用氧气(O2)处理外延氧化物层122的表面，从而外延氧化物层122的上表面成为氧(O)层。
参照图5，有源层130设置在外延氧化物层122上，并且有源层130的下表面的金属元素(M)与外延氧化物层122的上表面的氧(O)结合。
有源层130的下表面的金属元素(M)用作与外延氧化物层122的上表面上的氧(O)结合的前驱体，因此氧层由用作前驱体的金属元素(M)上的氧(O2)制成的膜形成，并且金属层由金属元素(M)制成的膜形成。因此，通过氧化物半导体材料进行外延生长，从而可以形成具有单晶结构的有源层130。
第一绝缘层120的上表面上的氧(O)层可以是用于被包括在有源层130中的氧化物半导体材料的外延生长的基础材料。针对被包括在有源层130中的氧化物半导体材料的外延生长，可以通过ALD方法制造有源层130。此外，可以通过MOCVD方法制造有源层130。
根据这些方法，根据本公开的一个实施方式，氧化物半导体材料的单晶可以在低温下在大尺寸区域上制成，而无需高于500℃的高温热处理。
图6A是示出根据比较例的薄膜晶体管的截面图。
图6A所示的根据比较例的薄膜晶体管的第一绝缘层120未设置有外延氧化物层122。参照图6A，第一绝缘层120设置有CVD层121。
根据第一绝缘层120未设置有外延氧化物层122，图6A所示的根据比较例的薄膜晶体管未设置有用作用于被包括在有源层130中的氧化物半导体材料的外延生长的基础材料的层。结果，在根据比较例的薄膜晶体管的情况下，被包括在有源层130中的氧化物半导体材料不进行外延生长，因此有源层130不具有单晶结构。
在图6A所示的根据比较例的薄膜晶体管的情况下，有源层130具有IZO(InZnO)基氧化物半导体层。根据比较例的薄膜晶体管具有52.63cm2/Vs的场效应迁移率(μFE)。根据比较例的薄膜晶体管不具有良好的场效应迁移率。
图6B是图6A所示的根据比较例的薄膜晶体管的有源层的透射电子显微镜(TEM)照片。参照图6B，在根据比较例的薄膜晶体管的情况下，有源层不具有良好的结晶，并且也不具有单晶结构。
在根据本公开的一个实施方式的薄膜晶体管的情况下，第一绝缘层120具有外延氧化物层122，并且有源层130具有IZO(InZnO)基氧化物半导体材料的单晶结构。根据本公开的一个实施方式的薄膜晶体管具有58.41cm2/Vs的场效应迁移率(μFE)。与根据比较例的薄膜晶体管相比，根据本公开的一个实施方式的薄膜晶体管具有更大的场效应迁移率。
图7是根据本公开的一个实施方式的薄膜晶体管的有源层的透射电子显微镜(TEM)照片。参照图7，示出了被包括在根据本公开的薄膜晶体管中的有源层具有良好的结晶。参照图7，被包括在根据本公开的薄膜晶体管中的有源层可以通过外延生长而具有单晶结构。
图8是示出根据本公开的另一实施方式的显示设备500的示意图。
如图8所示，根据本公开的另一实施方式的显示设备500包括显示面板210、选通驱动器220、数据驱动器230和控制器240。
在显示面板210上，存在选通线(GL)和数据线(DL)，以及布置在选通线(GL)和数据线(DL)的交叉部分处的像素(P)。通过驱动像素(P)来显示图像。
控制器240控制选通驱动器220和数据驱动器230。
控制器240通过使用从外部系统(未示出)提供的信号输出用于控制选通驱动器220的选通控制信号(GCS)和用于控制数据驱动器230的数据控制信号(DCS)。此外，控制器240对从外部系统提供的输入视频数据进行采样，然后重新调整经采样的视频数据，并将经重新调整的数字视频数据(RGB)提供给数据驱动器230。
选通控制信号(GCS)包括选通起始脉冲(GSP)、选通移位时钟(GSC)、选通输出使能信号(GOE)、起始信号(Vst)和选通时钟(GCLK)。此外，用于控制移位寄存器的控制信号可以被包括在选通控制信号(GCS)中。
数据控制信号(DCS)包括源极起始脉冲(SSP)、源极移位时钟信号(SSC)、源极输出使能信号(SOE)和极性控制信号(POL)。
数据驱动器230向显示面板210的数据线(DL)提供数据电压。具体地，数据驱动器230将从控制器240提供的视频数据(RGB)转换为模拟数据电压，并将模拟数据电压提供给数据线(DL)。
选通驱动器220在1帧时段内将选通脉冲(GP)依次提供给选通线(GL)。这里，“1帧”指示通过显示面板输出一个图像的时段。此外，选通驱动器220在1帧中的其中未提供选通脉冲(GP)的剩余时段内向选通线(GL)提供用于关断开关器件的选通截止信号。在下文中，选通脉冲(GP)和选通截止信号(Goff)被统称为扫描信号(SS)。
根据本公开的一个实施方式，选通驱动器220可以设置在基板110上。直接在基板110上设置选通驱动器220的结构可以被称为面板内栅极(GIP)结构。
图9是示出图8的任意一个像素(P)的电路图，图10是示出图8的像素(P)的平面图，并且图11是沿图10的I-I’截取的截面图。
图9的电路图是包括用作显示器件710的有机发光二极管(OLED)的显示设备500中的一个像素(P)的等效电路图。
像素(P)包括显示器件710和用于驱动显示器件710的像素驱动器(PDC)。
图9的像素驱动器(PDC)包括与开关晶体管相对应的第一薄膜晶体管(TR1)和与驱动晶体管相对应的第二薄膜晶体管(TR2)。图1、图2、图3和图4所示的薄膜晶体管100、200、300和400中的每一个可以用于第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)。
第一薄膜晶体管(TR1)与选通线(GL)和数据线(DL)连接，并且第一薄膜晶体管(TR1)由通过选通线(GL)提供的扫描信号(SS)导通或截止。
数据线(DL)向像素驱动器(PDC)提供数据电压(Vdata)，并且第一薄膜晶体管(TR1)控制施加数据电压(Vdata)。
驱动电源线(PL)向显示器件710提供驱动电压(Vdd)，并且第二薄膜晶体管(TR2)控制驱动电压(Vdd)。在本文中，驱动电压(Vdd)是用于驱动与显示器件710相对应的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管(TR1)由从选通驱动器220通过选通线(GL)施加的扫描信号(SS)导通时，通过数据线(DL)提供的数据电压(Vdata)被提供给与显示器件710连接的第二薄膜晶体管(TR2)的栅极(G2)。数据电压(Vdata)被充电到在第二薄膜晶体管(TR2)的源极(S2)和栅极(G2)之间设置的第一电容器(C1)。第一电容器(C1)是存储电容器(Cst)。
根据数据电压(Vdd)控制通过第二薄膜晶体管(TR2)提供给与显示器件710相对应的有机发光二极管(OLED)的电流量，从而可以控制从显示器件710发出的光的灰度。
参照图10和图11，第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)设置在基板110上。
基板110可以由玻璃或塑料形成。基板110可以由例如聚酰亚胺(PI)的具有柔性的塑料形成。
遮光层180设置在基板110上。遮光层180可以用作光阻挡层。遮光层180阻挡外部提供的入射光，从而保护第一薄膜晶体管(TR1)的有源层(A1)和第二薄膜晶体管(TR2)的有源层(A2)。
第一绝缘层120设置在遮光层180上。第一绝缘层120由绝缘材料形成，并且第一绝缘层120保护有源层(A1、A2)免受外部提供的湿气或氧气的影响。
参照图11，第一绝缘层120包括CVD层121和CVD层121上的外延氧化物层122。CVD层121可以通过化学气相沉积(CVD)方法制造。外延氧化物层122可以通过原子层沉积(ALD)方法或金属有机化学气相沉积(MOCVD)方法制造。
CVD层121可以包括硅氧化物(SiOx)和硅氮化物(SiNx)中的至少一种。外延氧化物层122可以包括硅氧化物(SiOx)、铪氧化物(HfOx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、硅酸铪(Hf-SiOx)和硅酸锆(Zr-SiOx)当中的至少一种。
根据本公开的另一实施方式，第一绝缘层120的接触有源层(A1、A2)的上表面是由氧(O)形成的氧(O)层。参照图11，外延氧化物层122的接触有源层(A1、A2)的上表面可以是由氧(O)形成的氧(O)层。
为了使第一绝缘层120的上表面成为氧(O)层，可以用氧处理第一绝缘层120的上表面。例如，当通过ALD方法制造外延氧化物层122时，在最后的步骤中用氧气(O2)处理外延氧化物层122的表面，从而外延氧化物层122的上表面成为氧(O)层。
第一绝缘层120的上表面上的氧(O)层可以是用于被包括在有源层(A1、A2)中的氧化物半导体材料的外延生长的基础材料。因此，有源层(A1、A2)可以具有单晶结构。
第一薄膜晶体管(TR1)的有源层(A1)和第二薄膜晶体管(TR2)的有源层(A2)设置在第一绝缘层120上。
有源层(A1、A2)包括氧化物半导体材料。根据本公开的另一实施方式，有源层(A1、A2)是由氧化物半导体材料形成的氧化物半导体层。有源层(A1、A2)可以具有单晶结构。有源层(A1、A2)可以具有良好的场效应迁移率(μFE)。
根据本公开的另一实施方式，有源层(A1、A2)的下表面的金属元素(M)与被包括在外延氧化物层122的上表面上的氧(O)层中的氧(O)结合。
第二绝缘层140设置在有源层(A1、A2)上。第二绝缘层140具有绝缘特性。第二绝缘层140使有源层(A1、A2)和栅极(G1、G2)彼此绝缘。因此，第二绝缘层140可以被称为栅极绝缘膜。
第一薄膜晶体管(TR1)的栅极(G1)和第二薄膜晶体管(TR2)的栅极(G2)设置在第二绝缘层140上。
第一薄膜晶体管(TR1)的栅极(G1)与第一薄膜晶体管(TR1)的有源层(A1)的至少一部分交叠。
第二薄膜晶体管(TR2)的栅极(G2)与第二薄膜晶体管(TR2)的有源层(A2)的至少一部分交叠。
参照图10和图11，第一电容器(C1)的第一电容器电极(C11)设置在与栅极(G1、G2)相同的层中。栅极(G1、G2)和第一电容器电极(C11)可以使用相同的材料通过相同的工艺一起制造。
层间绝缘层170设置在栅极(G1、G2)和第一电容器电极(C11)上。
源极(S1、S2)和漏极(D1、D2)设置在层间绝缘层170上。根据本公开的一个实施方式，为了便于解释，源极(S1、S2)和漏极(D1、D2)彼此区分开。然而，源极(S1、S2)和漏极(D1、D2)可以互换使用。因此，源极(S1、S2)可以是漏极(D1、D2)，并且漏极(D1、D2)可以是源极(S1、S2)。
此外，数据线(DL)和驱动电源线(PL)设置在层间绝缘层170上。第一薄膜晶体管(TR1)的源极(S1)可以与数据线(DL)形成为一体。第二薄膜晶体管(TR2)的漏极(D2)可以与驱动电源线(PL)形成为一体。
根据本公开的一个实施方式，第一薄膜晶体管(TR1)的源极(S1)和第一薄膜晶体管(TR1)的漏极(D1)彼此间隔开，并且与第一薄膜晶体管(TR1)的有源层(A1)连接。第二薄膜晶体管(TR2)的源极(S2)和第二薄膜晶体管(TR2)的漏极(D2)彼此间隔开，并且与第二薄膜晶体管(TR2)的有源层(A2)连接。
具体地，第一薄膜晶体管(TR1)的源极(S1)通过第一接触孔(H1)与有源层(A1)的源极区域接触。
第一薄膜晶体管(TR1)的漏极(D1)通过第二接触孔(H2)与有源层(A1)的漏极区域接触，并且第一薄膜晶体管(TR1)的漏极(D1)通过第三接触孔(H3)与第一电容器(C1)的第一电容器电极(C11)连接。
第二薄膜晶体管(TR2)的源极(S2)延伸到层间绝缘层170上，从而源极(S2)的一部分用作第一电容器(C1)的第二电容器电极(C12)。第一电容器电极(C11)和第二电容器电极(C12)彼此交叠，从而可以形成第一电容器(C1)。
此外，第二薄膜晶体管(TR2)的源极(S2)通过第四接触孔(H4)与有源层(A2)的源极区域接触。
第二薄膜晶体管(TR2)的漏极(D2)通过第五接触孔(H5)与有源层(A2)的漏极区域接触。
第一薄膜晶体管(TR1)包括有源层(A1)、栅极(G1)、源极(S1)和漏极(D1)，并且第一薄膜晶体管(TR1)用作用于控制施加到像素驱动器(PDC)的数据电压(Vdata)的开关晶体管。
第二薄膜晶体管(TR2)包括有源层(A2)、栅极(G2)、源极(S2)和漏极(D2)，并且第二薄膜晶体管(TR2)用作用于控制施加到显示器件710的驱动电压(Vdd)的驱动晶体管。
保护层175设置在源极(S1、S2)、漏极(D1、D2)、数据线(DL)和驱动电源线(PL)上。保护层175被设置为保护第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)，并使第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)的上表面平坦化。
显示器件710的第一电极711设置在保护层175上。显示器件710的第一电极711通过第六接触孔(H6)与第二薄膜晶体管(TR2)的源极(S2)连接。
堤层750设置在第一电极711的边缘上。堤层750限定显示器件710的发光区域。
有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上，从而完成显示器件710。图11所示的显示器件710是有机发光二极管(OLED)。因此，根据本公开的一个实施方式的显示设备500是有机发光显示设备。
图12是根据本公开的另一实施方式的显示设备600的像素(P)的电路图。
图12是有机发光显示设备的像素(P)的等效电路图。
图12所示的显示设备600的像素(P)包括与显示器件710相对应的有机发光二极管(OLED)，以及被配置为驱动显示器件710的像素驱动器(PDC)。显示器件710与像素驱动器(PDC)连接。
在像素(P)中，存在被配置为向像素驱动器(PDC)提供信号的信号线(DL、GL、PL、RL、SCL)。
将数据电压(Vdata)提供给数据线(DL)，将扫描信号(SS)提供给选通线(GL)，将用于驱动像素的驱动电压(Vdd)提供给驱动电源线(PL)，将参考电压(Vref)提供给参考线(RL)，并且将感测控制信号(SCS)提供给感测控制线(SCL)。
参照图12，当第(n)像素(P)的选通线被称为“GLn”时，相邻的第(n-1)像素(P)的选通线是“GLn-1”，并且与第(n-1)像素(P)的选通线相对应的“GLn-1”用作第(n)像素(P)的感测控制线(SCL)。
例如，像素驱动器(PDC)包括第一薄膜晶体管(TR1，开关晶体管)、第二薄膜晶体管(TR2，驱动晶体管)和第三薄膜晶体管(TR3，参考晶体管)，第一薄膜晶体管(TR1)与选通线(GL)和数据线(DL)连接，第二薄膜晶体管(TR2)被配置为根据通过第一薄膜晶体管(TR1)发送的数据电压(Vdata)控制提供给显示器件710的电流电平，并且第三薄膜晶体管(TR3)被配置为感测第二薄膜晶体管(TR2)的特性。
第一电容器(C1)位于显示器件710和第二薄膜晶体管(TR2)的栅极(G2)之间。第一电容器(C1)被称为存储电容器(Cst)。
根据第一薄膜晶体管(TR1)由提供给选通线(GL)的扫描信号(SS)导通，第一薄膜晶体管(TR1)将提供给数据线(DL)的数据电压(Vdata)发送到第二薄膜晶体管(TR2)的栅极(G2)。
第三薄膜晶体管(TR3)与参考线(RL)和显示器件710与第二薄膜晶体管(TR2)之间的第一节点(n1)连接。第三薄膜晶体管(TR3)由感测控制信号(SCS)导通或截止，并且第三薄膜晶体管(TR3)在感测时段内感测与驱动晶体管相对应的第二薄膜晶体管(TR2)的特性。
与第二薄膜晶体管(TR2)的栅极(G2)连接的第二节点(n2)与第一薄膜晶体管(TR1)连接。第一电容器(C1)形成在第二节点(n2)和第一节点(n1)之间。
当第一薄膜晶体管(TR1)导通时，通过数据线(DL)提供的数据电压(Vdata)被提供给第二薄膜晶体管(TR2)的栅极(G2)。形成在第二薄膜晶体管(TR2)的源极(S2)和栅极(G2)之间的第一电容器(C1)利用数据电压(Vdata)充电。
当第二薄膜晶体管(TR2)导通时，通过用于驱动像素的驱动电压(Vdd)经由第二薄膜晶体管(TR2)向显示器件710提供电流，从而从显示器件710发出光。
图12所示的第一薄膜晶体管(TR1)、第二薄膜晶体管(TR2)和第三薄膜晶体管(TR3)中的每一个可以具有与图1、图2、图3和图4所示的薄膜晶体管100、200、300和400当中的任何一个的结构相同的结构。
图13是根据本公开的另一实施方式的显示设备700的像素(P)的电路图。
图13所示的显示设备700的像素(P)包括与显示器件710相对应的有机发光二极管(OLED)，以及被配置为驱动显示器件710的像素驱动器(PDC)。显示器件710与像素驱动器(PDC)连接。
像素驱动器(PDC)包括薄膜晶体管(TR1、TR2、TR3、TR4)。
在像素(P)中，存在被配置为向像素驱动器(PDC)提供驱动信号的信号线(DL、EL、GL、PL、SCL、RL)。
与图12的像素(P)相比，图13的像素(P)还包括发光控制线(EL)。发光控制信号(EM)被提供给发光控制线(EL)。
此外，与图12的像素驱动器(PDC)相比，图13的像素驱动器(PDC)还包括与被配置为控制第二薄膜晶体管(TR2)的发光时间点的发光控制晶体管相对应的第四薄膜晶体管(TR4)。
参照图13，当第(n)像素(P)的选通线被称为“GLn”时，相邻的第(n-1)像素(P)的选通线为“GLn-1”，并且与第(n-1)像素(P)的选通线相对应的“GLn-1”用作第(n)像素(P)的感测控制线(SCL)。
第一电容器(C1)位于显示器件710和第二薄膜晶体管(TR2)的栅极(G2)之间。此外，第二电容器(C2)位于显示器件710的一个电极和第四薄膜晶体管(TR4)的端子当中的被提供有驱动电压(Vdd)的端子之间。
根据第一薄膜晶体管(TR1)由被提供给选通线(GL)的扫描信号(SS)导通，第一薄膜晶体管(TR1)将提供给数据线(DL)的数据电压(Vdata)发送到第二薄膜晶体管(TR2)的栅极(G2)。
第三薄膜晶体管(TR3)与参考线(RL)连接。第三薄膜晶体管(TR3)由感测控制信号(SCS)导通或截止，并且第三薄膜晶体管(TR3)在感测时段内感测与驱动晶体管相对应的第二薄膜晶体管(TR2)的特性。
第四薄膜晶体管(TR4)根据发光控制信号(EM)将驱动电压(Vdd)发送到第二薄膜晶体管(TR2)或者阻断驱动电压(Vdd)。当第四薄膜晶体管(TR4)导通时，将电流提供给第二薄膜晶体管(TR2)，从而从显示器件710发出光。
图13所示的第一薄膜晶体管(TR1)、第二薄膜晶体管(TR2)、第三薄膜晶体管(TR3)和第四薄膜晶体管(TR4)中的每一个可以具有与图1、图2、图3和图4中所示的薄膜晶体管100、200、300和400中的任何一个的结构相同的结构。
根据本公开的另一实施方式的像素驱动器(PDC)可以以除了上述结构之外的各种结构形成。例如，像素驱动器(PDC)可以包括五个或更多个薄膜晶体管。
图14是根据本公开的另一实施方式的显示设备800的像素(P)的电路图。
图14的显示设备800是液晶显示设备。
图14所示的显示设备800的像素(P)包括像素驱动器(PDC)和与像素驱动器(PDC)连接的液晶电容器(CLc)。液晶电容器(CLc)与显示器件相对应。
像素驱动器(PDC)包括与选通线(GL)和数据线(DL)连接的薄膜晶体管(TR)，以及连接在薄膜晶体管(TR)和公共电极372之间的存储电容器(Cst)。在薄膜晶体管(TR)和公共电极372之间，液晶电容器(Clc)和存储电容器(Cst)并联连接。
液晶电容器(Clc)以提供给公共电极372的公共电压(Vcom)和通过薄膜晶体管(TR)提供给像素电极的数据信号之间的差分电压进行充电，并通过根据所充电的电压驱动液晶来控制光透射量。存储电容器(Cst)稳定地维持充入液晶电容器(Clc)中的电压。
图14的薄膜晶体管(TR)可以具有与图1、图2、图3和图4中所示的薄膜晶体管100、200、300和400中的任何一个的结构相同的结构。
图15A至图15F示出根据本公开的一个实施方式制造薄膜晶体管100的工艺。
参照图15A，遮光层180设置在基板110上，并且CVD层121设置在遮光层180上。CVD层121可以通过CVD方法制造。
CVD层121可以包括硅氧化物(SiOx)和硅氮化物(SiNx)中的至少一种。CVD层121保护有源层130，并使遮光层180和有源层130彼此绝缘。然而，本公开的一个实施方式不限于上述内容。可以形成ALD层来代替CVD层121，或者ALD层可以设置在CVD层121下方。
参照图15B，外延氧化物层122设置在CVD层121上。外延氧化物层122可以通过ALD方法或MOCVD方法来制造。
外延氧化物层122可以包括硅氧化物(SiOx)、铪氧化物(HfOx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、硅酸铪(Hf-SiOx)和硅酸锆(Zr-SiOx)当中的至少一种。
根据本公开的一个实施方式，外延氧化物层122的上表面是由氧(O)制成的氧(O)层。为了使外延氧化物层122的上表面为氧(O)层，可以用氧处理外延氧化物层122的上表面。例如，当通过ALD方法制造外延氧化物层122时，在最后的步骤中用氧气(O2)处理外延氧化物层122的上表面，因此外延氧化物层122的上表面成为氧(O)层。当通过MOCVD方法制造外延氧化物层122时，在最后的步骤中用氧气(O2)处理外延氧化物层122的表面，因此外延氧化物层122的上表面成为氧(O)层。
根据形成了CVD层121和外延氧化物层122，制成第一绝缘层120。
包括CVD层121和外延氧化物层122的第一绝缘层120的上表面是由氧(O)制成的氧(O)层。根据用氧处理第一绝缘层120的上表面，第一绝缘层120的上表面成为氧(O)层。
参照图15C，有源层130设置在第一绝缘层120上。
有源层130设置在外延氧化物层122上，并且有源层130与外延氧化物层122接触。
有源层130是由氧化物半导体材料制成的氧化物半导体层。由氧化物半导体材料制成的有源层130包括金属元素，其中，有源层130的下表面的金属元素(M)与被包括在第一绝缘层120的上表面上的氧层中的氧(O)结合。更具体地，有源层130下表面的金属元素(M)与外延氧化物层122上表面的氧层中包含的氧(O)结合。
在有源层130的下表面的金属元素(M)与外延氧化物层122的上表面上的氧(O)结合之后，晶体持续生长，以使得氧化物半导体材料能够外延生长。结果，有源层130可以具有单晶结构。有源层130可以通过ALD方法或MOCVD方法来制造。
参照图15D，第二绝缘层140设置在有源层130上，并且栅极160设置在第二绝缘层140上。第二绝缘层140是图15D中的栅极绝缘膜。
栅极160的至少一部分与有源层130交叠。有源层130可以通过使用栅极160作为掩模的选择性导电性提供工艺选择性地被提供有导电性。
具体地，有源层130的不与栅极160交叠的一些部分可以选择性地被提供有导电性。
参照图15E，导电部分132和133通过用于有源层130的选择性导电性提供工艺形成。具体地，有源层130的与栅极160交叠的部分不被提供导电性，并且因此成为沟道部分131。另外，有源层130的不与栅极160交叠的一些部分被提供有导电性，并且因此成为导电部分132和133。导电部分132和133设置在沟道部分131的两侧。
导电部分132和133中的任意一个成为源极区域，并且另一个成为漏极区域。源极区域可以用作与源极151连接的源极连接部分，并且漏极区域可以用作与漏极152连接的漏极连接部分。
参照图15F，层间绝缘层170设置在栅极160上，并且源极151和漏极152设置在层间绝缘层170上。
层间绝缘层170是由绝缘材料制成的绝缘层。源极151和漏极152彼此间隔开，并与有源层130连接。源极151和漏极152分别通过设置在层间绝缘层170中的接触孔与有源层130连接。
结果，制成根据本公开的一个实施方式的薄膜晶体管100。
根据本公开的一个实施方式，可以通过控制绝缘层的结构来制造具有单晶结构的氧化物半导体层。
根据本公开的一个实施方式的薄膜晶体管包括由具有单晶结构的氧化物半导体层形成的有源层，以使得可以实现良好的场效应迁移率。
包括根据本公开的一个实施方式的薄膜晶体管的显示设备可以具有良好的显示功能。
对于本领域技术人员而言显然的是，上述本公开不受上述实施方式和附图的限制，并且在不脱离本公开的精神或范围的情况下，可以对本公开进行各种替换、修改和变化。因此，本公开的范围由所附权利要求书限定，且源自权利要求书的意义、范围及等效概念的所有变化或修改均意在于落入本公开的范围内。
相关申请的交叉引用
本申请要求于2019年12月31日提交的韩国专利申请第10-2019-0179534号的权益，该申请通过引用结合于此，如同在此完全阐述一样。

Claims (21)

1.一种薄膜晶体管，该薄膜晶体管包括：
第一绝缘层，所述第一绝缘层位于基板上；
有源层，所述有源层位于所述第一绝缘层上；以及
栅极，所述栅极与所述有源层间隔开并且被配置为具有与所述有源层交叠的至少一部分，
其中，所述有源层具有氧化物半导体材料的单晶结构，
所述第一绝缘层的接触所述有源层的上表面是由氧制成的氧层，
其中，所述有源层包括金属元素，其中，所述有源层的下表面的所述金属元素与所述第一绝缘层的所述氧层的氧结合，并且
其中，所述第一绝缘层包括外延氧化物层，其中，所述外延氧化物层与所述有源层接触。
2.根据权利要求1所述的薄膜晶体管，其中，所述外延氧化物层包括硅氧化物SiOx、铪氧化物HfOx、铝氧化物AlOx、锆氧化物ZrOx、硅酸铪Hf-SiOx和硅酸锆Zr-SiOx当中的至少一种。
3.根据权利要求1所述的薄膜晶体管，其中，所述第一绝缘层还包括设置在所述基板和所述外延氧化物层之间的化学气相沉积CVD层和原子层沉积ALD层中的至少一个。
4.根据权利要求3所述的薄膜晶体管，其中，所述化学气相沉积CVD层包括硅氧化物SiOx和硅氮化物SiNx中的至少一种。
5.根据权利要求1所述的薄膜晶体管，其中，所述第一绝缘层还包括化学气相沉积CVD层和原子层沉积ALD层两者，并且所述原子层沉积ALD层设置在所述化学气相沉积CVD层和所述基板之间。
6.根据权利要求1所述的薄膜晶体管，其中，所述外延氧化物层的与所述有源层接触的上表面是由氧制成的氧层。
7.根据权利要求6所述的薄膜晶体管，其中，通过原子层沉积ALD方法或金属有机化学气相沉积MOCVD方法制造所述外延氧化物层，在所述原子层沉积ALD方法或所述金属有机化学气相沉积MOCVD方法中，在最后的步骤中用氧处理所述外延氧化物层的上表面。
8.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括氧化物半导体材料ZnO基氧化物半导体、InZnO基氧化物半导体、InGaZnO基氧化物半导体、SnO基氧化物半导体、InGaO基氧化物半导体、InSnO基氧化物半导体、InGaZnSnO基氧化物半导体、GaZnSnO基氧化物半导体、GaZnO基氧化物半导体、GaO基氧化物半导体、InO基氧化物半导体和InSnZnO基氧化物半导体当中的至少一种。
9.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括：
第一氧化物半导体层；以及
第二氧化物半导体层，所述第二氧化物半导体层位于所述第一氧化物半导体层上。
10.根据权利要求1所述的薄膜晶体管，该薄膜晶体管还包括位于所述有源层上的第二绝缘层。
11.根据权利要求10所述的薄膜晶体管，其中，通过原子层沉积ALD方法或金属有机化学气相沉积MOCVD方法来制造所述第二绝缘层。
12.根据权利要求1所述的薄膜晶体管，其中，所述第一绝缘层设置在所述基板和所述有源层之间。
13.根据权利要求12所述的薄膜晶体管，其中，所述有源层设置在所述第一绝缘层和所述栅极之间。
14.根据权利要求12所述的薄膜晶体管，其中，所述栅极设置在所述基板和所述第一绝缘层之间。
15.一种显示设备，该显示设备包括根据权利要求1至14中任一项所述的薄膜晶体管。
16.根据权利要求15所述的显示设备，其中，所述显示设备的每个像素中的开关晶体管、驱动晶体管、参考晶体管以及发光控制晶体管中的至少一个由根据权利要求1至14中的任一项所述的薄膜晶体管构成。
17.一种薄膜晶体管的制造方法，该方法包括以下步骤：
在基板上设置第一绝缘层，其中，形成所述第一绝缘层的步骤包括形成外延氧化物层和用氧处理所述外延氧化物层使得所述外延氧化物层的上表面是由氧制成的氧层，所述氧层是物理层；
在所述第一绝缘层上设置有源层，其中，所述有源层的下表面是由金属元素制成的金属层；以及
设置与所述有源层间隔开并且被配置为具有与所述有源层交叠的至少一部分的栅极，
所述有源层由氧化物半导体材料形成，并且其中，在所述有源层和所述外延氧化物层之间的界面处，所述外延氧化物层的所述氧层与所述有源层的所述金属层结合。
18.根据权利要求17所述的方法，其中，通过原子层沉积ALD方法或金属有机化学气相沉积MOCVD方法来制造所述外延氧化物层。
19.根据权利要求17所述的方法，其中，通过原子层沉积ALD方法或金属有机化学气相沉积MOCVD方法来制造所述有源层。
20.根据权利要求17所述的方法，该方法还包括：在设置所述外延氧化物层的步骤之前，设置原子层沉积ALD层的步骤和设置化学气相沉积CVD层的步骤中的至少一个。
21.根据权利要求20所述的方法，其中，在所述设置化学气相沉积CVD层的步骤之前执行所述设置原子层沉积ALD层的步骤。
CN202011528756.5A 2019-12-31 2020-12-22 薄膜晶体管、其制造方法以及包括其的显示设备 Active CN113130659B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190179534A KR20210085942A (ko) 2019-12-31 2019-12-31 박막 트랜지스터 및 이를 포함하는 표시장치
KR10-2019-0179534 2019-12-31

Publications (2)

Publication Number Publication Date
CN113130659A CN113130659A (zh) 2021-07-16
CN113130659B true CN113130659B (zh) 2024-04-05

Family

ID=73943213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011528756.5A Active CN113130659B (zh) 2019-12-31 2020-12-22 薄膜晶体管、其制造方法以及包括其的显示设备

Country Status (5)

Country Link
US (1) US11574843B2 (zh)
EP (1) EP3846226A1 (zh)
KR (1) KR20210085942A (zh)
CN (1) CN113130659B (zh)
TW (1) TWI791182B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102778481A (zh) * 2011-05-09 2012-11-14 中国科学院微电子研究所 感应栅型非晶态金属氧化物tft气体传感器
KR20130005221A (ko) * 2011-06-17 2013-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2013165189A (ja) * 2012-02-10 2013-08-22 Univ Of Electro-Communications ＮｉＯ系酸化物半導体発光素子および酸化物半導体単結晶層の成長方法
CN104867984A (zh) * 2009-12-28 2015-08-26 株式会社半导体能源研究所 制造半导体装置的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2371910A (en) 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101384071B1 (ko) 2009-03-20 2014-04-10 주식회사 엘지실트론 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
US8344378B2 (en) 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
TW201220504A (en) 2010-11-05 2012-05-16 Univ Nat Chiao Tung Metal oxide thin film transistor and manufacturing method thereof
TWI416736B (zh) 2010-11-19 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR101991338B1 (ko) 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
EP2770526B1 (en) 2013-02-22 2018-10-03 IMEC vzw Oxygen monolayer on a semiconductor
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same
WO2018143073A1 (ja) * 2017-02-01 2018-08-09 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867984A (zh) * 2009-12-28 2015-08-26 株式会社半导体能源研究所 制造半导体装置的方法
CN102778481A (zh) * 2011-05-09 2012-11-14 中国科学院微电子研究所 感应栅型非晶态金属氧化物tft气体传感器
KR20130005221A (ko) * 2011-06-17 2013-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2013165189A (ja) * 2012-02-10 2013-08-22 Univ Of Electro-Communications ＮｉＯ系酸化物半導体発光素子および酸化物半導体単結晶層の成長方法

Also Published As

Publication number Publication date
CN113130659A (zh) 2021-07-16
EP3846226A1 (en) 2021-07-07
US20210202755A1 (en) 2021-07-01
US11574843B2 (en) 2023-02-07
TW202127675A (zh) 2021-07-16
KR20210085942A (ko) 2021-07-08
TWI791182B (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
CN111312825B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示装置
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
US11901461B2 (en) Thin film transistor comprising oxide semiconductor layer and silicon semiconductor layer and display apparatus comprising the same
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
CN114628528A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
US20230072208A1 (en) Thin film transistor and display device comprising the same
US20230071215A1 (en) Thin Film Transistor, Fabrication Method Thereof, and Display Apparatus Comprising the Same
TWI820891B (zh) 薄膜電晶體、其製造方法以及包含其的顯示裝置
US20230071859A1 (en) Thin film transistor substrate and display device comprising the same
US20220199829A1 (en) Thin Film Transistor and Display Apparatus Comprising the Same
US20220209019A1 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
US20230165057A1 (en) Thin film transistor, thin film transistor substrate and display apparatus
US20230110764A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
CN115692509A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示设备
CN114361260A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034840A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20220093422A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN115966572A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
KR20230056907A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN116072734A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant