CN116072734A - 薄膜晶体管以及包括薄膜晶体管的显示装置 - Google Patents

薄膜晶体管以及包括薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN116072734A
CN116072734A CN202211312195.4A CN202211312195A CN116072734A CN 116072734 A CN116072734 A CN 116072734A CN 202211312195 A CN202211312195 A CN 202211312195A CN 116072734 A CN116072734 A CN 116072734A
Authority
CN
China
Prior art keywords
thin film
film transistor
channel portion
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211312195.4A
Other languages
English (en)
Inventor
高永贤
张宰满
崔承燦
姜旻求
崔圣主
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116072734A publication Critical patent/CN116072734A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种薄膜晶体管以及包括薄膜晶体管的显示装置。所述薄膜晶体管包括：在基板上的有源层；以及与所述有源层至少部分地交叠的第一栅极，其中所述有源层包括：沟道部；与所述沟道部的一侧接触的第一连接部；以及与所述沟道部的另一侧接触的第二连接部，其中所述沟道部的第一区域与所述第一连接部接触，所述沟道部的第二区域与所述第二连接部接触，其中所述薄膜晶体管还包括位于所述基板和所述有源层之间的导电材料层，其中所述导电材料层与所述沟道部的第二区域交叠且不与所述沟道部的第一区域交叠，所述导电材料层连接至所述第二连接部。

Description

薄膜晶体管以及包括薄膜晶体管的显示装置
相关申请的交叉引用
本申请要求2021年10月29日提交的韩国专利申请No.10-2021-0147157的优先权权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种薄膜晶体管以及包括薄膜晶体管的显示装置。
背景技术
在电子装置领域中，晶体管被广泛用作开关器件或驱动器件。尤其是，由于薄膜晶体管可在玻璃基板或塑料基板上制造，所以薄膜晶体管被广泛用作诸如液晶显示装置或有机发光装置之类的显示装置的开关器件。
显示装置例如可包括开关薄膜晶体管和驱动薄膜晶体管。有利的是，开关薄膜晶体管具有较小的S(S-factor)因子以改进导通-截止(on-off)特性并且驱动薄膜晶体管具有较大的S因子以呈现灰度级。
薄膜晶体管通常具有较小的S因子以确保导通-截止特性。因此，当这些薄膜晶体管应用于显示装置的驱动薄膜晶体管时，难以呈现显示装置的灰度级。
因此，需要具有较大S因子的薄膜晶体管来应用于显示装置的驱动薄膜晶体管而容易地呈现灰度级。此外，即使薄膜晶体管具有较大的S因子，也需要薄膜晶体管应当在导通状态下具有卓越的电流特性。
发明内容
鉴于上述问题作出了本发明，本发明的一个目的是提供一种具有较大S因子并且在导通状态下具有卓越的电流特性的薄膜晶体管。
本发明的另一目的是提供一种具有较大S因子并且在导通状态下具有较大电流值的薄膜晶体管。
本发明的又一目的是提供一种薄膜晶体管，其在位于沟道部的一侧处的有效栅极电压低于位于沟道部的另一侧处的有效栅极电压时具有相对较大的S因子，并且由于栅极和有源层之间的间隔不大而具有卓越的导通电流特性。
本发明的又一目的是提供一种薄膜晶体管，其通过将导电材料层或辅助栅极设置在沟道部的一侧而具有较大的S因子并且同时具有卓越的导通电流特性。
本发明的又一目的是提供一种显示装置，其通过包括具有较大S因子并且同时具有较大导通电流特性的驱动薄膜晶体管而具有卓越的灰度级呈现能力以及卓越的电流特性。
除了如上所述的本发明的目的之外，所属领域技术人员还将从本发明的以下描述清楚地理解到本发明的附加目的和特征。
根据本发明的一个方面，上述和其他目的可通过提供一种薄膜晶体管来实现，所述薄膜晶体管包括：在基板上的有源层；以及与所述有源层至少部分地交叠的第一栅极，其中所述有源层包括：沟道部；与所述沟道部的一侧接触的第一连接部；以及与所述沟道部的另一侧接触的第二连接部，其中所述沟道部的第一区域与所述第一连接部接触，所述沟道部的第二区域与所述第二连接部接触，其中所述薄膜晶体管还包括位于所述基板和所述有源层之间的导电材料层，其中所述导电材料层与所述沟道部的第二区域交叠且不与所述沟道部的第一区域交叠，所述导电材料层连接至所述第二连接部。
所述薄膜晶体管可被配置为：使得施加给所述沟道部的第一区域的有效栅极电压大于施加给所述沟道部的第二区域的有效栅极电压。
所述导电材料层可包括具有遮光特性的材料。
所述薄膜晶体管还可包括设置在所述第一栅极和所述有源层之间的第二栅极，其中所述第二栅极可与所述沟道部的第一区域交叠。
所述第二栅极可不与所述沟道部的第二区域交叠。
所述第二栅极的至少一部分可与所述第一栅极交叠，并且所述第二栅极的至少一部分可不与所述第一栅极交叠。
所述薄膜晶体管可被配置为：使得相同的电压可被施加给所述第一栅极和所述第二栅极。
所述薄膜晶体管还可包括位于所述第一栅极和所述有源层之间的第二栅极，其中所述第二栅极可与所述沟道部的第一区域交叠，并且可不与所述沟道部的第二区域交叠。
所述薄膜晶体管还可包括位于所述基板和所述有源层之间的第二导电材料层，其中所述第二导电材料层可与所述沟道部的第一区域交叠且可不与所述沟道部的第二区域交叠，所述薄膜晶体管被配置为：使得与施加给所述第一栅极的电压相同的电压可被施加给所述第二导电材料层。
所述第一栅极可具有台阶状剖面(step profile)，在所述第一栅极和所述第一区域之间的距离可小于在所述第一栅极和所述第二区域之间的距离。
所述薄膜晶体管还可包括位于所述第一栅极和所述有源层之间的栅极绝缘层，其中所述栅极绝缘层可具有台阶状剖面，在所述第一区域上的所述栅极绝缘层的厚度可小于在所述第二区域上的所述栅极绝缘层的厚度。
所述薄膜晶体管还可包括：位于所述基板和所述有源层之间的第三导电材料层；以及位于所述第三导电材料层和所述有源层之间的缓冲层，其中所述缓冲层可具有台阶状剖面，与所述第一区域交叠的所述缓冲层的厚度可小于与所述第二区域交叠的所述缓冲层的厚度。
所述第三导电材料层可连接至所述第一栅极。
所述有源层的沟道部可具有台阶状剖面。
所述薄膜晶体管还可包括：位于所述基板和所述有源层之间的第三导电材料层；以及位于所述第三导电材料层和所述有源层之间的缓冲层，其中所述缓冲层可具有台阶状剖面，与所述第一区域交叠的所述缓冲层的厚度可小于与所述第二区域交叠的所述缓冲层的厚度，所述第三导电材料层可连接至所述第一栅极。
所述有源层的沟道部可具有台阶状剖面，所述第一栅极可具有台阶状剖面。
所述有源层可包含氧化物半导体材料。
所述氧化物半导体材料可包含IZO(InZnO)基、IGO(InGaO)基、ITO(InSnO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、GZTO(GaZnSnO)基、GZO(GaZnO)基、ITZO(InSnZnO)基和FIZO(FeInZnO)基氧化物半导体材料的至少之一。
所述有源层可包括：第一氧化物半导体层；以及在所述第一氧化物半导体层上的第二氧化物半导体层。
所述有源层还可包括在所述第二氧化物半导体层上的第三氧化物半导体层。
根据本发明的另一方面，上述和其他目的可通过提供包括上述薄膜晶体管的显示装置来实现。
附图说明
通过参照附图给出的下文详细描述，本发明的上述和其他目的、特征和其他优点将更清楚地理解。在附图中：
图1A是图解根据本发明一个实施方式的薄膜晶体管的平面图；
图1B、1C、1D和1E是图解根据本发明一个实施方式的薄膜晶体管的剖视图；
图2是图解根据本发明另一实施方式的薄膜晶体管的剖视图；
图3是图解根据本发明又一实施方式的薄膜晶体管的剖视图；
图4A是图解根据本发明又一实施方式的薄膜晶体管的平面图，图4B是根据本发明又一实施方式的薄膜晶体管的剖视图；
图5是图解根据本发明又一实施方式的薄膜晶体管的剖视图；
图6A是图解根据本发明又一实施方式的薄膜晶体管的平面图，图6B是根据本发明又一实施方式的薄膜晶体管的剖视图；
图7是图解薄膜晶体管的阈值电压的曲线图；
图8A和8B是图解薄膜晶体管的有效栅极电压的示意图；
图9A和9B是图解根据本发明一个实施方式的薄膜晶体管的有效栅极电压的示意图；
图10A和10B是图解根据本发明另一实施方式的薄膜晶体管的有效栅极电压的示意图；
图11是图解根据本发明另一实施方式的显示装置的示意图；
图12是图解图11的任一个像素的电路图；
图13是图解图12的像素的平面图；
图14是沿图13的线I-I’截取的剖视图；
图15是图解根据本发明又一实施方式的显示装置的任一个像素的电路图；
图16是沿图15的线II-II’截取的剖视图；
图17是图解根据本发明又一实施方式的显示装置的任一个像素的电路图；
图18是图解根据本发明又一实施方式的显示装置的任一个像素的电路图。
具体实施方式
将通过参照附图描述的以下实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的各实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
为了描述本发明的各实施方式而在附图中公开的形状、大小、比例、角度和数量仅仅是示例，因而本发明不限于图解的细节。相似的参考标记通篇指代相似的要素。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，可添加其他部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在两部分之间设置一个或多个其他部分，除非使用了“正好”或“直接”。
本文可采用诸如“下方”、“下部”、“下面”、“上方”、“上部”之类的空间相对术语来易于描述图中所示的一个元件或多个元件与其他元件的关系。将理解，除了图中绘示的方位之外，这些术语旨在涵盖装置的不同方位。例如，如果图中所示的装置反转，则被描述为位于其他装置“下方”或“下部”的装置可布置成位于其他装置“上方”。因此，示例性术语“下方或下部”可包括“下方或下部”以及“上方”的方位。类似地，示例性术语“上方”或“上”可包括“上方”以及“下方或下部”的方位。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“接下来”和“之前”时，可包括不连续的情形，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应被这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如，在不背离本发明的范围的情况下，第一要素可能被称为第二要素，类似地，第二要素可能被称为第一要素。
术语“至少一个”应当理解为包括相关所列项目中的一个或多个的任意一个和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”表示选自第一项目、第二项目和第三项目中的两个或更多个项目的所有项目的组合以及第一项目、第二项目或第三项目。
所属领域技术人员能够充分理解到，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的各实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
参照附图详细地描述根据本发明实施方式的薄膜晶体管以及包括薄膜晶体管的显示装置。在附图中，即使在不同的图中绘示，相同或相似的要素也由相同的参考标记指代。
在本发明的实施方式中，为了便于描述，源极和漏极彼此区分开。但是，源极和漏极可互换地使用。源极可以是漏极，漏极可以是源极。此外，在本发明任一个实施方式中的源极可以是在本发明另一实施方式中的漏极，在本发明任一个实施方式中的漏极可以是本发明另一实施方式中的源极。
为了便于描述，在本发明的一些实施方式中，源极区域与源极区分开，漏极区域与漏极区分开。但是，本发明的实施方式不限于此结构。例如，源极区可以是源极，漏极区可以是漏极。此外，源极区可以是漏极，漏极区可以是源极。
图1A是图解根据本发明一个实施方式的薄膜晶体管的平面图；图1B、1C、1D和1E是图解根据本发明一个实施方式的薄膜晶体管的剖视图。具体地，图1B是沿图1A的线A-A’截取的剖视图。
根据本发明一个实施方式的薄膜晶体管100包括在基板110上的有源层130以及与有源层130至少部分地交叠的第一栅极151。有源层130包括：沟道部130n；与沟道部130n的一侧接触的第一连接部131；以及与沟道部130n的另一侧接触的第二连接部132。根据本发明的一个实施方式，施加给与第一连接部131接触的沟道部130n的第一区域的有效栅极电压(effective gate voltage)大于施加给与第二连接部132接触的沟道部130n的第二区域的有效栅极电压。
根据本发明的一个实施方式，薄膜晶体管100进一步包括位于基板110和有源层120之间的第一导电材料层171。第一导电材料层171在不与沟道部130n的第一区域交叠的条件下与沟道部130n的第二区域交叠。第一导电材料层171可连接至第二连接部132。
下文，将参照图1A和1B更详细地描述根据本发明一个实施方式的薄膜晶体管100。
玻璃或塑料可用作基板110。具有柔性特性的透明塑料例如聚酰亚胺可用作塑料。当聚酰亚胺用作基板110时，考虑到在基板110上执行高温沉积工艺，可采用能够承受高温的抗热聚酰亚胺。
遮光层111可设置在基板110上。遮光层111与沟道部130n交叠。遮光层111阻挡从外部入射的光，以保护沟道部130n。
遮光层111可由具有遮光特性的材料制成。遮光层111可包含诸如铝(Al)或铝合金之类的铝基金属、诸如钼(Mo)或钼合金之类的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)、钛(Ti)以及铁(Fe)中的至少之一。根据本发明的一个实施方式，遮光层111可具有导电性。
遮光层111可被省略。尽管图1B中未示出，下部缓冲层220可设置在基板110和遮光层111之间(参见图14和16)。尽管未示出，但是遮光层111可电连接至漏极161和源极162的任一个。遮光层111可电连接至第一栅极151。
第一缓冲层121设置在遮光层111上。第一缓冲层121可包括硅氧化物、硅氮化物和基于金属的氧化物的至少之一。根据本发明的一个实施方式，第一缓冲层121可包括硅氧化物和硅氮化物的至少之一。第一缓冲层121可具有单层结构，或者可具有多层结构。
第一缓冲层121保护有源层130。此外，其上设置有遮光层111的基板110的上表面可通过第一缓冲层121而变均匀。
第一导电材料层171设置在第一缓冲层121上。
根据本发明的一个实施方式，第一导电材料层171可具有导电性。第一导电材料层171可包含诸如铝(Al)或铝合金之类的铝基金属、诸如钼(Mo)或钼合金之类的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)、钛(Ti)以及铁(Fe)中的至少之一。第一导电材料层171可具有多层结构，其包括具有不同物理特性的至少两个导电层。
此外，第一导电材料层171可包括具有遮光特性的材料。因此，第一导电材料层171可用作遮光层。第一导电材料层171可阻挡入射在基板110上的光，以保护沟道部130n。
第一导电材料层171设置在基板110和有源层130之间，并且与有源层130的沟道部130n的一部分交叠。稍后将描述第一导电材料层171的电特性。
第二缓冲层122设置在第一导电材料层171上。第二缓冲层122可包括选自硅氧化物、硅氮化物和基于金属的氧化物的绝缘材料中的至少之一。根据本发明的一个实施方式，第二缓冲层122可包括硅氧化物和硅氮化物的至少之一。第二缓冲层122可具有单层结构，或者可具有多层结构。
第二缓冲层122保护有源层130。此外，基板110的上表面可通过第二缓冲层122变均匀。第二缓冲层122被形成为，使得第一导电材料层171和沟道部130彼此隔开并且彼此绝缘。
根据本发明的一个实施方式，第一缓冲层121和第二缓存层122统称为缓冲层120，但本发明的一个实施方式不限于此，第一缓冲层121和第二缓存层122的每一个可被称为缓冲层。根据本发明的一个实施方式，设置在基板110和有源层130之间的每个绝缘层可被称为缓冲层。
有源层130设置在第二缓冲层122上。
有源层130可通过半导体材料形成。有源层130可包括非晶硅半导体材料、多晶硅半导体材料和氧化物半导体的任意之一。
根据本发明的一个实施方式，有源层130可包括氧化物半导体材料。氧化物半导体材料例如可包括IZO(InZnO)基(-based)、IGO(InGaO)基、ITO(InSnO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、GZTO(GaZnSnO)基、GZO(GaZnO)基、ITZO(InSnZnO)基和FIZO(FeInZnO)基氧化物半导体材料的至少之一，但本发明的一个实施方式不限于此，有源层130可由所属领域已知的其他氧化物半导体材料制成。
有源层130可包括沟道部130n、第一连接部131和第二连接部132。沟道部130n与第一栅极151交叠。
沟道部130n的一部分不与第一导电材料层171交叠，并且沟道部130n的另一部分与第一导电材料层171交叠。根据本发明的一个实施方式，不与第一导电材料层171交叠的沟道部130n的区域可被称为第一区域，与第一导电材料层171交叠的沟道部130n的区域可被称为第二区域。
根据本发明的一个实施方式，沟道部130n的第一区域与第一连接部131接触，沟道部130n的第二区域与第二连接部132接触。
有源层130的第一连接部131和第二连接部132可被设计为不与第一栅极151交叠。第一连接部131和第二连接部132可通过半导体材料的选择性导电化来形成。对有源层130的选定部分提供导电性是指选择性导电化。选择性导电化可通过掺杂、等离子体处理等来执行。
根据本发明的一个实施方式中，有源层130的第一连接部131可以是漏极区，第二连接部132可以是源极区。根据本发明的一个实施方式，第一连接部131可被称为漏极，第二连接部132可被称为源极。
但是，本发明的一个实施方式不限于上述示例，第一连接部131可以是源极区，第二连接部132可以是漏极区。此外，第一连接部131可被称为源极，第二连接部132可被称为漏极。
栅极绝缘层140设置在有源层130上。栅极绝缘层140可包含硅氧化物、硅氮化物和基于金属的氧化物的至少之一。栅极绝缘层140可具有单层结构，或者可具有多层结构。
参照图1B，栅极绝缘层140未被图案化，并且可一体地形成在基板110的整个表面上，但本发明的一个实施方式不限于此，栅极绝缘层140可被图案化。例如，栅极绝缘层140可被图案化为对应于第一栅极151的形状。
栅极绝缘层140保护沟道部130n。
第一栅极151设置在栅极绝缘层140上。第一栅极151与有源层130的沟道部130n交叠。
第一栅极151可包含诸如铝(Al)或铝合金之类的铝基金属、诸如银(Ag)或银合金之类的银基金属、诸如铜(Cu)或铜合金之类的铜基金属、诸如钼(Mo)或钼合金之类的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)中的至少之一。第一栅极151可具有多层结构，其包括物理特性彼此不同的至少两个导电层。
层间绝缘层180设置在第一栅极151上。层间绝缘层180是由绝缘材料制成的绝缘层。层间绝缘层180可由有机材料制成，可由无机材料制成，或者可由有机层和无机层的堆叠体制成。
漏极161和源极162设置在层间绝缘层180上。
漏极161经由接触孔CH1连接至有源层130。具体地，漏极161可经由接触孔CH1电连接至有源层130的第一连接部131。
源极162与漏极161分隔开并且经由接触孔CH2连接至有源层130。具体地，源极162可经由接触孔CH2电连接至有源层130的第二连接部132。源极162经由另一接触孔CH3连接至第一导电材料层171。结果，第一导电材料层171可连接至有源层130的第二连接部132。
漏极161和源极162的每一个可包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金的至少之一。漏极161和源极162的每一个可由通过金属或金属合金制成的单层构成，或者可形成为两层或更多层的多层。
参照图1A和1B，第一连接部131和漏极161被显示为彼此区分开，但本发明的一个实施方式不限于此。第一连接部131可以是漏极，由参考标记“161”表示的电极可以是连接电极或桥。
参照图1A和1B，第二连接部132和源极162被显示为彼此区分开，但本发明的一个实施方式不限于此。第二连接部132可以是源极，由参考标记“162”表示的电极可以是连接电极或桥。
根据本发明的一个实施方式，具有导电性的第一导电材料层171设置在基板110和有源层130之间。具体地，第一导电材料层171可被设计为与沟道部130n的一部分交叠，但是不与沟道部130n的其他部分交叠。
根据本发明的一个实施方式，沟道部130n的不与第一导电材料层171交叠的区域可被称为第一区域，沟道部130n的与第一导电材料层171交叠的区域可被称为第二区域。因此，第一导电材料层171可不与沟道部130n的第一区域交叠，可与沟道部130n的第二区域交叠。
根据本发明的一个实施方式，沟道部130n的第一区域与第一连接部131接触，沟道部130n的第二区域与第二连接部132接触。此外，第一导电材料层171连接至源极162。结果，相同的电压可被施加给第一导电材料层171、第二连接部132和源极162。
施加给第一导电材料层171的电压影响沟道部130n的一部分。施加给第一导电材料层171的电压可影响作为与第一导电材料层171交叠的沟道部130n的区域的第二区域。
例如，由于受到第一导电材料层171的电性影响，通过第一栅极151施加给沟道部130n的电场效应可减小。具体地，电场通过第一栅极151施加给沟道部130n，并且施加给沟道部130n的第二区域的电场效应由于受到第一导电材料层171的电性影响而可减小。
因此，根据本发明的一个实施方式，施加给与第一连接部131接触的沟道部130n的第一区域的有效栅极电压Veff可大于施加给与第二连接部132接触的沟道部130n的第二区域的有效栅极电压。根据本发明的一个实施方式，施加给沟道部130n的第二区域的有效栅极电压Veff可小于施加给沟道部130n的第一区域的有效栅极电压Veff。
结果，薄膜晶体管100的S因子可增大。
下文，将详细描述S因子。
在薄膜晶体管100的栅极电压对应的漏极-源极电流曲线图中，通过对于阈值电压Vth的曲线的斜度的逆变斜度(倒数)获得S因子(子阈值摆动(sub-shreshold swing)。例如，对于薄膜晶体管100的阈值电压Vth，S因子可用作表示栅极电压对应的漏极-源极电流的变化率(rate of change)的指数(index)。
当S因子变大时，栅极电压对应的的漏极-源极电流Ids的变化率变低。
S因子例如可通过图7所示的电流变化曲线图来描述。图7是薄膜晶体管的阈值电压曲线图。具体地，图7例示了栅极电压Vgs对应的漏极-源极电流Ids。对于图7所示的曲线图的阈值电压Vth，栅极电压Vgs对应的漏极-源极电流Ids的曲线的斜度的逆变斜度(倒数)是S因子。当曲线的斜度陡峭时，S因子较小；当曲线的斜度平缓时，S因子较大。当S因子较大时，栅极电压对应的漏极-源极电流Ids的变化率较低。
当S因子变大时，由于栅极电压对应的漏极-源极电流Ids的变化率变低，所以易于通过调节栅极电压Vgs来调节漏极-源极电流Ids的幅度。
在由电流驱动的显示装置例如有机发光显示装置中，可通过调节驱动薄膜晶体管的漏极-源极电流Ids的幅度来控制像素的灰度级。通过栅极电压来确定驱动薄膜晶体管的漏极-源极电流Ids的幅度。因此，在由电流驱动的有机发光显示装置中，随着驱动薄膜晶体管的S因子变大，易于调节像素的灰度级。
根据本发明的一个实施方式，由于第一导电材料层171与邻近于源极162的沟道部130n的第二区域交叠，所以当与施加给源极162的电压相同的电压被施加给第一导电材料层171时，第一导电材料层171可电性影响沟道部130n的第二区域。由于第一导电材料层171的电性影响，由第一栅极151施加给沟道部130n的第二区域的电场效应可减小。结果，包括第一导电材料层171的薄膜晶体管100的S因子可增大。
第一导电材料层171对薄膜晶体管100的S因子的影响可通过图8A、8B、9A和9B来描述。
图8A和8B是图解具有类似于图1B的结构但是不具有第一导电材料层171的薄膜晶体管(比较例1)的有效栅极电压Veff的示意图。
图8A示意性图解了当栅极电压VGS施加给薄膜晶体管时可产生的电容Cap。栅极电压VGS是在源极162和第一栅极151之间的电压。根据本发明的一个实施方式，栅极电压VGS可被称为在第二连接部132和第一栅极151之间的电压。
图8A示意性图解了在薄膜晶体管完全导通之前的阈值电压Vth附近，在阈值电压Vth和电容Cap之间的关系。
如图8A所示，当栅极电压VGS被施加给不具有第一导电材料层171的薄膜晶体管(比较例1)时，在有源层130的沟道部130n(CH)和第一栅极151(栅极)之间形成电容CGI，并且在沟道部130n和第二连接部132(源极)之间还可形成电容CCH。
形成在沟道部130n和第二连接部132(源极)之间的电容CCH可被称为在具有N型半导体特性的氧化物半导体层的沟道部130n中，作为高电压端子的源极162和作为低电压端子的漏极161之间形成的电容。
图8A所示的电压和电容Cap之间的关系可显示为图8B所示。参照图8B，由于在沟道部130n和第二连接部132(源极)之间的电容CCH，并非所有的栅极电压VGS都被有效地施加给沟道部130n。结果，可产生电压损耗。
参照图8B，当在薄膜晶体管的驱动期间被有效施加给沟道部130n的栅极电压VGS的一部分被称为有效栅极电压Veff时，有效栅极电压Veff可通过下面的等式1获得。
[等式1]
Veff＝[CGI/(CGI+CCH)]x VGS
图9A和9B是图解根据本发明一个实施方式的薄膜晶体管100的有效栅极电压Veff的示意图。
图9A和9B示意性图解了当栅极电压VGS施加给根据本发明一个实施方式的薄膜晶体管时可产生的电容Cap。图9A示意性图解了在薄膜晶体管完全导通之前的阈值电压Vth附近，在阈值电压Vth和电容Cap之间的关系。
如图9A所示，当栅极电压VGS被施加给薄膜晶体管时，在有源层130的沟道部130n和第一栅极151之间可形成电容CGI，在沟道部130n和第二连接部132(源极)之间还可形成电容CCH，并且在沟道部130n和第一导电材料层171之间可附加地形成电容CBUF。
图9A所示的电压和电容Cap之间的关系可显示为图9B所示。参照图9B，由于在沟道部130n和第二连接部132(源极)之间的电容CCH以及在沟道部130n和第一导电材料层171之间的电容CBUF，并非所有的栅极电压VGS都被有效地施加给沟道部130n。结果，可产生电压损耗。
根据本发明的一个实施方式，第一导电材料层171电连接至源极162和第二连接部132。结果，在沟道部130n和第一导电材料层171之间附加地产生电容CBUF，由此导致电压损耗的电容Cap增加(CCH+CBUF)。
因此，参照图9B，当被有效施加给沟道部130n的栅极电压VGS之一被称为有效栅极电压Veff时，有效栅极电压Veff可通过下面的等式2获得。
[等式2]
Veff＝[CGI/(CGI+CCH+CBUF)]x VGS
参照等式2，由于在沟道部130n和第一导电材料层171之间的电容CBUF，所以等式2的分母部分增大。因此，有效栅极电压Veff的减小相对大于等式1。因此，当施加栅极电压VGS时，在根据本发明一个实施方式的薄膜晶体管100中，栅极电压VGS对应的漏极-源极电流Ids的增大速度(变化率)减小，结果S因子增大。
根据本发明的一个实施方式，第一导电材料层171与沟道部130n的第二区域交叠。结果，在沟道部130n的其中源极162和第二连接部132彼此连接的第二区域中，有效栅极电压Veff可显著减小。
因此，根据本发明的一个实施方式，在薄膜晶体管100完全导通之前，在源极162附近的电流增加被延迟，由此漏极-源极电流Ids的增加速度(变化率)显著迟缓，从而实现S因子的增大。如上所述，第一导电材料层171可用于增大根据本发明一个实施方式的薄膜晶体管100的S因子。
另一方面，沟道部130n的其中漏极161和第一连接部131彼此连接的第一区域可不与第一导电材料层171交叠。因此，有效栅极Veff的减小在沟道部130n的第一区域并不显著。结果，当根据本发明一个实施方式的薄膜晶体管100处于导通状态时，电荷经由漏极161和第一区域充分有效地移动，从而薄膜晶体管100的导通电流不会减小。
在相关技术中，采用增大在栅极和沟道部之间的距离的方法来增大薄膜晶体管的S因子。在这种情形下，S因子增大，但是出现薄膜晶体管的导通电流减小的问题。
另一方面，根据本发明的一个实施方式，第一导电材料层171被设置为与沟道部130n的其中源极162和第二连接部132连接的第二区域交叠，从而薄膜晶体管100的S因子增大，并且薄膜晶体管100的导通电流不会减小，由此薄膜晶体管100可具有卓越的导通电流特性。
由于根据本发明一个实施方式的薄膜晶体管100具有较大的S因子，所以薄膜晶体管100可用作显示装置的驱动晶体管。
图1C是图解根据本发明另一实施方式的薄膜晶体管的剖视图。为了避免重复，将省略对已描述的元件的描述。
参照图1C，栅极绝缘层(GI)140被图案化。在图1C所示的薄膜晶体管中，通过使用第一栅极151作为掩模进行蚀刻，可将栅极绝缘层140图案化。
图1D和1E是图解根据本发明另一实施方式的薄膜晶体管的剖视图。
图1D的薄膜晶体管相比图1B的薄膜晶体管100具有多层结构。
参照图1D，有源层130包括在基板110上的第一氧化物半导体层130a和在第一氧化物半导体层130a上的第二氧化物半导体层130b。第一氧化物半导体层130a和第二氧化物半导体层130b可包含相同的半导体材料，或者可包含彼此不同的半导体材料。
第一氧化物半导体层130a支撑第二氧化物半导体层130b。因此，第一氧化物半导体层130a被称为“支撑层”。沟道部130n可形成在第二氧化物半导体层130b中。因此，第二氧化物半导体层130b被称为“沟道层”，但是本发明的一个实施方式不限于此，沟道部130n可形成在第一氧化物半导体层130a中。
有源层130包括第一氧化物半导体层130a和第二氧化物半导体层130b的结构被称为双层(bi-layer)结构。
在图1E的薄膜晶体管中，相比图1D的薄膜晶体管，有源层进一步包括位于第二氧化物半导体层130b上的第三氧化物半导体层。
参照图1E，有源层130包括第一氧化物半导体层130a、第二氧化物半导体层130b和第三氧化物半导体层130c，但本发明的另一实施方式不限于此，有源层130可进一步包括其他半导体层。利用三个氧化物半导体层，中间层130b可在制造期间被保护，以避免在两个方向上的损坏。例如，底部氧化物半导体层在制造期间保护中间的半导体层，并且顶部氧化物半导体层在制造期间保护中间半导体层免受蚀刻剂或气体的影响。
图2是图解根据本发明另一实施方式的薄膜晶体管200的剖视图。
相比图1B的薄膜晶体管100，图2的薄膜晶体管200进一步包括设置在第一栅极151和有源层130之间的第二栅极152。参照图2，第一栅极绝缘层141可设置在有源层130上，第二栅极152可设置在第一栅极绝缘层141上，第二栅极绝缘层142可设置在第二栅极152上，第一栅极151可设置在第二栅极绝缘层142上。图2的薄膜晶体管200包括第一导电材料层171。
根据本发明的一个实施方式，第二栅极152与沟道部130n的第一区域交叠。此外，第二栅极152可被设计为不与沟道部130n的第二区域交叠。在这种情形下，第二栅极152可不与第一导电材料层171交叠。
参照图2，第二栅极152的至少一部分与第一栅极151交叠，并且第二栅极152的至少一部分可不与第一栅极151交叠。根据本发明的一个实施方式，第二栅极152的仅一部分可与第一栅极151交叠。
根据本发明的一个实施方式，相同的电压可被施加给第一栅极151和第二栅极152。参照图2，第一栅极151和第二栅极152可通过栅极连接电极163以及接触孔CH4和CH5彼此电连接。
第二栅极152可与第一栅极151一起用作向有源层130的沟道部130n施加电场的栅极。
根据本发明的一个实施方式，第二栅极152与沟道部130n的其中漏极161和第一连接部131连接的第一区域交叠。由于第二栅极152相比第一栅极152被设置为更靠近沟道部130n，所以相比第一栅极151，电场可被更有效地施加给沟道部130n的第一区域。结果，薄膜晶体管200的导通电流可通过第二栅极152得到改进。
另一方面，第二栅极152可被设计为不与沟道部130n的第二区域交叠。因此，第二栅极152不会影响施加给沟道部130n的第二区域的电场效应。可选地，即使第二栅极152与沟道部130n的第二区域交叠，交叠面积也可被最小化，以将由于第二栅极152对沟道部130n的第二区域产生的电场效应最小化。结果，即使栅极电压被施加给第二栅极152，也不会影响漏极-源极电流Ids的增大速度。因此，即使设置第二栅极152，也不会减小薄膜晶体管200的S因子。
如上所述，通过与沟道部130n的第一区域交叠而设置在第一栅极151和有源层130之间的第二栅极152可在不减小薄膜晶体管200的S因子的条件下改进薄膜晶体管200的导通电流。
图3是图解根据本发明又一实施方式的薄膜晶体管300的剖视图。
相比图1B的薄膜晶体管100，图3的薄膜晶体管300进一步包括设置在第一栅极151和有源层130之间的第二栅极152。此外，图3的薄膜晶体管300相比图1B的薄膜晶体管100可不包括第一导电材料层171。
参照图3，遮光层111可经由接触孔CH连接至源极162，但本发明的一个实施方式不限于此，遮光层111可电连接至漏极161或第一栅极151。
参照图3，第一栅极绝缘层141可设置在有源层130上，第二栅极152可设置在第一栅极绝缘层141上，第二栅极绝缘层142可设置在第二栅极152上，第一栅极151可设置在第二栅极绝缘层142上。
根据本发明的一个实施方式，第二栅极152与沟道部130n的第一区域交叠。在图3的薄膜晶体管300中，沟道部130n的与第二栅极152交叠的区域可被称为第一区域，沟道部130n的不与第二栅极152交叠的区域可被称为第二区域。
具体地，与第一栅极151交叠并且不与第二栅极152交叠的沟道部130n的区域可被称为第二区域。
参照图3，第二栅极152的至少一部分可与第一栅极151交叠，并且第二栅极152的至少一部分可不与第一栅极151交叠。根据本发明的一个实施方式，第二栅极152的仅一部分可与第一栅极151交叠。
根据本发明的一个实施方式，相同的电压可被施加给第一栅极151和第二栅极152。参照图3，第一栅极151和第二栅极152可通过栅极连接电极163以及接触孔CH4和CH5彼此电连接。
第二栅极152可与第一栅极151一起用作向有源层130的沟道部130n施加电场的栅极。
由于第二栅极152相比第一栅极152被设置为更靠近沟道部130n，所以相比第一栅极151，电场可被更有效地施加给沟道部130n的第一区域。由于被施加高电压的第一区域通过第二栅极152而具有较大的电场效应，所以薄膜晶体管200的导通电流可改进。
沟道部130n的第二区域在不与第二栅极152交叠的条件下与第一栅极151交叠。沟道部130n的第二区域经受由第一栅极151施加的电场效应。但是，第一栅极151相比第二栅极152相隔沟道部130n更远。因此，施加给沟道部130n的第二区域的电场效应小于施加给沟道部130n的第一区域的电场效应。结果，当栅极电压被施加给第一栅极151和第二栅极152时，由于施加给第二区域的电场效应较小，所以漏极-源极电流Ids的增大速度(变化率)非常小，因而阈值电压曲线的斜度较小。因此，图3所示的薄膜晶体管300可具有较大的S因子。
如上所述，包括通过与沟道部130n的第一区域交叠而设置在第一栅极151和有源层130之间的第二栅极152的图3的薄膜晶体管300可具有相对较大的S因子，同时可具有卓越的导通电流特性。
图4A是图解根据本发明又一实施方式的薄膜晶体管100的平面图，图4B是图解根据本发明又一实施方式的薄膜晶体管400的剖视图。具体地，图4B是沿图4A的线B-B’截取的剖视图。
参照图4A和4B，薄膜晶体管400可包括位于基板110和有源层130之间的第二导电材料层172。第二导电材料层172可与沟道部130n的第一区域交叠，并且可不与沟道部130n的第二区域交叠。与图1B的薄膜晶体管100相比，图4B的薄膜晶体管400不包括第一导电材料层171，并且包括第二导电材料层172。
根据本发明的又一实施方式，与第二导电材料层172交叠的沟道部130n的区域可被称为第一区域，不与第二导电材料层172交叠的沟道部130n的区域可被称为第二区域。
根据本发明的又一实施方式，第二导电材料层172可被配置为与第一栅极151具有相同的电压。参照图4B，第二导电材料层172可连接至第一栅极151。具体地，第二导电材料层172可通过位于层间绝缘层180上的连接电极164以及接触孔CH6和CH7连接至第一栅极151。
与施加给第一栅极150的电压相同的电压可被施加给第二导电材料层172。图4B的薄膜晶体管400可具有双栅极结构。由于双栅极结构，施加给图4B的沟道部130n的第一区域的电场效应可增大。
通过第二导电材料层172施加的有效栅极电压Veff可在图10A和10B中描述。
图10A示意性图解了当栅极电压VGS施加给图4B的薄膜晶体管400时可产生的电容Cap。图10A示意性图解了在薄膜晶体管400完全导通之前的阈值电压Vth附近，在阈值电压Vth和电容Cap之间的关系。
如图10A所示，当栅极电压VGS被施加给薄膜晶体管400时，在沟道部130n和第一栅极151之间形成电容CGI，在沟道部130n和第二连接部132之间形成电容CCH。
此外，参照图10A，电容CBUF可形成在沟道部130n和第二导电材料层172(栅极2)之间。在沟道部130n和第二导电材料层172之间的电容CBUF可指在沟道部130n的第一区域和第二导电材料层172之间形成的电容。
图10A所示的电压和电容Cap之间的关系可显示为图10B所示。
根据本发明的一个实施方式，由于第二导电材料层172和第一栅极151彼此电连接，所以通过第二导电材料层172产生如向沟道部130n的第一区域施加栅极电压之类的效应。结果，产生与沟道部130n和第二导电材料层172之间的电容CBUF对应的有效栅极电压Veff增加的效果。
参照图10B，当驱动薄膜晶体管400时，施加给沟道部130n的第一区域的有效栅极电压Veff可通过下面的等式3获得。
[等式3]
Veff＝[CGI+CBUF)/(CGI+CCH+CBUF)]x VGS
参照等式3，由于在沟道部130n和第二导电材料层172之间的电容CBUF，所以等式3的分子部分相比等式2增大。以这种方式，由于施加给沟道部130n的第一区域的有效栅极电压Veff增大，薄膜晶体管400的导通电流可改进。
因此，即使在有源层130的沟道部130n和第一栅极151之间的间隔距离显著增大以便增大薄膜晶体管400的S因子，薄膜晶体管400的导通电流也不会减小。
参照图4B，随着在有源层130的沟道部130n和第一栅极151之间的间隔距离的显著增大，薄膜晶体管400的S因子可增大。此外，可设置与沟道部130n的第一区域交叠并且连接至第一栅极151的第二导电材料层172，从而薄膜晶体管400的导通电流不会减小。
如上所述，图4B的薄膜晶体管400可包括与沟道部130n的第一区域交叠并且连接至第一栅极151的第二导电材料层172，从而薄膜晶体管400可具有相对较大的S因子和卓越的导通电流特性。
图5是图解根据本发明又一实施方式的薄膜晶体管500的剖视图。
参照图5，根据本发明又一实施方式的薄膜晶体管500包括具有台阶状剖面(stepdifference)的第一栅极151。
参照图5，在第一栅极151和有源层130之间的栅极绝缘层140具有台阶状剖面。具体地，栅极绝缘层140可包括第一栅极绝缘层141和第二栅极绝缘层142。第一栅极绝缘层141可覆盖沟道部130n的整个区域。第二栅极绝缘层142可覆盖沟道部130n的仅一部分。更具体地，第二栅极绝缘层可覆盖仅与沟道部130n的第二连接部132相邻的区域。
参照图5，不与第二栅极绝缘层142交叠的沟道部130n的区域可被称为第一区域，沟道部130n的与第二栅极绝缘层142交叠的区域可被称为第二区域。
因此，在图5所示的薄膜晶体管500中，设置在沟道部130n的第一区域上的栅极绝缘层140的厚度小于设置在沟道部130n的第二区域上的栅极绝缘层140的厚度。此外，在第一栅极151和沟道部130n的第一区域之间的距离小于在第一栅极151和沟道部130n的第二区域之间的距离。
图5所示的薄膜晶体管500可具有与图3所示的包括第二栅极152的薄膜晶体管300相似的效果。
具体地，由于沟道部130n的第一区域被设置为靠近第一栅极151，所以施加给第一区域的电场效应相对较大。如上所述，由于被施加高电压的第一区域经受较大的电场效应，所以薄膜晶体管500的导通电流可改进。
由于沟道部130n的第二区域距第一栅极151相对较远，所以施加给沟道部130n的第二区域的电场效应相对较小。结果，当栅极电压被施加给第一栅极151时，施加给第二区域的电场效应较小，漏极-源极电流Ids的增大速度(变化率)非常小，由此阈值电压曲线的斜度较小。因此，图5所示的薄膜晶体管500可具有较大的S因子。
以这种方式，图5的薄膜晶体管500具有相对较大的S因子，同时可具有卓越的导通电流特性。
图6A是图解根据本发明又一实施方式的薄膜晶体管600的平面图，图6B是根据本发明又一实施方式的薄膜晶体管600的剖视图。图6B是沿图6A的线C-C’截取的剖视图。
图6A和6B的薄膜晶体管600包括设置在基板110和有源130之间的第三导电材料层173。缓冲层120(BUF)设置在第三导电材料层173和有源层130之间。缓冲层120具有台阶状剖面(step profile)。
具体地，第三导电材料层173设置在基板110上，缓冲层120设置在第三导电材料层173上。缓冲层120例如可包括第一缓冲层121和第二缓冲层122。
第一缓冲层121可被设置为与沟道部130n完全交叠。第二缓冲层122可被设置为与沟道部130n的一部分交叠。更具体地，第二缓冲层122与沟道部130n的与第二连接部132相邻的区域交叠，并且可不与沟道部130n的与第一连接部131相邻的区域交叠。
参照图6B，沟道部130n的不与第二缓冲层122交叠的区域可被称为第一区域，沟道部130n的与第二缓冲层122交叠的区域可被称为第二区域。
因此，在图6B所示的薄膜晶体管600中，与沟道部130n的第一区域交叠的缓冲层120的厚度小于与沟道部130n的第二区域交叠的缓冲层120的厚度。
有源层130设置在缓冲层120上。如图6B所示，由于缓冲层120具有台阶状剖面，所以有源层130也可具有台阶状剖面。更具体地，有源层130的沟道部可具有台阶状剖面。
由于缓冲层120具有台阶状剖面，所以在第三导电材料层173和沟道部130n的第一区域之间的距离可小于在第三导电材料层173和沟道部130n的第二区域之间的距离。
参照图6B，由于缓冲层120的台阶状剖面，有源层130的沟道部130n和第一栅极151可均具有台阶状剖面。
参照图6B，第三导电材料层173可连接至第一栅极151。具体地，第三导电材料层173可通过层间绝缘层180上的连接电极165和接触孔CH6、CH9连接至第一栅极151。
根据本发明的又一实施方式，第三导电材料层173可被配置为与第一栅极151具有相同的电压。与施加给第一栅极151的电压相同的栅极电压可被施加给第三导电材料层173,。图6B的薄膜晶体管600可具有双栅极结构。
在第一栅极151和沟道部130n的相应区域之间的距离没有大的差异。另一方面，在第三导电材料层173和沟道部130n的相应区域之间的距离存在差异。
由于沟道部130n的第一区域被设置为靠近第三导电材料层173，所以施加给第一区域的电场效应相对较大。如上所述，由于被施加高电压的第一区域经受较大的电场效应，所以薄膜晶体管600的导通电流可改进。
由于沟道部130n的第二区域相距第三导电材料层173相对较远，所以施加给沟道部130n的第二区域的电场效应相对较小。结果，当栅极电压被施加给第三导电材料层173时，施加给第二区域的电场效应较小，并且漏极-源极电流Ids的增大速度(变化率)非常小，由此阈值电压曲线的斜度较小。因此，图6B所示的薄膜晶体管600可具有较大的S因子。
如上所述，图6B的薄膜晶体管600具有相对较大的S因子，同时可具有卓越的导通电流特性。
图7是薄膜晶体管的阈值电压曲线图。薄膜晶体管的阈值电压曲线图由栅极电压VGS对应的漏极-源极电流Ids的曲线图来表示。
在图7中，实施方式1是图1B的薄膜晶体管100的阈值电压曲线。在图7中，比较例1是根据比较例1的薄膜晶体管的阈值电压曲线。与图1B的薄膜晶体管100相比，根据比较例1的薄膜晶体管具有栅极绝缘层140的较大厚度，以增大不具有第一导电材料层171的薄膜晶体管的S因子，由此在沟道部130n和第一栅极151之间的间隔距离增大。
参照图7，请注意在薄膜晶体管完全导通之前的时段，在实施方式1和比较例1之间不存在S因子的差异。另一方面，请注意，比较例1的导通电流小于实施方式1的导通电流。
如上所述，根据本发明的一个实施方式，可制造具有较大S因子和具有卓越导通电流特性的薄膜晶体管。
下文，将详细描述包括上述薄膜晶体管100、200、300、400、500和600的显示装置。显示装置可包括LED、OLED、LCD、PDP、微LED或迷你LED显示装置。
图11是图解根据本发明另一实施方式的显示装置700的示意图。
如图11所示，根据本发明另一实施方式的显示装置700包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
栅极线GL和数据线DL设置在显示面板310中，多个像素P设置在栅极线GL和数据线DL的交叉区域中。通过驱动像素P显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)提供的信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入图像数据进行采样，重新排列采样的数据，并将重新排列后的数字图像数据RGB提供给数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst和栅极时钟GCLK。此外，用于控制移位寄存器的控制信号可包括在栅极控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL提供数据电压。具体地，数据驱动器330将从控制器340输入的图像数据RGB转换为模拟数据电压，并将数据电压提供给数据线DL。
栅极驱动器320可包括移位寄存器350。
移位寄存器350通过使用从控制器340传输的起始信号和栅极时钟，在一帧向栅极线GL依次提供栅极脉冲。在这种情形下，一帧是指通过显示面板310输出一个图像的时间段。栅极脉冲具有能够导通设置在像素P中的开关元件(薄膜晶体管)的导通电压。
此外，移位寄存器350在一帧的未提供栅极脉冲的其他时段，向栅极线GL提供能够使开关元件截止的栅极截止信号。下文，栅极脉冲和栅极截止信号将统称为扫描信号SS或Scan。
根据本发明的一个实施方式，栅极驱动器320可封装在基板110上。以这种方式，栅极驱动器320直接封装在基板110上的结构将被称为面板内栅极(GIP)结构。
图12是图解图11的任一个像素P的电路图，图13是图解图12的像素P的平面图，图14是沿图13的线I-I’截取的剖视图。
图12的电路图是包括有机发光二极管(OLED)作为显示元件710的显示装置700的像素P的等效电路图。
像素P包括显示元件710和用于驱动显示元件710的像素驱动电路PDC。
图12的像素驱动电路PDC包括作为开关晶体管的第一薄膜晶体管TR1和作为驱动晶体管的第二薄膜晶体管TR2。例如，实施方式中描述的薄膜晶体管100、200、300、400、500和600可用作第二薄膜晶体管TR2。
第一薄膜晶体管TR1连接至栅极线GL和数据线DL，并且通过经由栅极线GL提供的扫描信号SS导通或截止。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL向显示元件710提供驱动电压Vdd，并且第二薄膜晶体管TR2控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管TR1通过从栅极驱动器320经由栅极线GL施加的扫描信号SS导通时，经由数据线DL提供的数据电压Vdata提供给与显示元件710连接的第二薄膜晶体管TR2的栅极G2。数据电压Vdata充入到形成在第二薄膜晶体管TR2的栅极G2和源极S2之间的第一电容器C1中。第一电容器C1是存储电容器Cst。
经由第二薄膜晶体管TR2提供给作为显示元件710的有机发光二极管(OLED)的电流量根据数据电压Vdata来控制，由此可控制从显示元件710发射的光的灰度级。
参照图13和14，第一薄膜晶体管TR1和第二薄膜晶体管TR2设置在基板110上。
基板110可由玻璃或塑料制成。具有柔性特性的塑料例如聚酰亚胺(PI)可用作基板110。
下缓冲层220设置在基板110上，遮光层111设置在下缓冲层220上。遮光层111可包括具有遮光特性的材料。遮光层111可阻挡从外部入射的光，以保护有源层A1和A2。
第一缓冲层121设置在遮光层111上。第一缓冲层121由绝缘材料制成，并且保护有源层A1和A2免受外部水分或氧气的影响。
第一导电材料层171设置在第一缓冲层121上。
根据本发明的一个实施方式，第一导电材料层171可具有导电性。由于已经描述了第一导电材料层171的构造和功能，所以将省略对第一导电材料层171的详细描述，以避免重复。
第二缓冲层122设置在第一导电材料层171上。第二缓冲层122可包括选自硅氧化物、硅氮化物和基于金属的氧化物的绝缘材料的至少之一。
第一薄膜晶体管TR1的第一有源层A1和第二薄膜晶体管TR2的第二有源层A2设置在第二缓冲层122上。
第一有源层A1和第二有源层A2的每一个例如可包括氧化物半导体材料。第一有源层A1和第二有源层A2的每一个可由通过氧化物半导体材料制成的氧化物半导体层构成。
在第一薄膜晶体管TR1中，第一有源层A1可包括沟道部、第一连接部和第二连接部。第一有源层A1的沟道部与栅极G1交叠。根据本发明的另一实施方式，第一连接部可被称为第一源极S1，第二连接部可被称为第一漏极D1。
在第二薄膜晶体管TR2中，第二有源层A2可包括沟道部、第一连接部和第二连接部。第二有源层A2的沟道部与栅极G2交叠。根据本发明的另一实施方式，第一连接部可被称为第二漏极D2，第二连接部可被称为第二源极S2。
第二有源层A2的沟道部的一部分与第一导电材料层171交叠。
第二有源层A2的不与第一导电材料层171交叠的沟道部的区域可被称为第一区域，第二有源层A2的与第一导电材料层171交叠的沟道部的区域可被称为第二区域。因此，第一导电材料层171可不与第二有源层A2的沟道部的第一区域交叠，并且可与第二有源A2的沟道部的第二区域交叠。
参照图13和14，第一有源层A1的一部分可被导电化，以变成第一电容器C1的第一电容器电极C11。
栅极绝缘层140设置在第一有源层A1和第二有源层A2上。栅极绝缘层140可覆盖第一有源层A1和第二有源层A2的整个上表面，或者可覆盖第一有源层A1和第二有源层A2的仅一部分。
第一薄膜晶体管TR1的栅极G1和第二薄膜晶体管TR2的栅极G2设置在栅极绝缘层140上。
第一薄膜晶体管TR1的栅极G1与第一薄膜晶体管TR1的第一有源层A1的至少一部分交叠。第二薄膜晶体管TR2的栅极G2与第二薄膜晶体管TR2的第二有源层A2的至少一部分交叠。
层间绝缘层180设置在栅极G1和G2上。
数据线DL和驱动电源线PL设置在层间绝缘层180上。
数据线DL经由第一接触孔H1与形成在第一有源层A1中的第一源极S1接触。根据本发明的另一实施方式，数据线DL的与第一有源层A1交叠的部分可被称为第一源极S1。
驱动电源线PL经由第五接触孔H5与形成在第二有源层A2中的第二漏极D2接触。根据本发明的另一实施方式，驱动电源线PL的与第二有源层A2交叠的部分可被称为第二漏极D2。
参照图13和14，第一电容器C1的第二电容器电极C12、第一桥BR1和第二桥BR2设置在层间绝缘层180上。
第二电容器电极C12与第一电容器电极C11交叠，以形成第一电容器C1。
第一桥BR1可与第二电容器电极C2形成为一体。第一桥BR1经由第二接触孔H2连接至遮光层111，经由第十一接触孔H11连接至第一导电材料层171，并且经由第三接触孔H3连接至第二源极S2。结果，第一导电材料层171可连接至第二薄膜晶体管TR2的第二源极S2。
第二桥BR2经由第四接触孔H4连接至第二薄膜晶体管TR2的栅极G2，并且经由第七接触孔H7连接至第一电容器C1的第一电容器电极C11。
此外，参照图13，第三桥BR3设置在层间绝缘层180上。第三桥BR3经由第八接触孔H8连接至栅极线GL，由此连接至栅极G1，并且经由第九接触孔H9连接至第一薄膜晶体管TR1的遮光层111。尽管图13图解了遮光层111连接至栅极G1，但是本发明的一个实施方式不限于此，遮光层111也可连接至第一源极S1或第一漏极D1。
平坦化层175设置在数据线DL、驱动电源线PL、第二电容器电极C12、第一桥BR1、第二桥BR2和第三桥BR3上。平坦化层175将第一薄膜晶体管TR1和第二薄膜晶体管TR2的上部分平坦化，并且保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示元件710的第一电极711设置在平坦化层175上。显示元件710的第一电极711经由形成在平坦化层175中的第六接触孔H6与同第一桥BR1一体形成的第二电容器电极C12接触。结果，第一电极711可连接至第二薄膜晶体管TR2的第二源极S2。
堤层750设置在第一电极711的边缘处。堤层750限定显示元件710的发光区。
有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上。因此，完成显示元件710。图14所示的显示元件710是有机发光二极管(OLED)。因此，根据本发明一个实施方式的显示装置700是有机发光显示装置。
根据本发明的另一实施方式，第二薄膜晶体管TR2可具有较大的S因子。第二薄膜晶体管TR2可用作驱动晶体管，以改进显示装置700的灰度呈现能力。
图15是图解根据本发明又一实施方式的显示装置800的任一个像素P的电路图。图16是沿图15的线II-II’截取的剖视图。
与图13和14所示的显示装置700相比，图15和16所示的显示装置800不包括第一导电材料层171，并且进一步包括第二栅极152(G2-2)。
图15和16所示的显示装置800的栅极绝缘层140包括第一栅极绝缘层141和第二栅极绝缘层142。
在第二薄膜晶体管TR2中，第二栅极152(G2-2)设置在第一栅极绝缘层141上，第二栅极绝缘层142设置在第二栅极152(G2-2)上，第二薄膜晶体管TR2的栅极G2设置在第二栅极绝缘层142上。
第二栅极152(G2-2)可通过第二桥BR2连接至第二薄膜晶体管TR2的栅极G2。具体地，第二桥BR2经由第四接触孔H4连接至第二薄膜晶体管TR2的栅极G2，经由第十二接触孔H12连接至第二栅极152(G2-2)，并且经由第七接触孔H7连接至第一电容器C1的第一电容器电极C11。
图17是图解根据本发明又一实施方式的显示装置900的任一个像素P的电路图。
图17是有机发光显示装置的像素P的等效电路图。
图17所示的显示装置900的像素P包括作为显示元件710的有机发光二极管(OLED)以及用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置用于向像素驱动电路PDC提供信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata被提供给数据线DL，扫描信号SS被提供给栅极线GL，驱动像素的驱动电压Vdd被提供给驱动电源线PL，基准电压Vref被提供给基准线RL，感测控制信号SCS被提供给感测控制线SCL。
参照图17，假设第n像素P的栅极线是GLn，与第n像素P相邻的第n-1像素P的栅极线是GLn-1，第n-1像素P的栅极线GLn-1用作第n像素P的感测控制线SCL。
像素驱动电路PDC例如包括：与栅极线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)；用于根据经由第一薄膜晶体管TR1传输的数据电压Vdata控制输出给显示元件710的电流的幅度的第二薄膜晶体管TR2(驱动晶体管)；以及用于感测第二薄膜晶体管TR2的特性的第三薄膜晶体管TR3(基准晶体管)。
第一电容器C1设置在第二薄膜晶体管TR2的栅极G2和显示元件710之间。第一电容器C1被称为存储电容器Cst。
第一薄膜晶体管TR1通过提供给栅极线GL的扫描信号SS导通，以向第二薄膜晶体管TR2的栅极G2传输提供给数据线DL的数据电压Vdata。
第三薄膜晶体管TR3连接至位于第二薄膜晶体管TR2和显示元件710之间的第一节点n1以及基准线RL，由此通过感测控制信号SCS导通或截止，并且在感测时段感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅极G2连接的第二节点n2连接至第一薄膜晶体管TR1。第一电容器C1形成在第二节点n2和第一节点n1之间。
当第一薄膜晶体管TR1导通时，经由数据线DL提供的数据电压Vdata被提供给第二薄膜晶体管TR2的栅极G2。数据电压Vdata充入到形成在第二薄膜晶体管TR2的栅极G2和源极S2之间的第一电容器C1中。
当第二薄膜晶体管TR2导通时，根据用于驱动像素的驱动电压Vdd经由第二薄膜晶体管TR2向显示元件710提供电流，由此从显示元件710输出光。
图18是图解根据本发明又一实施方式的显示装置1000的像素的电路图。
图18所示的显示装置1000的像素P包括作为显示元件710的有机发光二极管(OLED)以及用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置用于向像素驱动电路PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图17的像素P相比，图18的像素P进一步包括发光控制线EL。发光控制信号EM被提供给发光控制线EL。
此外，与图17的像素驱动电路PDC相比，图18的像素驱动电路PDC进一步包括作为用于控制第二薄膜晶体管TR2的发光时序的发光控制晶体管的第四薄膜晶体管TR4。
参照图18，假设第n像素P的栅极线是GLn，与第n像素P相邻的第n-1像素P的栅极线是GLn-1，第n-1像素P的栅极线GLn-1用作第n像素P的感测控制线SCL。
第一电容器C1设置在第二薄膜晶体管TR2的栅极G2和显示元件710之间。第二电容器C2设置在被提供驱动电压Vdd的第四薄膜晶体管TR4的一个端子和显示元件710的一个电极之间。
第一薄膜晶体管TR1通过提供给栅极线GL的扫描信号SS导通，以向第二薄膜晶体管TR2的栅极G2传输提供给数据线DL的数据电压Vdata。
第三薄膜晶体管TR3连接至基准线RL，由此通过感测控制信号SCS导通或截止，并且在感测时段感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM向第二薄膜晶体管TR2传输驱动电压Vdd，或者屏蔽驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流被提供给第二薄膜晶体管TR2，由此从显示元件710输出光。
除了上述结构之外，根据本发明又一实施方式的像素驱动电路PDC可形成为各种结构。像素驱动电路PDC例如可包括五个或更多个薄膜晶体管。
根据本发明，可获得下述有益效果。
根据本发明一个实施方式的薄膜晶体管具有较大的S因子，同时在导通状态下具有较大的导通电流特性。因此，当采用这种薄膜晶体管时，可改进显示装置的灰度级呈现能力，并且还可改进电流特性。
对于所属领域技术人员来说显而易见的是，上面描述的公开内容不受上述实施方式和附图的限制；在不背离本发明的精神或范围的情况下，可在本发明中进行各种替换、修改和变化。因而，本发明的范围由所附权利要求书限定，并且从权利要求书的含义、范围和等同概念得到的所有变化或修改都旨在落入本发明的范围内。

Claims (13)

1.一种薄膜晶体管，包括：
在基板上的有源层；以及
与所述有源层至少部分地交叠的第一栅极，
其中所述有源层包括：
沟道部；
与所述沟道部的一侧接触的第一连接部；以及
与所述沟道部的另一侧接触的第二连接部，
其中所述沟道部的第一区域与所述第一连接部接触，所述沟道部的第二区域与所述第二连接部接触，
其中所述薄膜晶体管还包括位于所述基板和所述有源层之间的导电材料层，
其中所述导电材料层与所述沟道部的第二区域交叠且不与所述沟道部的第一区域交叠，
所述导电材料层连接至所述第二连接部。
2.根据权利要求1所述的薄膜晶体管，其中所述导电材料层包括具有遮光特性的材料。
3.根据权利要求1所述的薄膜晶体管，还包括设置在所述第一栅极和所述有源层之间的第二栅极，其中所述第二栅极与所述沟道部的第一区域交叠。
4.根据权利要求3所述的薄膜晶体管，其中所述第二栅极不与所述沟道部的第二区域交叠。
5.根据权利要求1所述的薄膜晶体管，还包括位于所述第一栅极和所述有源层之间的第二栅极，
其中所述第二栅极与所述沟道部的第一区域交叠，并且不与所述沟道部的第二区域交叠。
6.根据权利要求5所述的薄膜晶体管，其中所述第二栅极的至少一部分与所述第一栅极交叠，并且所述第二栅极的至少一部分不与所述第一栅极交叠。
7.根据权利要求5所述的薄膜晶体管，其中所述薄膜晶体管被配置为：使得相同的电压被施加给所述第一栅极和所述第二栅极。
8.根据权利要求1所述的薄膜晶体管，其中所述有源层包含氧化物半导体材料。
9.根据权利要求8所述的薄膜晶体管，其中所述氧化物半导体材料包含IZO(InZnO)基、IGO(InGaO)基、ITO(InSnO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、GZTO(GaZnSnO)基、GZO(GaZnO)基、ITZO(InSnZnO)基和FIZO(FeInZnO)基氧化物半导体材料的至少之一。
10.根据权利要求1所述的薄膜晶体管，其中所述有源层包括：
第一氧化物半导体层；以及
在所述第一氧化物半导体层上的第二氧化物半导体层。
11.根据权利要求10所述的薄膜晶体管，其中所述有源层还包括在所述第二氧化物半导体层上的第三氧化物半导体层。
12.根据权利要求1所述的薄膜晶体管，其中所述薄膜晶体管被配置为：使得施加给所述沟道部的第一区域的有效栅极电压大于施加给所述沟道部的第二区域的有效栅极电压。
13.一种显示装置，包括根据权利要求1-12的任一项所述的薄膜晶体管。
CN202211312195.4A 2021-10-29 2022-10-25 薄膜晶体管以及包括薄膜晶体管的显示装置 Pending CN116072734A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0147157 2021-10-29
KR1020210147157A KR20230062169A (ko) 2021-10-29 2021-10-29 박막 트랜지스터 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN116072734A true CN116072734A (zh) 2023-05-05

Family

ID=83898124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211312195.4A Pending CN116072734A (zh) 2021-10-29 2022-10-25 薄膜晶体管以及包括薄膜晶体管的显示装置

Country Status (4)

Country Link
US (1) US20230134901A1 (zh)
EP (1) EP4174948A1 (zh)
KR (1) KR20230062169A (zh)
CN (1) CN116072734A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618961B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 트랜지스터 기판, 표시 장치, 및 트랜지스터 기판 제조 방법
CN111613664A (zh) * 2020-05-26 2020-09-01 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、显示面板
CN112768497B (zh) * 2021-01-07 2022-08-23 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113327935B (zh) * 2021-05-21 2022-07-12 Tcl华星光电技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
EP4174948A1 (en) 2023-05-03
US20230134901A1 (en) 2023-05-04
KR20230062169A (ko) 2023-05-09

Similar Documents

Publication Publication Date Title
KR102546780B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230067042A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN112992928A (zh) 包括薄膜晶体管的显示设备
US20220399464A1 (en) Thin film transistor substrate and display device comprising the same
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN114695559A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
EP4174948A1 (en) Thin film transistor and display device comprising the same
TWI822378B (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
US20240213375A1 (en) Thin film transistor and display apparatus comprising the same
EP4184581A2 (en) Thin film transistor substrate and display device comprising the same
US20230110764A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
CN116072735A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
KR102494680B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
US20240204110A1 (en) Transistor, and display apparatus comprising the same
CN116259651A (zh) 显示装置
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN115763570A (zh) 薄膜晶体管、其制造方法以及包含其的显示装置
CN116013990A (zh) 薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination